DE19944925B4

DE19944925B4 - Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung

Info

Publication number: DE19944925B4
Application number: DE1999144925
Authority: DE
Inventors: Bernd Dr. Tillack; Bernd Dr. Heinemann; Eberhard Dr. Bugiel; Dietmar Dr. Krüger; Dieter Dr. Knoll
Original assignee: IHP GmbH
Current assignee: IHP GmbH
Priority date: 1999-09-13
Filing date: 1999-09-13
Publication date: 2010-11-25
Anticipated expiration: 2019-09-14
Also published as: DE19944925A1

Abstract

Die Erfindung betrifft eine Schichtstruktur für bipolare Transistoren und ein Verfahren zu deren Herstellung. Der Erfindung liegt die Aufgabe zugrunde, eine Schichtstruktur für Si-basierende bipolare Transistoren vorzuschlagen, mit der die Nachteile der herkömmlichen Dotierungstechnologien vermieden werden. Insbesondere sollen die Hochgeschwindigkeitseigenschaften und die vertikale Skalierbarkeit verbessert werden. Schließlich ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer derartigen Schichtstruktur anzugeben. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die vertikale Schichtstruktur für Si-basierende, bipolare Transistoren eine oder mehrere einzelne ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält. Die mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage ist in Hetero-Schichten eingebracht. Bevorzugt sind die SiGe-Hetero-Schichten. Vorteilhafterweise besteht die eine oder die mehreren einzelnen Monolagen in der Basisschicht ganz oder teilweise aus Bor-Atomen. In ebenfalls vorteilhafter Weise besteht die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise aus Phosphor-Atomen. Das Verfahren zur Herstellung beruht darauf, daß die aus Dotierungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums des epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-Verbindungen erzeugt werden.

Description

Die Erfindung betrifft eine Schichtstruktur für bipolare Transistoren und ein Verfahren zu deren Herstellung.
Halbleitermaterialien, wie Silizium, Silizium-Germanium, Galliumarsenid, Galliumphosphid werden in großem Maße für die Herstellung von Halbleitervorrichtungen verwendet. Aus EP 0 306 258 A2 ist eine vorteilhafte Schichtstruktur für einen GaAs/AlGaAs-HBT offenbart, bei der als Basis eine Be-Submonolage vorgesehen ist. Aus EP 0 938 140 A2 ist eine SiGe-Multiquantenbarriere-Struktur zwischen einer SiGe-Basis und einem Si-Emitter eines SiGe-Bipolartransistors bekannt. Wichtige Vorteile moderner Bipolartransistoren, beispielsweise auf der Basis von Si_xGe_yC_1-x-y Heterostrukturen, mit den Parametern x, y im Bereich 0 ≤ x, y ≤ 1, liegen u. a. in ihrer extremen Schnelligkeit, ihren geringen Basiswiderständen und einem verbesserten Rauschverhalten. Gleichzeitig ist die Technologie zur Herstellung integrierter Schaltkreise unter Nutzung von Si_xGe_yC_1-x-y/Si HBT's kompatibel mit der weit etablierten Massentechnologie für integrierte Schaltkreise auf Siliziumbasis. Die aufgeführten Vorteile machen schnelle Transistoren auf der Basis von Si_xGe_yC_1-x-y-Schichtstrukturen zu einer Vorzugsvariante für hochintegrierte Schaltkreise mit dem Einsatz in der modernen Telekommunikation.
Der Fortschritt der modernen Halbleitertechnologie für die Produktion hochintegrierter Schaltkreise hängt bereits heute wesentlich von der Herstellung extrem kleiner elektrisch aktiver Bereiche und extrem flacher und steiler Übergänge ab. Die entsprechenden Anforderungen an die Technologie wurden in der Vergangenheit gut durch die ”Si Roadmap” (National Technology Roadmap Semiconductors, Semiconductor Industries Association 1997) der Siliziummikroelektronik beschrieben. Danach sind für fortgeschrittene, hochintegrierte Schaltkreise Übergangstiefen von 50–120 nm gefordert, die in nächster Zukunft weiter verringert werden müssen, um mit der absehbaren lateralen Skalierung Schritt zu halten. Fortgeschrittene Heterostrukturen auf Basis von Si_xGe_yC_1-x-y-Schichten nutzen Emittereindringtiefen in das Silizium von kleiner als 30 nm.
Die Basis der Transistorstruktur wird aus Si_xGe_yC_1-x-y, Si_xGe_1-x-Schichten mit Dicken von zum Teil unter 20 nm gebildet. Die Perfektion der gewachsenen epitaktischen Schichten und der bei der Schichtabscheidung entstehenden Grenzflächen ist eine Voraussetzung für eine hohe Ausbeute an guten Transistoren und Schaltkreisen und für das fehlerfreie Funktionieren der entsprechenden Schaltkreise.
Ein wichtiges Einsatzgebiet von bipolaren Transistoren mit einer vertikalen Schichtstruktur sind Hochgeschwindigkeitsanwendungen. Dazu wird bisher die in-situ Dotierung bei einem epitaxialen Wachstum der Basis eingesetzt. Den mit diesem Verfahren erzielbaren Eigenschaften sind physikalische Grenzen gesetzt.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Schichtstruktur für Si-basierende bipolare Transistoren vorzuschlagen, mit der die Nachteile der herkömmlichen Dotierungstechnologien, wie Implantation, Diffusion und in-situ Dotierung, bei einem epitaxialen Wachstum vermieden werden. Es ist insbesondere Aufgabe der Erfindung, die Hochgeschwindigkeitseigenschaften und die vertikale Skalierbarkeit durch die vorzuschlagende Schichtstruktur zu verbessern. Schließlich ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer derartigen Schichtstruktur anzugeben.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die vertikale Schichtstruktur für Si-basierende, bipolare Transistoren eine oder mehrere einzelne ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält.
Die vertikale Schichtstruktur der Transistoren enthält auch neben anderen Dotierungen eine oder mehrere einzelne ganz oder teilweise aus Dotierungsatomen bestehende Monolagen. Die mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage ist in Hetero-Schichten eingebracht. Bevorzugt ist die mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage in SiGe-Hetero-Schichten eingebracht. Vorteilhafterweise besteht die eine oder die mehreren einzelnen Monolagen in der Basisschicht ganz oder teilweise aus Bor-Atomen. In ebenfalls vorteilhafter Weise besteht die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise aus Phosphor-Atomen. Auch zusätzlich zu anderen Dotierungen besteht die eine oder die mehreren einzelnen Monolagen in dem Kollektor ganz oder teilweise aus Phosphor-Atomen. Das Verfahren zur Herstellung der Schichtstruktur für Si-basierende, bipolare Transistoren gemäß der Erfindung beruht darauf, daß die aus Dotierungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums des epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-Verbindungen erzeugt werden. Dazu wird nach dem Aufwachsen eines undotierten Si- beziehungsweise SiGe-Spacers das epitaktische Wachstum durch ein Absenken der Prozeßtemperatur und durch eine Unterbrechung der Quellgas-Zufuhr unterbrochen. Die Oberfläche der epitaktisch gewachsenen Schicht wird einer gasförmigen Dotierstoff-Verbindung ausgesetzt und danach wird das epitaktische Aufwachsen von Si beziehungsweise SiGe fortgesetzt. Vor der Wiederaufnahme des epitaktischen Wachstums von Si beziehungsweise von SiGe wird die aus Dotierungsatomen bestehende Monolage mit einem Gas gespült. Vorzugsweise wird als Spülgas H₂ oder N₂ verwendet.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und der Zeichnung hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
Die 1 zeigt die vertikale Schichtstruktur des erfindungsgemäßen Transistors.
Das Ausführungsbeispiel wird im folgenden im Zusammenhang mit einem Einfach-Poly-Silizium-Prozeß mit epitaktisch erzeugter Basis beschrieben. Dessen ungeachtet erstreckt sich die Erfindung auch auf Modifikationen dieses Prozesses, wie beispielsweise eine Basis-Hetero-Epitaxie oder die Einbindung in eine Bipolar-CMOS-(BiCMOS)-Technologie.
Die 1 zeigt in einer schematischen Darstellung einen Bipolartransistor 10 gemäß der Erfindung. Auf dem halbleitenden Substratgebiet 11 vom Leitungstyp I ist ein Kollektorgebiet vom Leitungstyp II erzeugt worden. Sind beispielsweise Emitter und Kollektor n-leitend, ist die Basis p-leitend und umgekehrt. Es sind mehrere Verfahren be kannt, die eine geeignete Kollektor-Dotierung liefern. Dazu zählt zum Beispiel der dargestellte Aufbau mit einer hochdotierten, vergrabenen Schicht 12 und mit einer schwächer dotierten Epitaxie-Schicht 13. Eine geeignete Kollektor-Dotierung liefern auch, hier nicht dargestellte retrograde Wannen. Feldisolationsgebiete 14 trennen im hier dargestellten Beispiel den Bipolartransistor 10 von anderen, in der 1 nicht dargestellten Bauelementen, aber auch den Kollektoranschlußbereich vom aktiven Transistorgebiet. Ein Schachtimplant 20 verringert den Widerstand zwischen der aus hochdotiertem Poly-Silizium bestehenden Kontaktschicht 21 und der vergrabenen Schicht 12. Ein Epitaxie-Schichtstapel, bestehend aus einer Pufferschicht 15, einer Basisschicht 16 vom Leitungstyp I und aus einer Deckelschicht 17, bedeckt die Kollektorregion im aktiven Transistorgebiet und mindestens einen Teil des Feldisolationsgebietes 14. Der außerhalb des aktiven Transistorgebietes strukturierte Epitaxie-Schichtstapel ist mit einem Isolator 18 bedeckt.
Erfindungsgemäß geschieht die Dotierung der Basis derart, daß nach dem Aufwachsen eines undotierten Spacers das Wachstum von Si beziehungsweise von SiGe durch ein Absenken der Prozeßtemperatur und durch eine Unterbrechung der Quellgas-Zufuhr unterbrochen wird. Die Prozeßtemperatur nimmt dabei Werte zwischen Raumtemperatur und 450°C an. Die Oberfläche der angewachsenen Basisschicht 16 wird nunmehr einer gasförmigen Dotierstoff-Verbindung, wie beispielsweise B₂H₆ + H₂, ausgesetzt. Dadurch kann eine Bedeckung der Oberfläche mit bis zu einer Monolage von Dotierungsatomen erreicht werden. Anschließend wird die Zufuhr der gasförmigen Dotierstoff-Verbindung abgeschaltet und ein Spülen der Oberfläche mit H₂ oder N₂ durchgeführt. Danach wird die Prozeßtemperatur wieder auf den vorherigen Wert eingestellt, die Zufuhr des Quellgases wieder hergestellt und das Si- beziehungsweise SiGe-Wachstum fortgesetzt.
Die Dotierung des Emitters im einkristallinen Silizium wird durch Ausdiffusion von Dotierstoff 22 aus der hochdotierten Poly-Silizium-Kontaktschicht 21 sichergestellt. Die abgeschiedene Dicke der Deckelschicht 17 kann typischer Weise 50 nm betragen.
Während die Pufferschicht 15, die Basisschicht 16 und die Deckelschicht 17 einkristallin über dem Silizium-Substrat 11 wächst, entstehen über dem Feldisolationsgebiet 14 polykristalline Schichten 19. Außerhalb der das aktive Transistorgebiet überlappenden Poly-Silizium-Kontaktschicht 21 ist die Dotierung im Basisanschlußgebiet zusätzlich durch eine Implantation 23 vergrößert. Eine Isolationsschicht 24 trennt den Emitter-, den Basis- und den Kollektorkontakt. Vervollständigt wird der Transistoraufbau durch je einen Metallkontakt für den Emitter 25, die Basis 26 und den Kollektor 27.
Im folgenden wird das Herstellungsverfahren für den erfindungsgemäßen Bipolartransistor entsprechend dem in der 1 dargestellten Aufbau beschrieben. In ein p-dotiertes Siliziumsubstrat 11 wird nach photolithographischer Strukturierung eine hochdotierte, vergrabene n-Schicht 12 per Implantation eingebracht und ausgeheilt. Anschließend wird epitaktisch eine schwächer dotierte n-Schicht 13 abgeschieden. Übliche Prozeßschritte definieren das aktive Gebiet und erzeugen in den verbleibenden Bereichen Feldisolationsgebiete 14 (beispielsweise LOCOS). Danach wird ganzflächig eine Schicht 28 abgeschieden. Vorzugsweise wird für diese Schicht Siliziumnitrid oder eine Kombination aus Siliziumoxid und Siliziumnitrid verwendet. Nach der photolithographischen Strukturierung einer Lackmaske wird nunmehr im Kollektoranschlußgebiet der Schachtimplant 20 eingebracht und nach Entfernen der Lackmaske ausgeheilt. Anschließend wird die zuvor ganzflächig aufgebrachte Schicht 28 nach photolithographischen Strukturierung einer Maske, vorzugsweise von Trocken- und Naßätzen, über dem aktiven Transistorgebiet entfernt. Mit Hilfe einer differentiellen Epitaxie werden die Pufferschicht 15, die Basisschicht 16 und die Deckelschicht 17 abgeschieden.
Durch eine Unterbrechung des Wachstums des epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierstoff-Verbindungen wird im Verlauf des Prozesses in der Basisschicht 16 die erfindungsgemäße Atomlagen-Dotierung erzeugt. Dazu wird nach dem Aufwachsen eines undotierten Si- beziehungsweise SiGe-Spacers das epitaktische Wachstum durch ein Absenken der Prozeßtemperatur auf Werte zwischen der Raumtemperatur und 450°C und durch eine Unterbrechung der Quellgas-Zufuhr unterbrochen. Die vorhandene Oberfläche der Basisschicht 16 wird nunmehr einer gasförmigen Dotierstoff-Verbindung ausgesetzt. Vorzugsweise wird dazu für die Basis eine Dotierstoff-Verbindung von B₂H₆ + H₂ verwendet. Dadurch wird eine Bedeckung der Oberfläche der vorhandenen Basisschicht 16 mit einer Monolage der Dotierungsatome erreicht. Anschließend wird die Zufuhr der Dotierstoff-Verbindung unterbrochen. Vorteilhafterweise folgt nunmehr ein Spülen mit H₂ oder N₂. Danach wird die Prozeßtempe ratur wieder auf den vorherigen Wert angehoben, die Quellgas-Zufuhr wieder hergestellt und das Si- beziehungsweise SiGe-Wachstum fortgesetzt.
Nach photolithographischen Strukturierung einer Maske werden mit Hilfe eines geeigneten Trockenätzschrittes außerhalb des späteren Basisanschlußgebietes die abgeschiedenen Silizium- beziehungsweise Si/SiGe/Si-Schichten mit Ätzstopp auf der Schicht 28 entfernt. Anschließend wird der Isolator 18, vorzugsweise Siliziumoxid, aufgebracht.
Nach der Strukturierung einer weiteren Lackmaske werden im Kollektoranschlußgebiet der Isolator 18 und die Schicht 28 vorzugsweise naßchemisch geätzt. Anschließend wird der Isolator 18 auch im Emitterbereich nach Strukturierung einer weiteren Lackmaske naßchemisch geätzt. Der Prozeß wird mit dem Abscheiden einer amorphen Siliziumschicht fortgesetzt. Diese kann bereits in-situ während oder im Anschluß an die Abscheidung durch Implantation dotiert werden. Mit einem Lithographieschritt werden das Emitter- und Kollektorkontaktgebiet maskiert. In den übrigen Gebieten wird das amorphe Silizium durch einen Trockenätzschritt mit Stopp auf dem Isolator 18 entfernt. Bei der anschließenden Implantation der Basisanschlußgebiete werden das Emitter- und das Kollektorkontaktgebiet durch die vorhandene Maskierung geschützt. Nach dem Entfernen der Maskierung und dem Abscheiden der Isolationsschicht 24, vorzugsweise aus Siliziumoxid, erfolgt ein Tempern zum Ausheilen der Implantationsschäden sowie zum Formieren der Kontaktgebiete zwischen der Kontaktschicht 21 und dem Dotierstoff 22 beziehungsweise zwischen der Kontaktschicht 21 und dem Schachtimplant 20. Der Prozeß wird vervollständigt durch das Öffnen der Kontaktlöcher für den Emitter 25, die Basis 26 und den Kollektor 27 sowie durch eine Standardmetallisierung für die Transistorkontakte.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels die Schichtstruktur für einen Bipolartransistor und das Verfahren zu seiner Herstellung erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patenansprüche Änderungen und Abwandlungen beansprucht werden.

Claims

Verfahren zur Herstellung einer Schichtstruktur für einen Si-basierten bipolaren Transistor, wobei die vertikale Schichtstruktur des Transistors eine oder mehrere einzelne, ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält und die aus Dotierungsatomen bestehenden Monolagen durch eine Unterbrechung des Wachstums eines epitaxialen Schichtstapels und durch eine Adsorption aus gasförmigen Dotierungsstoff-Verbindungen erzeugt wird, wobei nach dem Aufwachsen eines undotierten Si- beziehungsweise SiGe-Spacers das epitaktische Wachstum durch ein Absenken der Prozeßtemperatur und durch eine Unterbrechung der Quellgas-Zufuhr unterbrochen wird, die Oberfläche der epitaktisch gewachsenen Schicht einer gasförmigen Dotierstoff-Verbindung ausgesetzt wird und dass danach das epitaktische Aufwachsen von Si beziehungsweise SiGe fortgesetzt wird.
Verfahren zur Herstellung einer Schichtstruktur nach Anspruch 1, dadurch gekennzeichnet, daß vor der Wiederaufnahme des epitaktischen Wachstums von Si beziehungsweise von SiGe die aus Dotierungsatomen bestehende Monolage mit einem Gas gespült wird.
Verfahren zur Herstellung einer Schichtstruktur nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß als Spülgas H₂ oder N₂ verwendet wird.
Schichtstruktur für einen Si-basierten, bipolaren Transistor, wobei eine vertikale Schichtstruktur für den Si-basierten Transistor eine oder mehrere einzelne, ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält, wobei eine Monolage sich auf einen durch epitaktisches Wachstum gebildeten undotierten Si- beziehungsweise SiGe-Spacer befindet und unter einer durch epitaktisches Wachstum gebildeten Si- bzw. SiGe-Schicht, wobei die vertikale Schichtstruktur des Transistors eine oder mehrere einzelne, ganz oder teilweise aus Bor-Dotierungsatomen in der Basis und/oder Phosphor-Dotierungsatomen in dem Kollektor bestehende Monolagen enthält.
Schichtstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die vertikale Schichtstruktur des Transistors neben anderen Dotierungen eine oder mehrere einzelne, ganz oder teilweise aus Dotierungsatomen bestehende Monolagen enthält.
Schichtstruktur nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage in Hetero-Schichten eingebracht ist.
Schichtstruktur nach einem der Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß mindestens eine ganz oder teilweise aus Dotierungsatomen bestehende Monolage in SiGe-Hetero-Schichten eingebracht ist.