-
Die Erfindung betrifft einen Bipolar
Transistor mit einem Emitter, einem Kollektor und mit einer in eine
intrinsische und eine extrinsische Basis aufgeteilte Basisschicht
und ein Verfahren zur Herstellung des Transistors.
-
Aus der Druckschrift "SiGe Bipolar Technology
for Mixed Digital and Analog RF Applications", J. Böck et al. IEEE 2000 sind Transistoren
der eingangs genannten Art bekannt, bei denen die Basisschicht einen
intrinsischen Abschnitt und einen extrinsischen Abschnitt aufweist,
wobei der extrinsische Abschnitt einen Basiskontakt mit dem intrinsischen
Abschnitt verbindet. Der extrinsische Abschnitt weist dabei eine
relativ geringe Bordotierung auf. Dies ergibt als Nachteil eine
hohen Widerstands der Basisschicht und führt zu einem Absinken der Leistungsverstärkung bereits
bei niedrigeren Frequenzen und damit zu einer effektiven Verlangsamung
des Transistors. Zusätzlich
bewirkt der höhere
Basiszuleitungswiderstand ein höheres
Rauschen.
-
Aus der
US 4157269B ist ein Verfahren
zur Herstellung eines bipolaren Transistors bekannt, bei dem der
Basisanschluß über eine
extrinsische Basis erfolgt, die gegenüber der intrinsischen Basis,
die unterhalb des Basis-/Emitterübergangs
liegt, höher
dotiert ist. Zur Definition des Emitterfensters bzw. der intrinsischen
Basis wird eine aus mehreren Oxid- und Nitridschichten gebildete
Maske verwendet. Dabei wird das Unterätzen einzelner Maskenschichten
ausgenutzt, um eine in der obersten Schicht erzeugte Ausnehmung
durch gezieltes Unterätzen
darunterliegender Schichten auszuweiten und dadurch unterschiedlich
breite Zonen für
die einzelnen Strukturierungsschritte zu erzeugen. Abschließend wird
der Emitter durch Implantation im Zentrum des Basisgebiets erzeugt.
-
Dieses Verfahren ist aufwendig durchzuführen, da
es eine Vielzahl von Strukturierungen und Unterätzungen erfordert, die nur
schwer zu kontrollieren und justieren sind. Eine exakte Justierung
ist insbesondere beim Abstand zwischen extrinsischer und intrinsischer
Basis entscheidend, der den Widerstand des Basisanschlusses bestimmt.
Ein höherer
Widerstand des Basisanschlusses führt zu längeren Schaltzeiten und damit
zu einer geringeren erreichbaren Schaltfrequenz des Transistors.
-
Aufgabe der vorliegenden Erfindung
ist es daher, einen Transistor der mit geringem aber kontrolliertem
Abstand zwischen extrinsischer und intrinsischer Basis einfach und
sicher herzustellen ist.
-
Diese Aufgabe wird erfindungsgemäß durch einen
Transistor nach Anspruch 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur
Herstellung des Transistors sind weiteren Ansprüchen zu entnehmen.
-
Ein erfindungsgemäßer Transistor besteht aus
einem Kollektor, einem Emitter und einer Basis. Letztere ist zweigeteilt
in eine intrinsische Basis, die als der Bereich unterhalb des Basis-/Emitterüberganges
definiert ist, und eine extrinsische Basis, welche eine gegenüber der
intrinsischen Basis höhere
Dotierung aufweist, mit dieser elektrisch leitend verbunden ist
und zur Herstellung des Basisanschlusses dient, indem beispielsweise
eine Metallbahn ankontaktiert wird, und so selbst Teil des Basisanschlusses
ist. Die extrinsische Basis bildet eine topologische Stufe aus, die
zu einem Basisgebiet hin abfällt,
in dem die intrinsische Basis realisiert ist. Die intrinsische Basis selbst
ist durch ein Spacergebiet definiert und begrenzt, welches sich
seitlich an die topologische Stufe anschmiegt und so zwischen Emitter
und extrinsischer Basis angeordnet ist.
-
Bei der Erfindung sind die extrinsische
Basis und das Basisgebiet bezüglich
Material, Dotierung und Dicke unterschiedlich ausgebildet. Die intrinsische
Basis dagegen ist im Basisgebiet nur über ihre Funktion definiert.
Sie ist der direkt unter dem Emitter-/Basisübergang liegende Abschnitt
des Basisgebietes, der sich gegenüber dem übrigen Basisgebiet topologisch
nicht unterscheidet. Die Breite der intrinsischen Basis ist somit
geringer als die des Basisgebiets Das Spacergebiet, das auf dem
Basisgebiet aufliegt und Emitter von extrinsischer Basis trennt, definiert
den Bereich des Basisgebietes, der nicht intrinsische Basis darstellt
und somit den Abstand zwischen extrinsischer und intrinsischer Basis.
Dieser ist maßgeblich
sowohl für
die Schaltgeschwindigkeit des Transistors, die mit kleiner werdendem
Abstand wächst,
als auch für
die Durchbruchspannung des Transistors, die mit kleiner werdendem
Abstand sinkt. Es ist daher zwischen ausreichender Betriebssicherheit
beziehungsweise ausreichend hoher Durchbruchspannung und einer gewünschten Schaltgeschwindigkeit
bzw. einer maximal möglichen Betriebsfrequenz
des Transistors abzuwägen
und die Breite des Spacergebietes dementsprechend zu optimieren.
-
Beim erfindungsgemäßen Transistor
ist die Breite des Spacergebietes in der Regel geringer als die
kleinste Struktur, die mit optischen Methoden und insbesondere fotolithographisch
aufgelöst
werden kann. Die geringe Breite des Transistors ergibt sich in einfacher
Weise durch die Art der Herstellung als sogenannter Spacer an der
topologischen Stufe. Das Spacergebiet ist der anisotrop zurückgeätzte Rest
einer mit gleichmäßiger Schichtdicke
aufgetragenen Hilfsschicht. Die Breite des Spacers und damit des Spacergebietes
kann dabei in einfacher Weise und mit hoher Genauigkeit über die
Schichtdicke der Hilfsschicht eingestellt werden. Dementsprechend
ist der gewünschte
Abstand zwischen extrinsischer und intrinsischer Basis bei einem
erfindungsgemäßen Transistor
nicht nur gering, sondern auch exakt einstellbar.
-
Die extrinsische Basis ist sowohl
gegen das Spacergebiet als auch gegen den Emitter durch eine dielektrische
Schichtkombination getrennt, die zumindest eine Oxidschicht und
eine Nitridschicht umfaßt.
Die dielektrische Schichtkombination dient einerseits als Ätzstop bei
der Strukturierung von Hilfsschicht und Emitter, als auch als Isolation
zwischen Emitter und extrinsischer Basis.
-
Der Transistor ist auf einem monokristallinen Wafer
aufgebaut. Der Wafer kann dabei ein Halbleitermaterial umfassen,
insbesondere Silizium, welches zusätzlich noch Beimischungen anderer
Elemente aufweisen kann, die mit dem Silizium zusammen ein homogenes
Kristallgitter ausbilden. Solche weiteren Materialien können beispielsweise
Germanium oder Kohlenstoff sein. Weiterhin kann der Wafer einen
Verbindungshalbleiter, beispielsweise eine III-V – Verbindung,
eine II-VII – Halbleiterverbindung oder
einen trinären
Halbleiter umfassen. Möglich
ist es auch ein nicht halbleitendes Wafer Material. Insbesondere
in diesem Fall wird als erste funktionelle Schicht des Transistors.
der Kollektor erzeugt, beispielsweise durch epitaxiales Wachstum
einer Halbleiterschicht auf dem Wafer. In einem Halbleiterwafer kann
der Kollektor direkt in der Wafer-Oberfläche ausgebildet werden, vorzugsweise
durch Einbringen von Dotierstoffen eines gewünschten Leitfähigkeitstyps
in einer gewünschten
Konzentration. Der Kollektor kann gegenüber dem Wafer eine höhere oder niedrigere
Dotierung aufweisen und auch von einem anderen Leitfähigkeitstyp
sein.
-
Die intrinsische Basis, bzw. die
Basisschicht, in der die intrinsische Basis definiert wird, ist
vorzugsweise eine Epitaxieschicht, die auf dem Kollektor aufgewachsen
wird. Möglich
ist es auch, die Basisschicht durch Dotierung bis zu einer für die Basis
gewünschten
Tiefe in der Oberfläche
des Kollektors zu erzeugen. In diesen Fall werden Dotierstoffe eines Leitfähigkeitstyps,
der dem des Kollektors entgegengesetzt ist, eingebracht.
-
Die extrinsische Basis ist nur über ihre
Leitfähigkeit
definiert und braucht daher keine weiteren Anforderungen zu erfüllen und
ist nicht notwendigerweise monokristallin. Eine Randbedingung für die Erzeugung
der Leitfähigkeit
der extrinsischen Basis ist allerdings, daß der Dotierungstyp gleich
dem der intrinsischen Basis ist. Die extrinsische Basis wird vorzugsweise
aus einer polykristallinen Siliziumschicht, die ggf. noch Anteile
an Germanium oder Kohlenstoff aufweisen kann, oder einer Kombination
aus Polysilizium und Metallsiliziden ausgebildet. Die extrinsische Basis
wird vorzugsweise ganzflächig
aufgebracht und anschließend
strukturiert. Auch wird ein möglichst
maximaler Dotierstoffgehalt eingestellt, der nach dem Aufbringen
durch nachträgliche
Dotierung noch verstärkt
werden kann. Die extrinsische Basis kann nach der epitaktischen
Abscheidung des Basisgebietes erzeugt werden. Vorzugsweise wird
jedoch zunächst
die extrinsische Basis erzeugt und anschließend die intrinsische Basis
durch Dotierung oder ebenfalls durch Epitaxie erzeugt.
-
Die topologische Stufe zwischen extrinsischer
Basis und dem Basisgebiet kann alleine auf unterschiedlicher Schichtdicke
von extrinsischer Basis und Basisgebiet beruhen. Möglich ist
es jedoch auch, die topologische Stufe zusätzlich durch Strukturierung
des Substrats oder durch Strukturierung einer auf dem Substrat aufgebrachten
Zwischenschicht zu schaffen. Möglich
ist es auch, das Basisgebiet des Transistors mit Hilfe von isolierenden
Schichten oder Gräben
gegenüber
dem Transistor benachbarten Strukturen und insbesondere gegenüber benachbarten
weiteren Transistoren zu isolieren. Zur Isolierung können Gräben dienen,
die mit isolierendem Material und insbesondere mit isolierendem
Oxid gefüllt
sind. Möglich
ist es auch, die Isolierung durch lokale Oxidation rund um das Basisgebiet
vorzunehmen und insbesondere ein LOCOS-Oxid rund um das Basisgebiet
aufwachsen zu lassen. Die gegenüber
dem Sub strat auf gedickte Schicht des LOCOS-Oxids kann dabei als
topologische Stufe dienen und die durch unterschiedliche Schichtdicke
von extrinsischer zu intrinsischer Basis bereits vorgebildete Stufe
weiter zu erhöhen.
-
Wird zunächst die extrinsische Basis
erzeugt und strukturiert, so kann anschließend in einem Epitaxieschritt
ganzflächig
eine Halbleiterschicht aufgewachsen werden, die im Bereich des Basisgebietes monokristallin über dem
darunterliegenden kristallinen Kollektor oder dem als Kollektor
vorgesehenen Bereich des Wafers aufwächst. Über der extrinsischen Basis
wächst
diese Schicht in entsprechender polykristalliner Form auf. Bei dieser
Verfahrensvariante ist es nicht erforderlich, diese Basisschicht
weiter zu strukturieren und dazu beispielsweise über der extrinsischen Basis
wieder zu entfernen. In diesen Fall ist es lediglich erforderlich,
in der Basisschicht außerhalb
des Basisgebietes eine ausreichend hohe Leitfähigkeit zu schaffen, beispielsweise
durch zusätzliche
Dotierung oder durch Ausdiffusion von Dotierstoffen aus der extrinsischen
Basis.
-
Bei der Herstellung des Transistors
wird als nächster
Schritt ganzflächig
eine dielektrische Schichtkombination aufgebracht, beispielsweise
zunächst
eine dünne
Oxidschicht und anschließend eine
dünne Nitridschicht.
Die Nitridschicht dient als Ätzstopschicht
beim anisotropen Ätzen
der Hilfsschicht, während
die Oxidschicht als Ätzstop
beim Plasmaätzen
der Nitridschicht dient. Insbesondere die Dicke der Oxidschicht
ist ausreichend bemessen, um einen sicheren Ätzstop zu gewährleisten.
Andererseits ist die Dicke der Oxidschicht gering genug, daß ein Unterätzen beim Ätzen der
Oxidschicht vermieden wird.
-
Über
der dielektrischen Schichtkombination wird im nächsten Verfahrensschritt eine
ausreichend dicke Hilfsschicht abgeschieden, beispielsweise wieder
eine Oxidschicht, und beispielsweise in einem CVD-Verfahren. Die
Hilfsschicht wird unter solchen Bedingungen abgeschieden, daß eine gute
Kantenbedeckung erfolgt und daß eine
hohe Schichtdickengenauigkeit gewährleistet ist. Die Dicke der
Hilfsschicht an der Innenseite der topologischen Stufe entspricht
dem späteren
Abstand zwischen extrinsischer und intrinsischer Basis und wird
entsprechend eingestellt. Eine geeignete Schichtdicke liegt zwischen
100 und 300 nm.
-
Im nächsten Schritt wird das Spacergebiet hergestellt,
indem die Hilfsschicht anisotrop zurückgeätzt wird. Das Verfahren wird
in dem Moment gestoppt, in dem die Hilfsschicht an planen Oberflächen vollständig entfernt
ist. Durch die kantenbedeckende Erzeugung der Hilfsschicht weist
diese senkrecht zur Waferoberfläche
betrachtet an der topologischen Stufe eine größere Dicke als über dem
restlichen (planaren) Gebiet auf. Die überschüssige Schichtdicke verbleibt
beim anisotropen Rückätzen in
Form eines an die Stufe geschmiegten Spacer-Gebietes. Die Nitridschicht dient als Ätzstopschicht
beim Ätzen
der Hilfsschicht.
-
Im nächsten Verfahrensschritt wird
die Oberfläche
des Basisgebiets im Bereich der intrinsischen Basis freigelegt.
Dazu wird fotolithographisch eine Resistmaske erzeugt, die die Nitridschicht
außerhalb des
Basisgebiets abdeckt. Im Bereich der intrinsischen Basis ist die
Nitridschicht durch eine Ausnehmung in der Resistschicht freigelegt.
Die Resistschicht ist so strukturiert, daß die Kanten der über der intrinsischen
Basis vorgesehenen Ausnehmung über dem
Spacergebiet mit dem darunterliegenden Schichtaufbau abschließen. Für die Strukturgenauigkeit
dieser Resistmaske steht das Spacergebiet in seiner vollen Breite
als Toleranz zur Verfügung.
-
Im nächsten Schritt wird die Nitridschicht oberhalb
der intrinsischen Basis geätzt,
wobei das Spacergebiet als feinstrukturierende Maske, die Resistschicht
dagegen als grobstrukturierende Maske für alle anderen Bereiche dient.
Im nächsten
Schritt kann der Kollektor durch eine tiefe Implan tation im Wafer
oder durch Implantation in der für
den Kollektor vorgesehenen epitaktischen Schicht erzeugt werden, wobei
die Resistschicht als Maske dient. Dafür ist eine ausreichende Dicke
der Resistschicht erforderlich, die beispielsweise von 1 bis 2 μm liegt.
Für den Kollektor
kann beispielsweise eine Tiefenimplantation von Phosphor erfolgen.
-
Anschließend wird die Resistschicht
entfernt, beispielsweise mit Hilfe eines Lösungsmittels. Dann wird im
Bereich der intrinsischen Basis das Oxid entfernt, beispielsweise
naßchemisch
mit einer fluoridhaltigen Lösung.
-
In der entstehenden Struktur ist
nun das Basisgebiet im Bereich der intrinsischen Basis freigelegt.
Der Rest der Oberfläche
ist von der dielektrischen Schichtkombination bedeckt, über der
im Bereich der topologischen Stufe noch das Spacergebiet sitzt.
-
Im letzten Schritt wird der Emitter
erzeugt, beispielsweise durch ganzflächiges Aufbringen einer Polysiliziumschicht,
die anschließend
strukturiert wird. Der Emitter kann auch wie die intrinsische Basis einer
Kombination aus Polysilizium und Metallsiliziden bestehen. Das Strukturieren
kann durch Ätzen erfolgen,
wobei die Oxidschicht aus der dielektrischen Schichtkombination
als Ätzstopschicht
dient. Der Emitter ist hochdotiert. Alternativ kann auch eine Metallschicht
als Emitter aufgebracht und strukturiert werden.
-
Im folgenden wird die Erfindung anhand
von Ausführungsbeispielen
und den dazugehörigen
Figuren näher
erläutert.
Die Figuren zeigen Verfahrensstufen bei der Herstellung anhand schematischer Querschnitte,
die nur der Erläuterung
des erfindungsgemäßen Prinzips
dienen und daher auch nicht maßstabsgetreu
ausgeführt
sind.
-
1 zeigt
verschiedene Ausführungsformen
der Basisschicht.
-
2 zeigt
eine Anordnung mit dielektrischer Schichtkombination.
-
3 zeigt
die Anordnung nach der Aufbringung der Hilfsschicht.
-
4 zeigt
die Anordnung nach dem Herstellen des Spacergebietes.
-
5 zeigt
die Anordnung nach der Herstellung einer Resiststruktur.
-
6 zeigt
die Anordnung nach dem Freilegen der intrinsischen Basis.
-
7 zeigt
die Anordnung nach dem Herstellen des Emitters.
-
Ein erfindungsgemäßer Transistor ist auf einem
kristallinen Substrat S aufgebaut, in dem ein Kollektorgebiet KG
vorgesehen wird, durch Dotierung erzeugt oder als epitaktische Schicht über dem Substrat
S aufgebracht ist. Der aktive Transistorbereich ist von einer Oxidisolation
OI begrenzt, beispielsweise einem LOCOS-Oxid (Local Oxidized Silicon)
oder eine STI-Isolation (shallow trench isolation). Die Oxidisolation
OI isoliert den Transistor gegen benachbarte ebenfalls im Substrat
S ausgebildete Bauelemente, insbesondere gegenüber weiteren Transistoren. 1a zeigt eine Ausführung, bei
der zunächst
eine extrinsische Basis EB als leitende Schicht, z. B. eine dicke,
hochdotierte, polykristalline Siliziumschicht ganzflächig aufgebracht
und anschließend
strukturiert wird. Im Bereich der intrinsischen Basis wird dazu
die Oberfläche
des Kollektorgebiets KG freigelegt. Anschließend wird eine Basisschicht
BS epitaktisch aufgewachsen. Vorzugsweise wird dazu die Oberfläche der
extrinsischen Basis EB abgedeckt. Möglich ist es auch, wie in 1b dargestellt, ganzflächig eine
Basisschicht BS aufwachsen zu las sen, die im Bereich der intrinsischen
Basis dem darunterliegenden kristallinen Kollektorgebiet KG entsprechend
dort ebenfalls kristallin aufwächst.
Die Basisschicht BS ist dünner
als die extrinsische Basis EB, schwächer dotiert und elektrisch
leitend mit der extrinsischen Basis verbunden.
-
1c zeigt
eine weitere Möglichkeit,
die Basisschicht durch entsprechende Dotierung im Kollektorgebiet
zu erzeugen. In allen Fällen
1a bis 1c entsteht auf diese Weise eine topologische Stufe ES, in
der die extrinsische Basis zur Basisschicht hin bzw. zum Bereich
der späteren
intrinsischen Basis hin abfällt.
-
Der Einfachheit halber ist den folgenden
Figuren nur die Anordnung gemäß 1A weitergebildet. Entsprechend
können
die im folgenden beschriebenen Verfahrensschritte auch mit einer
Anordnung gemäß 1B oder 1C durchgeführt werden.
-
Anschließend wird eine dielektrische Schichtkombination
erzeugt, indem zunächst
eine dünne
Oxidschicht OS ganzflächig
mittels CVD aufgebracht wird. Darüber wird eine ebenso dünne Silizium-Nitridschicht
aufgebracht. Die Wahl der Schichtdicken erfolgt beliebig, wobei
die Oxidschicht OS jedoch dick genug gewählt wird, um in einem nachfolgenden Ätzschritt
einen sicheren Ätzstop
darzustellen. Ebenso muß sie
dünn genug
sein, um übermäßiges Unterätzen während eines
nachfolgenden Naßätzschritts
zu vermeiden. Die Dicke der Nitridschicht NS muß hoch genug sein, um eine
verläßlichen
zu gewährleisten. 2 zeigt die Anordnung nach
dem Aufbringen der dielektrischen Schichtkombination.
-
Im nächsten Schritt wird eine ausreichend
dicke, isolierende Hilfsschicht HS aufgebracht, aus der später die
Spacergebiete herausgebildet werden sollen. Dazu dient beispielsweise
eine dicke Siliziumoxidschicht. Die Aufbringung erfolgt kantenbedeckend,
so daß ganzflächig, auch
auf vertikalen Oberflächen, eine
nahezu gleichmäßige Schichtdicke
der Hilfsschicht HS erzielt wird, wie es etwa in 3 dargestellt ist.
-
In einem anisotropen Ätzschritt,
der beispielsweise mittels reaktivem Ionenätzen durchgeführt wird,
wird anschließend
die Hilfsschicht HS anisotrop zurückgeätzt, bis die ebenen Oberflächen der darunterliegenden
elektrischen Schichtkombinationen freigelegt sind. Da die Hilfsschicht
HS im Bereich der topologischen Stufe TS vertikal zur Waferebene gemessen
eine höhere
Schichtdicke aufweist, verbleiben Spacergebiete SG direkt an der
topologischen Stufe. Im Bereich der späteren intrinsischen Basis IB
ist die Oberfläche
der dielektrischen Schichtkombination, im vorliegenden Fall die
Nitridschicht NS freigelegt. 4 zeigt
die Anordnung nach diesem Schritt.
-
5 zeigt
die Anordnung nach dem Aufbringen einer strukturierten Resistschicht
RS. Diese weist im Bereich der intrinsischen Basis IB eine Ausnehmung
AN auf, deren Kanten über
den Spacergebieten aufliegen. Die Resistschicht RS wird beispielsweise
mittels Fotolithographie strukturiert. Die mit einer der Breite
d' der Spacergebiete
SG entsprechenden Toleranz aufgebrachte Resistschicht bildet zusammen
mit den Spacergebieten eine hochgenaue Maske, die eine exakte Definition
der Länge
d erlaubt, die im wesentlichen dem Abstand der extrinsischen Basis
zur späteren
intrinsischen Basis entspricht. Mit Hilfe dieser Maske können nun
im Bereich der intrinsischen Basis die Schichten der dielektrischen
Schichtkombination entfernt werden, beispielsweise die Nitridschicht
mit einem Plasmaätzverfahren,
bei dem die Oxidschicht OS als Ätzstop dient.
Die Oxidschicht OS wird anschließend naßchemisch entfernt. In einer
Verfahrensvariante kann vor dem Entfernen der Oxidschicht noch eine
Tiefenimplantation ins Substrat vorgenommen werden, beispielsweise
um tiefliegende Kollektorgebiete höher zu dotieren. Anschließend wird
auch die Resistmaske RS entfernt. 6 zeigt
die Anordnung nach diesem Verfahrensschritt, bei dem ausschließlich die Oberfläche der
intrinsischen Basis IB freigelegt ist, die übrigen Oberflächen dagegen
von der dielektrischen Schichtkombination und den Spacergebieten bedeckt
bleiben.
-
Im nächsten Schritt wird der Emitter
aufgebracht, beispielsweise als ganzflächige, hochdotierte, polykristalline
Siliziumschicht, die anschließend strukturiert
wird, um einen Emitter EM einer gewünschten Flächenausdehnung zu erhalten.
Der Emitter kontaktiert die intrinsische Basis IB im Bereich der
dort freigelegten Oberfläche
der Basisschicht BS. Gleichzeitig ist der Emitter EM gegen die extrinsische
Basis EB durch die dielektrische Schichtkombination und die Spacergebiete
SG isoliert. Aus der Figur wird nun auch klar, daß der Abstand
zwischen der hochdotierten extrinsischen Basis IB und der gering
dotierten intrinsischen Basis IB nun exakt dem Wert d entspricht,
welcher sich aus der Schichtdicke d' der Hilfsschicht HS plus der Schichtdicke
der dielektrischen Schichtkombination zusammensetzt. Über die
gut einstellbare Dicke dieser Schichten kann der Abstand d mit dem
erfindungsgemäßen Verfahren
sicher kontrolliert und eingestellt werden. Der Abstand d kann dabei
auf einen Wert von ca. 100 bis 300 nm eingestellt werden, der sich
mit gängigen
optischen Lithographieverfahren schwer oder gar nicht realisieren
läßt. Das
erfindungsgemäße Verfahren
gibt daher einen sicheren Weg an, einen bipolaren Transistor mit
einem gegebenen geringen Abstand zwischen extrinsischer und intrinsischer
Basis zu schaffen. Da mit größer werdendem
Abstand d auch der Ohmsche Widerstand der elektrisch leitenden Verbindung
zwischen extrinsischer und intrinsischer Basis ansteigt, läßt sich
auf diese Weise auch der Ohmsche Widerstand des Basisanschlusses
einstellen. Über
den Ohmschen Widerstand der Verbindung zwischen extrinsischer und intrinsischer
Basis wird auch die maximal erreichbare Schaltfrequenz des Transistors
bzw. dessen Schaltzeiten eingestellt. Da die Durchschlagsfestigkeit
eines Transistors in der Regel sicher gewährleistet sein muß, kann
mit dem erfindungsgemäßen Verfahren unter
sicherer Einhaltung eines Mindestwiderstands dennoch eine maximale
Schaltfrequenz des Transistors erzielt werden.
-
Der Transistor kann als npn- oder
als pnp-Transistor ausgebildet sein. Er ist vorzugsweise in Silizium
realisiert, kann aber auch als Heterobipolar-Transistor ausgeführt sein.
Eine oder mehrere Schichten des Transistors, ausgewählt aus
Basisschicht und Kollektorgebiet können auch aus einem Verbindungshalbleiter
bestehen. Alternativ kann der Emitter auch aus Metall ausgebildet
sein.
-
Mit der Erfindung gelingt es auch,
einen Transistor mit minimalem Flächenbedarf herzustellen, insbesondere
wenn für
die topologische Stufe, die ebenfalls zur Definition der intrinsischen
Basis verwendet wird, als Außenkante
eines LOCOS-Oxids ausgebildet
ist.
-
Der Übersichtlichkeit halber wurde
die Erfindung nur anhand weniger Ausführungsbeispiele erläutert, ist
aber nicht auf diese beschränkt.
Insbesondere die Reihenfolge, in der die Gebiete der extrinsischen
und intrinsischen Basis erzeugt werden, oder die Dotierung der entsprechenden
Gebiete erfolgt, ist durch die Erfindung nicht festgelegt und kann
noch variiert werden. Als Vorteil bleibt noch zu erwähnen, daß mit Hilfe
des erfindungsgemäßen Verfahrens eine
intrinsische Basis vorgegebener Dicke erzeugt werden kann, deren
Oberfläche
keinem Hochtemperaturschritt oder einer strukturschädigenden
Ionenimplantation ausgesetzt ist. Auf diese Weise kann auch eine
hochwertige intrinsische Basis geschaffen werden, die eine definierte
Ladungsträgerlaufzeit
und damit eine definierte Schaltzeit des Transistors gewährleistet.