JP2000286270A - バイポーラ・トランジスタの製造方法 - Google Patents
バイポーラ・トランジスタの製造方法Info
- Publication number
- JP2000286270A JP2000286270A JP2000068526A JP2000068526A JP2000286270A JP 2000286270 A JP2000286270 A JP 2000286270A JP 2000068526 A JP2000068526 A JP 2000068526A JP 2000068526 A JP2000068526 A JP 2000068526A JP 2000286270 A JP2000286270 A JP 2000286270A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- oxide layer
- cleaning
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000002378 acidificating effect Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000012141 concentrate Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 43
- 150000004767 nitrides Chemical class 0.000 abstract description 15
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 様々な既知の方法の１つまたはいくつかの欠
点を克服する、バイポーラ・トランジスタの新規な製造
方法を提供すること。 【解決手段】 第１のベース・コンタクト・ポリシリコ
ン層を堆積してそこにドーピングする段階と、第２の酸
化ケイ素層を堆積する段階と、第１および第２の層に開
口を形成する段階と、アニールを行って第３の薄い酸化
物層を形成し、第２の酸化物層を硬化する段階と、Ｐ型
のドーパントを注入する段階と、第４の窒化ケイ素層を
堆積する段階と、第５の酸化ケイ素層を堆積してそれを
エッチングする段階と、第５、第４、および第３の層を
異方性エッチングする段階と、クリーニングを行い、そ
の間に第５の層を再度エッチングしてフレア形のプロフ
ィルをとらせる段階と、第６のポリシリコン層を堆積す
る段階と、Ｎ型のドーパントを注入する段階とを含む、
Ｎ型半導体基板にバイポーラ・トランジスタを製造する
方法。
点を克服する、バイポーラ・トランジスタの新規な製造
方法を提供すること。 【解決手段】 第１のベース・コンタクト・ポリシリコ
ン層を堆積してそこにドーピングする段階と、第２の酸
化ケイ素層を堆積する段階と、第１および第２の層に開
口を形成する段階と、アニールを行って第３の薄い酸化
物層を形成し、第２の酸化物層を硬化する段階と、Ｐ型
のドーパントを注入する段階と、第４の窒化ケイ素層を
堆積する段階と、第５の酸化ケイ素層を堆積してそれを
エッチングする段階と、第５、第４、および第３の層を
異方性エッチングする段階と、クリーニングを行い、そ
の間に第５の層を再度エッチングしてフレア形のプロフ
ィルをとらせる段階と、第６のポリシリコン層を堆積す
る段階と、Ｎ型のドーパントを注入する段階とを含む、
Ｎ型半導体基板にバイポーラ・トランジスタを製造する
方法。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路内のバイ
ポーラ・トランジスタの製造に関する。より詳細には本
発明は、ＢＩＣＭＯＳ技術におけるバイポーラ・トラン
ジスタのベース領域およびエミッタ領域の形成に関す
る。
ポーラ・トランジスタの製造に関する。より詳細には本
発明は、ＢＩＣＭＯＳ技術におけるバイポーラ・トラン
ジスタのベース領域およびエミッタ領域の形成に関す
る。
【０００２】
【従来の技術】半導体基板上に活性領域の範囲を定め、
酸化ケイ素層で被覆されたベース・コンタクト・ポリシ
リコンを堆積し、ベース／エミッタ領域を開け、開口壁
にスペーサを形成し、エミッタ・コンタクト・ポリシリ
コン層を堆積することを提供するバイポーラ・トランジ
スタの製造方法が考えられる。これらの方法の中で、本
明細書ではスペーサの形成についてより詳細に考察す
る。
酸化ケイ素層で被覆されたベース・コンタクト・ポリシ
リコンを堆積し、ベース／エミッタ領域を開け、開口壁
にスペーサを形成し、エミッタ・コンタクト・ポリシリ
コン層を堆積することを提供するバイポーラ・トランジ
スタの製造方法が考えられる。これらの方法の中で、本
明細書ではスペーサの形成についてより詳細に考察す
る。
【０００３】様々な従来方法では、酸化物、窒化物、ま
たは窒化物／ポリシリコンの各スペーサが使用されてい
る。これらの方法のそれぞれは、利点および欠点を有す
る。初めに、窒化物／ポリシリコンの複合スペーサを使
用する方法について詳細に述べて、その利点および欠点
を示す。次いでその他の既知のスペーサ・タイプの利点
および欠点について簡単に述べる。
たは窒化物／ポリシリコンの各スペーサが使用されてい
る。これらの方法のそれぞれは、利点および欠点を有す
る。初めに、窒化物／ポリシリコンの複合スペーサを使
用する方法について詳細に述べて、その利点および欠点
を示す。次いでその他の既知のスペーサ・タイプの利点
および欠点について簡単に述べる。
【０００４】窒化物／ポリシリコン・スペーサ 図１Ａに示すように、バイポーラ・トランジスタの製造
方法の第１段階は、一般にシリコンで作製された半導体
基板１の表面で、フィールド酸化物領域２によって範囲
が定められた活性領域を画定することからなる。次い
で、ベース・コンタクトを形成するためのポリシリコン
層４と、一般に酸化ケイ素で作製される絶縁層５とを連
続的に堆積する。
方法の第１段階は、一般にシリコンで作製された半導体
基板１の表面で、フィールド酸化物領域２によって範囲
が定められた活性領域を画定することからなる。次い
で、ベース・コンタクトを形成するためのポリシリコン
層４と、一般に酸化ケイ素で作製される絶縁層５とを連
続的に堆積する。
【０００５】図１Ｂに示す次の段階で、層５および４を
エッチングして活性領域の実質的な中心部分を露出させ
る。次いでアニールを行い、これによって、特に窓の底
部とポリシリコン層４の外側面上に酸化ケイ素層６の形
成をもたらす。第１の伝導型が例えばＰ型であるドーパ
ント、すなわち一般にはホウ素が注入されて、バイポー
ラ・デバイスのベース３ｉを形成する。ポリシリコン層
４に含有されるドーパントの拡散によって得られるベー
ス・コンタクト領域３ｅも示されている。
エッチングして活性領域の実質的な中心部分を露出させ
る。次いでアニールを行い、これによって、特に窓の底
部とポリシリコン層４の外側面上に酸化ケイ素層６の形
成をもたらす。第１の伝導型が例えばＰ型であるドーパ
ント、すなわち一般にはホウ素が注入されて、バイポー
ラ・デバイスのベース３ｉを形成する。ポリシリコン層
４に含有されるドーパントの拡散によって得られるベー
ス・コンタクト領域３ｅも示されている。
【０００６】図１Ｃに示す次の段階で、スペーサを形成
する。このため、窒化ケイ素層７を等角に堆積する。次
いでポリシリコン層を堆積し、エッチングして図１に示
すようなスペーサ８を形成する。
する。このため、窒化ケイ素層７を等角に堆積する。次
いでポリシリコン層を堆積し、エッチングして図１に示
すようなスペーサ８を形成する。
【０００７】図１Ｄに示す次の段階で、スペーサ８によ
り保護されていないあらゆる場所の窒化ケイ素層７を除
去し、窓の底部をクリーニングしてベース領域３を露出
させる。最後に、一般にポリシリコンで作製されるエミ
ッタ・コンタクト層９を堆積する。次いで層９にＮ型ド
ーパントを注入し、拡散させてエミッタ領域１０を形成
する。
り保護されていないあらゆる場所の窒化ケイ素層７を除
去し、窓の底部をクリーニングしてベース領域３を露出
させる。最後に、一般にポリシリコンで作製されるエミ
ッタ・コンタクト層９を堆積する。次いで層９にＮ型ド
ーパントを注入し、拡散させてエミッタ領域１０を形成
する。
【０００８】このようにしてエミッタ領域１０とベース
領域３の間にベース／エミッタ接合を形成するが、ベー
ス・コンタクトとエミッタ・コンタクトの間の距離は、
熱酸化物６、窒化ケイ素７、およびポリシリコン８で形
成された複合スペーサによって画定される。
領域３の間にベース／エミッタ接合を形成するが、ベー
ス・コンタクトとエミッタ・コンタクトの間の距離は、
熱酸化物６、窒化ケイ素７、およびポリシリコン８で形
成された複合スペーサによって画定される。
【０００９】図１Ｄは、スペーサが果たさなければなら
ない機能と、スペーサが有するに違いない品質を明瞭に
示す。
ない機能と、スペーサが有するに違いない品質を明瞭に
示す。
【００１０】１）スペーサは、ポリシリコン層４とポリ
シリコン層９の間を確実に良好に絶縁しなければならな
い。この絶縁は、本質的に窒化物層７によって確実に行
われる。しかし、層７の厚さが非常に薄く、また窒化ケ
イ素のエッチング特性のために、層７は図１Ｄに示すよ
うにポリシリコン８の下でオーバーエッチングされる。
このオーバーエッチングによって様々な欠点がもたらさ
れ、すなわち形成されたキャビティがポリシリコン９で
不十分に埋められ、不均一性が生じてこれが機械的スト
レスの原因となりどのような場合でも製造プロセスの制
御が不十分になる原因となり得る。
シリコン層９の間を確実に良好に絶縁しなければならな
い。この絶縁は、本質的に窒化物層７によって確実に行
われる。しかし、層７の厚さが非常に薄く、また窒化ケ
イ素のエッチング特性のために、層７は図１Ｄに示すよ
うにポリシリコン８の下でオーバーエッチングされる。
このオーバーエッチングによって様々な欠点がもたらさ
れ、すなわち形成されたキャビティがポリシリコン９で
不十分に埋められ、不均一性が生じてこれが機械的スト
レスの原因となりどのような場合でも製造プロセスの制
御が不十分になる原因となり得る。
【００１１】２）ベース・ポリシリコン領域４とエミッ
タ領域９の間の容量は、できる限り小さくなければなら
ない。実際、一般にバイポーラ・トランジスタは、迅速
に切り換わることが望まれている。この結果は得られて
いない。実際、ポリシリコン８は導電性であり、窒化ケ
イ素は非常に薄くて誘電率が高い。
タ領域９の間の容量は、できる限り小さくなければなら
ない。実際、一般にバイポーラ・トランジスタは、迅速
に切り換わることが望まれている。この結果は得られて
いない。実際、ポリシリコン８は導電性であり、窒化ケ
イ素は非常に薄くて誘電率が高い。
【００１２】３）ポリシリコン４のすそ部分（基板と接
触する領域）とポリシリコン９のすそ部分、すなわち同
様にポリシリコン９と基板の間の接触表面との間の距離
は、精密に決定しなければならず、再現可能でなければ
ならない。アプリオリに、ポリシリコン・スペーサは、
輪郭がはっきりした形状であり、真っ直ぐな縁を有す
る。しかし、酸化物層６のエッチングは常に理想的であ
るとは限らない。実際、ポリシリコンと任意のエッチン
グ溶液との間の湿潤性が乏しいため、スペーサ角のレベ
ルで窓の底部に泡が生じ、図１Ｄに示すようにこの位置
での層６の除去が不十分になる。同様に、エッチング残
渣および過剰なフッ化水素酸を除去するために続けて行
われる脱イオン水による洗浄も、完全ではない。そこか
らデバイスの誤動作が生じる可能性がある。
触する領域）とポリシリコン９のすそ部分、すなわち同
様にポリシリコン９と基板の間の接触表面との間の距離
は、精密に決定しなければならず、再現可能でなければ
ならない。アプリオリに、ポリシリコン・スペーサは、
輪郭がはっきりした形状であり、真っ直ぐな縁を有す
る。しかし、酸化物層６のエッチングは常に理想的であ
るとは限らない。実際、ポリシリコンと任意のエッチン
グ溶液との間の湿潤性が乏しいため、スペーサ角のレベ
ルで窓の底部に泡が生じ、図１Ｄに示すようにこの位置
での層６の除去が不十分になる。同様に、エッチング残
渣および過剰なフッ化水素酸を除去するために続けて行
われる脱イオン水による洗浄も、完全ではない。そこか
らデバイスの誤動作が生じる可能性がある。
【００１３】４）スペーサによって画定された、内部に
ポリシリコン８が侵入する開口は、注入によってこのポ
リシリコンに引き続き行うドーピングを容易にするため
に、またアクセス抵抗を低下させるために、好ましくは
十分にフレア状にしなければならない。この結果は、図
１Ｄのスペーサでは明らかに得られず、ポリシリコンの
異方性エッチングは事実上垂直である。
ポリシリコン８が侵入する開口は、注入によってこのポ
リシリコンに引き続き行うドーピングを容易にするため
に、またアクセス抵抗を低下させるために、好ましくは
十分にフレア状にしなければならない。この結果は、図
１Ｄのスペーサでは明らかに得られず、ポリシリコンの
異方性エッチングは事実上垂直である。
【００１４】５）スペーサと、下に存在する基板との間
に差分応力が存在してはならない。この目的は、窒化物
／ポリシリコン・スペーサによって適正に果たされる。
に差分応力が存在してはならない。この目的は、窒化物
／ポリシリコン・スペーサによって適正に果たされる。
【００１５】窒化ケイ素スペーサ 窒化物スペーサの使用も試みられてきた。しかし、十分
な厚さのスペーサを形成するときに重大な技術的問題が
生じる。このスペーサは、窒化物／ポリシリコン・スペ
ーサに関するポイント１）から４）で論じた欠点のすべ
てを有する。さらに、ポイント５）に関し、一般に窒化
ケイ素スペーサには差分応力が発生する。
な厚さのスペーサを形成するときに重大な技術的問題が
生じる。このスペーサは、窒化物／ポリシリコン・スペ
ーサに関するポイント１）から４）で論じた欠点のすべ
てを有する。さらに、ポイント５）に関し、一般に窒化
ケイ素スペーサには差分応力が発生する。
【００１６】酸化ケイ素スペーサ 簡単な酸化ケイ素スペーサは、上方の角が非常に丸くな
っており、外部に向かって逸った側面を有している。し
たがってこのスペーサはポイント４）に関して好まし
い。また、このスペーサは比較的厚くすることができ、
ＳｉＯ２の誘電率をＳｉ３Ｎ４の誘電率よりも非常に小
さくすることができるため、このスペーサはポイント
２）に関して満足のいくものである。
っており、外部に向かって逸った側面を有している。し
たがってこのスペーサはポイント４）に関して好まし
い。また、このスペーサは比較的厚くすることができ、
ＳｉＯ２の誘電率をＳｉ３Ｎ４の誘電率よりも非常に小
さくすることができるため、このスペーサはポイント
２）に関して満足のいくものである。
【００１７】ポイント１）および３）に関し、酸化ケイ
素スペーサは著しい欠陥を有する。
素スペーサは著しい欠陥を有する。
【００１８】その上、スペーサをエッチングする際、酸
化ケイ素をベースとするポリマーが、基板の露出表面に
形成される。このポリマーは、除去するのが困難であ
る。実際、フッ化水素酸によりこのポリマーを洗浄して
落とすことが可能ではなく、これは、やはり酸化ケイ素
で作製されたスペーサをオーバーエッチングし、また望
ましくないことであるが開口の幅を広げる危険性がある
からである。
化ケイ素をベースとするポリマーが、基板の露出表面に
形成される。このポリマーは、除去するのが困難であ
る。実際、フッ化水素酸によりこのポリマーを洗浄して
落とすことが可能ではなく、これは、やはり酸化ケイ素
で作製されたスペーサをオーバーエッチングし、また望
ましくないことであるが開口の幅を広げる危険性がある
からである。
【００１９】特に、ポイント５）に関する酸化ケイ素ス
ペーサの別の欠点とは、酸化物と、下に存在するシリコ
ンとの間に熱膨張応力が発生することである。この欠点
は、特に、松下電器株式会社（Ｍａｔｓｕｓｈｉｔａ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ）に
譲渡された特許出願ＥＰ−Ａ−０７４６０３２の根底に
ある。ＢＩＣＭＯＳ構造のＭＯＳトランジスタへの酸化
物スペーサまたは窒化物／酸化物スペーサの使用を主張
するこの書面には、熱応力の問題のためにこのようなス
ペーサのバイポーラ・トランジスタへの使用が禁じられ
ることが示されており、このようなトランジスタには窒
化物／ポリシリコンの複合スペーサを使用することを主
張しているが、これは製造方法を非常に複雑にするもの
である。
ペーサの別の欠点とは、酸化物と、下に存在するシリコ
ンとの間に熱膨張応力が発生することである。この欠点
は、特に、松下電器株式会社（Ｍａｔｓｕｓｈｉｔａ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ）に
譲渡された特許出願ＥＰ−Ａ−０７４６０３２の根底に
ある。ＢＩＣＭＯＳ構造のＭＯＳトランジスタへの酸化
物スペーサまたは窒化物／酸化物スペーサの使用を主張
するこの書面には、熱応力の問題のためにこのようなス
ペーサのバイポーラ・トランジスタへの使用が禁じられ
ることが示されており、このようなトランジスタには窒
化物／ポリシリコンの複合スペーサを使用することを主
張しているが、これは製造方法を非常に複雑にするもの
である。
【００２０】
【発明が解決しようとする課題】本発明の目的は、様々
な既知の方法の１つまたはいくつかの欠点を克服する、
バイポーラ・トランジスタの新規な製造方法を提供する
ことである。
な既知の方法の１つまたはいくつかの欠点を克服する、
バイポーラ・トランジスタの新規な製造方法を提供する
ことである。
【００２１】本発明の別の目的は、ベース−エミッタ接
合の抵抗を低減するような方法を提供することである。
合の抵抗を低減するような方法を提供することである。
【００２２】本発明の別の目的は、特にＢＩＣＭＯＳ技
術において実施することが簡単であるような方法を提供
することである。
術において実施することが簡単であるような方法を提供
することである。
【００２３】
【課題を解決するための手段】これらおよびその他の目
的を達成するため、本発明は、第１の伝導型の半導体基
板内にバイポーラ・トランジスタを製造する方法を提供
し、この方法は、第１のベース・コンタクト・ポリシリ
コン層を堆積してそこにドーピングする段階と、第２の
酸化ケイ素層を堆積する段階と、これらの第１および第
２の層に開口を形成する段階と、アニールを行って第３
の薄い酸化物層を形成し、かつ第２の酸化物層を硬化す
る段階と、第２の伝導型のドーパントを注入する段階
と、第４の窒化ケイ素層を堆積する段階と、第５の酸化
ケイ素層を堆積してそれをエッチングする段階と、第
５、第４、および第３の層を異方性エッチングする段階
と、クリーニングを行ってその間に第５の層を再度エッ
チングしてフレア形のプロファイルをとらせる段階と、
第６のポリシリコン層を堆積する段階と、第１の伝導型
のドーパントを注入する段階とを含む。
的を達成するため、本発明は、第１の伝導型の半導体基
板内にバイポーラ・トランジスタを製造する方法を提供
し、この方法は、第１のベース・コンタクト・ポリシリ
コン層を堆積してそこにドーピングする段階と、第２の
酸化ケイ素層を堆積する段階と、これらの第１および第
２の層に開口を形成する段階と、アニールを行って第３
の薄い酸化物層を形成し、かつ第２の酸化物層を硬化す
る段階と、第２の伝導型のドーパントを注入する段階
と、第４の窒化ケイ素層を堆積する段階と、第５の酸化
ケイ素層を堆積してそれをエッチングする段階と、第
５、第４、および第３の層を異方性エッチングする段階
と、クリーニングを行ってその間に第５の層を再度エッ
チングしてフレア形のプロファイルをとらせる段階と、
第６のポリシリコン層を堆積する段階と、第１の伝導型
のドーパントを注入する段階とを含む。
【００２４】本発明の実施形態によれば、第１のポリシ
リコン層を堆積する段階は、第１のポリシリコン層の上
方部分にドーパント原子を集中させるために、低エネル
ギー注入を行うことを含む。
リコン層を堆積する段階は、第１のポリシリコン層の上
方部分にドーパント原子を集中させるために、低エネル
ギー注入を行うことを含む。
【００２５】本発明の実施形態によれば、クリーニング
は、酸性物質中でのクリーニングと、酸素プラズマの下
でのクリーニングと、ダンプ・クリーニングとを含む。
は、酸性物質中でのクリーニングと、酸素プラズマの下
でのクリーニングと、ダンプ・クリーニングとを含む。
【００２６】本発明の実施形態によれば、第３の薄い酸
化物層は、厚さが５ｎｍ程度である。
化物層は、厚さが５ｎｍ程度である。
【００２７】本発明の実施形態によれば、第４の窒化ケ
イ素層は、厚さが３０ｎｍ程度である。
イ素層は、厚さが３０ｎｍ程度である。
【００２８】本発明の実施形態によれば、第５の酸化ケ
イ素層は、厚さが１５０ｎｍ程度である。
イ素層は、厚さが１５０ｎｍ程度である。
【００２９】本発明の、前述の目的、特徴、および利点
を、添付の図面に関連する具体的な実施形態の以下の非
限定的な記述で詳細に論じる。
を、添付の図面に関連する具体的な実施形態の以下の非
限定的な記述で詳細に論じる。
【００３０】
【発明の実施の形態】理解し易いように、異なる図面に
おいて同じ要素は同じ参照符号によって示した。さら
に、集積回路の表示ではいつものことであるが、種々の
図面は縮尺が一定ではない。
おいて同じ要素は同じ参照符号によって示した。さら
に、集積回路の表示ではいつものことであるが、種々の
図面は縮尺が一定ではない。
【００３１】図２Ａに示すように、初期の段階は、例え
ば単結晶シリコンで作製された半導体基板１１に、絶縁
領域１２によって活性領域の範囲を確定することを含
む。基板は、均一にドープされたシリコン・ウェーハで
よく、または塊状基板の上または内部に形成されてエピ
タキシャル成長されかつ／または拡散／注入によって特
にドープされた領域でよい。絶縁領域１２は、特に酸化
された基板領域（ＬＯＣＯＳ法）でよく、二酸化ケイ素
が充填されたトレンチを分離する（ＢＯＸ法）。活性領
域を画定した後、ベース・コンタクトを形成するための
ポリシリコン層１３を堆積する。層１３は、例えば厚さ
が２００ｎｍである。次いで第１の伝導型、例えばＰ型
のドーパントを導電体１３の表面に注入する。これは、
ホウ素を低エネルギーで、例えば１５ｋｅＶで、ドーズ
量５．０１０１５ａｔ．（原子数）／ｃｍ２として注入
することによって行われ、その結果、注入されたドーパ
ント原子は基板から離れ、第１のアニールを行ってすぐ
にはその内部に拡散しない。このように形成された構造
は、絶縁層１４で、例えば厚さ３００ｎｍの酸化ケイ素
層で覆われる。層１４は、化学気相成長法などの任意の
従来技術によって形成することができる。
ば単結晶シリコンで作製された半導体基板１１に、絶縁
領域１２によって活性領域の範囲を確定することを含
む。基板は、均一にドープされたシリコン・ウェーハで
よく、または塊状基板の上または内部に形成されてエピ
タキシャル成長されかつ／または拡散／注入によって特
にドープされた領域でよい。絶縁領域１２は、特に酸化
された基板領域（ＬＯＣＯＳ法）でよく、二酸化ケイ素
が充填されたトレンチを分離する（ＢＯＸ法）。活性領
域を画定した後、ベース・コンタクトを形成するための
ポリシリコン層１３を堆積する。層１３は、例えば厚さ
が２００ｎｍである。次いで第１の伝導型、例えばＰ型
のドーパントを導電体１３の表面に注入する。これは、
ホウ素を低エネルギーで、例えば１５ｋｅＶで、ドーズ
量５．０１０１５ａｔ．（原子数）／ｃｍ２として注入
することによって行われ、その結果、注入されたドーパ
ント原子は基板から離れ、第１のアニールを行ってすぐ
にはその内部に拡散しない。このように形成された構造
は、絶縁層１４で、例えば厚さ３００ｎｍの酸化ケイ素
層で覆われる。層１４は、化学気相成長法などの任意の
従来技術によって形成することができる。
【００３２】図２Ｂに示す次の段階で、層１３および１
４をエッチングして幅Ｌの窓Ｗを形成する。次いで熱ア
ニールを行い、それによって、窓Ｗの底部である基板１
１の表面と、ポリシリコン層１３の露出した側面に、熱
酸化物１６を成長させる。この酸化物は非常に薄く、例
えば、厚さは５ｎｍ程度である。
４をエッチングして幅Ｌの窓Ｗを形成する。次いで熱ア
ニールを行い、それによって、窓Ｗの底部である基板１
１の表面と、ポリシリコン層１３の露出した側面に、熱
酸化物１６を成長させる。この酸化物は非常に薄く、例
えば、厚さは５ｎｍ程度である。
【００３３】このアニールは、絶縁層１４の硬化と、Ｐ
型外因性ベース領域１５の拡散を引き起こすことが有利
である。
型外因性ベース領域１５の拡散を引き起こすことが有利
である。
【００３４】図２Ｃに示す次の段階で、薄い酸化物１６
を通した注入によってベース領域１７を形成する。ベー
ス領域１７は、層１３と同じ伝導型である。次いで窒化
ケイ素層１８を等角に堆積する。層１８は、例えば厚さ
が３０ｎｍ程度である。次いでスペーサを形成するた
め、例えば厚さが１５０ｎｍ程度の酸化ケイ素層１９
を、等角に堆積する。
を通した注入によってベース領域１７を形成する。ベー
ス領域１７は、層１３と同じ伝導型である。次いで窒化
ケイ素層１８を等角に堆積する。層１８は、例えば厚さ
が３０ｎｍ程度である。次いでスペーサを形成するた
め、例えば厚さが１５０ｎｍ程度の酸化ケイ素層１９
を、等角に堆積する。
【００３５】図２Ｄに示す次の段階で、酸化物層１９を
異方性エッチングしてスペーサを残し、その後、窒化物
層１８および熱酸化物層１６も異方性エッチングする。
これらのエッチングは同じエッチング装置内で連続的に
行い、窓Ｗ１の底部で幅がＬ１に及ぶ、下に存在するシ
リコン表面上で止める。熱酸化物層１６は極めて薄く、
最後のエッチングは窒化物層１８のエッチングとみなす
ことができ、したがってこのエッチングはシリコン上に
堆積するポリマーを作り出す傾向がないために特に好ま
しい。しかし、形成されたポリマーはその後除去しなけ
ればならない。
異方性エッチングしてスペーサを残し、その後、窒化物
層１８および熱酸化物層１６も異方性エッチングする。
これらのエッチングは同じエッチング装置内で連続的に
行い、窓Ｗ１の底部で幅がＬ１に及ぶ、下に存在するシ
リコン表面上で止める。熱酸化物層１６は極めて薄く、
最後のエッチングは窒化物層１８のエッチングとみなす
ことができ、したがってこのエッチングはシリコン上に
堆積するポリマーを作り出す傾向がないために特に好ま
しい。しかし、形成されたポリマーはその後除去しなけ
ればならない。
【００３６】図２Ｅに示す次の段階では、クリーニング
を好ましくは３段階で行う。第１に、過酸化水素水の存
在化、酸性物質によってダンプ・クリーニングを行う。
第２に、酸素プラズマの下でクリーニングを行って、ポ
リマー分子を分解する。第３に、フッ化水素酸の存在下
でクリーニングを行って、先に行われたクリーニングで
生じた粒子を除去する。
を好ましくは３段階で行う。第１に、過酸化水素水の存
在化、酸性物質によってダンプ・クリーニングを行う。
第２に、酸素プラズマの下でクリーニングを行って、ポ
リマー分子を分解する。第３に、フッ化水素酸の存在下
でクリーニングを行って、先に行われたクリーニングで
生じた粒子を除去する。
【００３７】これらのクリーニングは、窓Ｗ１の壁上の
層１９で形成されたスペーサを、部分的に再度エッチン
グする作用があることが有利である。層１９の再エッチ
ングは、実質的に厚さ１００ｎｍ以上行われる。この結
果、図２Ｅに示すようなフレア形のプロファイルが得ら
れ、この場合、層１９は、開口Ｗの垂直壁の上方部分か
ら、すなわち実質的に絶縁層１４のレベルで実質上除去
されており、また開口Ｗの下方部分で維持されており、
すなわちベース・コンタクト層１３の垂直壁を実質的に
上塗りした状態にある。これらのクリーニング中、酸化
物層１４の上方表面はほとんど影響を受けず、この層は
硬化作用を受けることに留意されたい。この層のエッチ
ングは、酸化物層１９よりも概略で６回少ない。これ
は、本発明による方法の著しい利点である。
層１９で形成されたスペーサを、部分的に再度エッチン
グする作用があることが有利である。層１９の再エッチ
ングは、実質的に厚さ１００ｎｍ以上行われる。この結
果、図２Ｅに示すようなフレア形のプロファイルが得ら
れ、この場合、層１９は、開口Ｗの垂直壁の上方部分か
ら、すなわち実質的に絶縁層１４のレベルで実質上除去
されており、また開口Ｗの下方部分で維持されており、
すなわちベース・コンタクト層１３の垂直壁を実質的に
上塗りした状態にある。これらのクリーニング中、酸化
物層１４の上方表面はほとんど影響を受けず、この層は
硬化作用を受けることに留意されたい。この層のエッチ
ングは、酸化物層１９よりも概略で６回少ない。これ
は、本発明による方法の著しい利点である。
【００３８】図２Ｆに示す次の段階で、エミッタ・コン
タクト・ポリシリコン層２０を等角に堆積する。層２０
は、例えば厚さが２５０ｎｍである。次いで第２の伝導
型のドーパントを層２０の表面に注入する。考察中のケ
ースでこのＮ型の注入は、ヒ素によって８０ｋｅＶのエ
ネルギーの下、ドーズ量１０１６ａｔ．／ｃｍ２で行
う。層２０は、窓Ｗ内に、実質上一定の幅を有すること
に留意されたい。
タクト・ポリシリコン層２０を等角に堆積する。層２０
は、例えば厚さが２５０ｎｍである。次いで第２の伝導
型のドーパントを層２０の表面に注入する。考察中のケ
ースでこのＮ型の注入は、ヒ素によって８０ｋｅＶのエ
ネルギーの下、ドーズ量１０１６ａｔ．／ｃｍ２で行
う。層２０は、窓Ｗ内に、実質上一定の幅を有すること
に留意されたい。
【００３９】好ましくはスペーサを充填しなければなら
ないという以前論じた特徴１）から５）に戻ってみる
と、本発明によるスペーサは、窒化物／ポリシリコンの
複合スペーサに比べて多くの利点を有することがわか
る。
ないという以前論じた特徴１）から５）に戻ってみる
と、本発明によるスペーサは、窒化物／ポリシリコンの
複合スペーサに比べて多くの利点を有することがわか
る。
【００４０】１）２つのポリシリコン領域１３と２０の
絶縁は、非常に薄い熱酸化物層１６に加え、この方法の
各段階の影響を受けずかつオーバーエッチングもなされ
ない窒化シリコンの厚みによって、また残されている酸
化物スペーサ１９の厚みによって、確実に行われる。
絶縁は、非常に薄い熱酸化物層１６に加え、この方法の
各段階の影響を受けずかつオーバーエッチングもなされ
ない窒化シリコンの厚みによって、また残されている酸
化物スペーサ１９の厚みによって、確実に行われる。
【００４１】２）同様の理由で、２つのポリシリコン領
域間の容量が低減される。
域間の容量が低減される。
【００４２】３）寸法は、図２Ｄに示す窒化物１８をエ
ッチングする段階からもたらされるために、精密に得ら
れる。
ッチングする段階からもたらされるために、精密に得ら
れる。
【００４３】４）図２Ｆからわかるように、スペーサに
よって画定された開口はフレア形であり、ポリシリコン
層２０は、開口上で実質上一定の厚さを有する。これは
特に、比較的深い窪みを含み、注入によるポリシリコン
への規則的なドーピングを実現するのに好ましい。
よって画定された開口はフレア形であり、ポリシリコン
層２０は、開口上で実質上一定の厚さを有する。これは
特に、比較的深い窪みを含み、注入によるポリシリコン
への規則的なドーピングを実現するのに好ましい。
【００４４】５）最後に、図２Ｄに示す従来の形状から
図２Ｅおよび図２Ｆに示す本発明によるフレア形状へと
変化するように、酸化物スペーサを再度エッチングする
ことによって、残留応力の問題を解決する。
図２Ｅおよび図２Ｆに示す本発明によるフレア形状へと
変化するように、酸化物スペーサを再度エッチングする
ことによって、残留応力の問題を解決する。
【００４５】さらに、本発明による製造方法は従来の技
法によって実施することが容易であり、特に、酸化ケイ
素は現在使用されているクリーニング用生成物に対して
良好な湿潤性を有するため、接触表面のクリーニングが
容易になる。
法によって実施することが容易であり、特に、酸化ケイ
素は現在使用されているクリーニング用生成物に対して
良好な湿潤性を有するため、接触表面のクリーニングが
容易になる。
【００４６】当然ながら本発明は、その実施およびその
適用例を考える際、当業者が容易に思い浮かべる様々な
変更、修正、改善点を有することが見込まれる。特に、
本発明を、単なる例としてバイポーラＰＮＰ型デバイス
を形成する具体的な場合について述べてきたが、注入さ
れるドーパントの伝導型を適切に変更することを前提と
して、述べてきたそのすべてがＮＰＮ型デバイスの形成
にも当てはまる。
適用例を考える際、当業者が容易に思い浮かべる様々な
変更、修正、改善点を有することが見込まれる。特に、
本発明を、単なる例としてバイポーラＰＮＰ型デバイス
を形成する具体的な場合について述べてきたが、注入さ
れるドーパントの伝導型を適切に変更することを前提と
して、述べてきたそのすべてがＮＰＮ型デバイスの形成
にも当てはまる。
【００４７】このような変更、修正、および改善点は、
この開示の一部であることを意図しており、また本発明
の精神および範囲内であることを意図する。したがっ
て、前述の記述は単なる例として挙げられ、限定しよう
とするものではない。本発明は、前述の特許請求の範囲
およびその均等物で定義されるように限定されるだけで
ある。
この開示の一部であることを意図しており、また本発明
の精神および範囲内であることを意図する。したがっ
て、前述の記述は単なる例として挙げられ、限定しよう
とするものではない。本発明は、前述の特許請求の範囲
およびその均等物で定義されるように限定されるだけで
ある。
【図１Ａ】バイポーラ・トランジスタのベース領域およ
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
【図１Ｂ】バイポーラ・トランジスタのベース領域およ
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
【図１Ｃ】バイポーラ・トランジスタのベース領域およ
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
【図１Ｄ】バイポーラ・トランジスタのベース領域およ
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
びエミッタ領域を形成する、従来の方法の異なる段階の
断面図である。
【図２Ａ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
【図２Ｂ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
【図２Ｃ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
【図２Ｄ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
【図２Ｅ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
【図２Ｆ】本発明によるバイポーラ・トランジスタのベ
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
ース領域およびエミッタ領域を形成する方法を示す図で
ある。
１１ 半導体基板 １２ 絶縁領域 １３ 第１のベース・コンタクト・ポリシリコン層、ポ
リシリコン層、ベース・コンタクト層 １４ 第２の酸化ケイ素層、絶縁層、酸化物層 １５ Ｐ型外因性ベース領域 １６ 第３の薄い酸化物層、熱酸化物層 １７ ベース領域 １８ 第４の窒化ケイ素層、窒化物層 １９ 第５の酸化ケイ素層、酸化物層 ２０ 第６のポリシリコン層、エミッタ・コンタクト・
ポリシリコン層
リシリコン層、ベース・コンタクト層 １４ 第２の酸化ケイ素層、絶縁層、酸化物層 １５ Ｐ型外因性ベース領域 １６ 第３の薄い酸化物層、熱酸化物層 １７ ベース領域 １８ 第４の窒化ケイ素層、窒化物層 １９ 第５の酸化ケイ素層、酸化物層 ２０ 第６のポリシリコン層、エミッタ・コンタクト・
ポリシリコン層
Claims (6)
- 【請求項１】 第１の伝導型の半導体基板（１１）内に
バイポーラ・トランジスタを製造する方法であって、第
１のベース・コンタクト・ポリシリコン層（１３）を堆
積してそこにドーピングする段階と、第２の酸化ケイ素
層（１４）を堆積する段階と、第１および第２の層に開
口（Ｗ）を形成する段階を含み、 アニールを行って第３の薄い酸化物層（１６）を形成
し、第２の酸化物層を硬化する段階と、 第２の伝導型のドーパントを注入する段階と、 第４の窒化ケイ素層（１８）を堆積する段階と、 第５の酸化ケイ素層（１９）を堆積し、それをエッチン
グする段階と、 第５、第４、および第３の層を異方性エッチングする段
階と、 クリーニングを行い、その間に第５の層を再度エッチン
グしてフレア形のプロフィルをとらせる段階と、 第６のポリシリコン層（２０）を堆積する段階と、 第１の伝導型のドーパントを注入する段階をさらに含む
方法。 - 【請求項２】 第１のポリシリコン層にドーピングする
段階が、初めに第１のポリシリコン層の上方部分にドー
パント原子を集中させるため、低エネルギー注入を行う
ことからなる請求項１に記載の方法。 - 【請求項３】 クリーニングが、酸性浴中でのクリーニ
ングと、酸素プラズマの下でのクリーニングと、ダンプ
・クリーニングとを含む請求項１に記載の方法。 - 【請求項４】 第３の薄い酸化物層（１６）の厚さが約
５ｎｍである請求項１に記載の方法。 - 【請求項５】 第４の窒化ケイ素層（１８）の厚さが約
３０ｎｍである請求項１に記載の方法。 - 【請求項６】 第５の酸化ケイ素層（１９）の厚さが約
１５０ｎｍである請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9903260A FR2790867B1 (fr) | 1999-03-12 | 1999-03-12 | Procede de fabrication de transistor bipolaire |
| FR9903260 | 1999-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286270A true JP2000286270A (ja) | 2000-10-13 |
| JP3518471B2 JP3518471B2 (ja) | 2004-04-12 |
Family
ID=9543270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068526A Expired - Fee Related JP3518471B2 (ja) | 1999-03-12 | 2000-03-13 | バイポーラ・トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6506655B1 (ja) |
| EP (1) | EP1035571A1 (ja) |
| JP (1) | JP3518471B2 (ja) |
| FR (1) | FR2790867B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10249897A1 (de) * | 2002-10-25 | 2004-05-13 | Austriamicrosystems Ag | Selbstjustierender Transistor und Verfahren zur Herstellung |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4771607B2 (ja) * | 2001-03-30 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100475118B1 (ko) * | 2002-11-22 | 2005-03-10 | 삼성전자주식회사 | 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법 |
| TW594919B (en) * | 2003-08-12 | 2004-06-21 | Nanya Technology Corp | Method of fabricating a buried plate of a deep trench capacitor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235206A (en) * | 1990-10-24 | 1993-08-10 | International Business Machines Corporation | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| US6001676A (en) * | 1995-05-29 | 1999-12-14 | Matsushita Electronics Corporation | Semiconductor integrated circuit apparatus and associated fabrication |
| KR0158065B1 (ko) * | 1995-05-29 | 1998-12-01 | 스기야마 가즈히코 | 반도체 집적회로장치 및 그 제조방법 |
| FR2756104B1 (fr) * | 1996-11-19 | 1999-01-29 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos |
| FR2756099B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Procede de fabrication d'un transistor npn de surface minimale |
| FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| FR2758004B1 (fr) * | 1996-12-27 | 1999-03-05 | Sgs Thomson Microelectronics | Transistor bipolaire a isolement dielectrique |
-
1999
- 1999-03-12 FR FR9903260A patent/FR2790867B1/fr not_active Expired - Fee Related
-
2000
- 2000-03-02 US US09/517,241 patent/US6506655B1/en not_active Expired - Lifetime
- 2000-03-10 EP EP00410026A patent/EP1035571A1/fr not_active Withdrawn
- 2000-03-13 JP JP2000068526A patent/JP3518471B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10249897A1 (de) * | 2002-10-25 | 2004-05-13 | Austriamicrosystems Ag | Selbstjustierender Transistor und Verfahren zur Herstellung |
| DE10249897B4 (de) * | 2002-10-25 | 2005-09-22 | Austriamicrosystems Ag | Selbstjustierendes Verfahren zur Herstellung eines Transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1035571A1 (fr) | 2000-09-13 |
| FR2790867A1 (fr) | 2000-09-15 |
| US6506655B1 (en) | 2003-01-14 |
| JP3518471B2 (ja) | 2004-04-12 |
| FR2790867B1 (fr) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581319A (en) | Method for the manufacture of bipolar transistor structures with self-adjusting emitter and base regions for extreme high frequency circuits | |
| JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| JPH0834261B2 (ja) | Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法 | |
| EP0224717A2 (en) | Self-aligned channel stop | |
| KR20040031634A (ko) | 도전성이 강한 매몰층을 갖는 집적회로 | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| JP3076772B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| US5830799A (en) | Method for forming embedded diffusion layers using an alignment mark | |
| JPH0621074A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0997799A (ja) | バイポーラ半導体装置及びその製造方法 | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| EP2038918A1 (en) | Method of manufacturing a bipolar transistor and bipolar transitor obtained therewith | |
| US20050020023A1 (en) | Bipolar transistor and method for producing the same | |
| US6653182B2 (en) | Process for forming deep and shallow insulative regions of an integrated circuit | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| KR100271400B1 (ko) | 트랜치구조를이용한반도체소자의절연막형성방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH0974132A (ja) | 半導体装置の製造方法 | |
| KR100532770B1 (ko) | 반도체 소자의 제조 방법 | |
| US10796943B2 (en) | Manufacturing method of semiconductor structure | |
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JPH0693460B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR20010001206A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR20040064117A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |