JPH0974132A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0974132A
JPH0974132A JP24849495A JP24849495A JPH0974132A JP H0974132 A JPH0974132 A JP H0974132A JP 24849495 A JP24849495 A JP 24849495A JP 24849495 A JP24849495 A JP 24849495A JP H0974132 A JPH0974132 A JP H0974132A
Authority
JP
Japan
Prior art keywords
groove
manufacturing
semiconductor
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24849495A
Other languages
English (en)
Inventor
Akira Mase
晃 間瀬
Kazunobu Okasaka
和遵 岡坂
Kazuhiko Katami
和彦 形見
Shoji Ishida
昇司 石田
Shinji Nakagaki
真治 中垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP24849495A priority Critical patent/JPH0974132A/ja
Publication of JPH0974132A publication Critical patent/JPH0974132A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 鬆を残さずに隙間なく埋め尽くすことが容易
な順テーパ形状のトレンチ溝が得られる半導体装置の製
造方法を提供すること。 【解決手段】 SOIウェハ50の素子形成シリコン基
板51にトレンチ溝11を形成し、このトレンチ溝11
の側壁12の上部に酸化速度を増加させる不純物元素を
注入して側壁12の上部と下部とで酸化速度に差を付
け、そしてこの側壁12を熱酸化すると、上部と下部と
で膜厚の異なる酸化膜15が形成される。この酸化膜1
5を除去すると、順テーパ形状のトレンチ溝が得られ、
容易に鬆を残さずに隙間なく埋め尽くすことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、素子間分離のため
のトレンチを有する半導体装置を製造する方法に関し、
さらに詳細には、隙間なく埋め込むことが可能な入口部
分が中腹部分より広い形状のトレンチ溝を有する半導体
装置の製造方法に関するものである。
【0002】
【従来の技術】従来から、半導体装置における素子間分
離技術の一つとしてトレンチ構造が用いられている。特
に、基板ウェハとして中間絶縁層を有するいわゆるSO
Iウェハを用い、中間絶縁層に達する深さのトレンチ溝
を形成すると、素子間が完全に絶縁物により分離される
こととなるので、pn接合分離を用いた場合の寄生容量
や寄生トランジスタにより惹起される問題を完全に排除
できる利点がある。
【0003】かかるトレンチ構造においては、トレンチ
溝をCVD(化学気相蒸着法)等で形成した酸化シリコ
ンで埋め込んだ酸化物型と、多結晶シリコンで埋め込み
基板シリコンとの間に酸化シリコン膜を介在させた多結
晶シリコン型とがある。この多結晶シリコン型トレンチ
構造は、基板シリコンと多結晶シリコンとの熱膨張係数
が近いことから、温度変化による熱応力がほとんど掛か
らないという特徴を有している。
【0004】従来の多結晶シリコン型トレンチ構造の製
造方法を、SOIウェハを用いる場合を例にとって説明
する。まず図10(a)に示すように、素子形成基板5
1と中間絶縁層52と支持基板53とを有するSOIウ
ェハ50の素子形成基板51上に、トレンチ溝となる部
分を残してNSG(ノンドープシリカガラス)膜等によ
るマスク81を形成する。そしてドライエッチングによ
り異方性エッチングを行い、素子形成基板51のうちマ
スク81のない部分を除去すると図10(b)に示すよ
うにトレンチ溝83が形成される。これを熱酸化して図
10(c)のように側壁酸化膜85を形成する。そして
LPCVD(低圧CVD)で多結晶シリコンを堆積させ
ると、トレンチ溝に多結晶シリコン87が埋め込まれ
る。そして上層部分の多結晶シリコンをエッチングして
除去すると、図10(d)に示すように多結晶シリコン
型トレンチ構造ができあがる。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
た従来の方法により製造された多結晶シリコン型トレン
チ構造には、トレンチ溝の中に空洞部分(ボイドとも呼
ばれる、以下「鬆(す)」という)が存在するという問
題点があった。
【0006】鬆の生成原因を説明する。ドライエッチン
グにより形成したトレンチ溝(図10(b))は、厳密
には垂直でなく図11に示すようなボーイング形状をな
し、溝の入口部分よりも中腹部分で若干幅広となってし
まう。これは、異方性のドライエッチングといえども、
エッチングイオンの方向には多少の発散が避けられず、
また方向性のない中性ラジカルも存在するので、これら
により側壁がエッチングされてしまうためである。ま
た、エッチングにより生じた副生成物が溝上部の側壁に
多く付着し、その部分の側壁エッチングが防止されるこ
とも原因となる。このようにトレンチ溝がボーイング形
状をしているために、多結晶シリコン堆積の際に溝上部
の入口部分が先に塞がってしまい、図12に示すように
鬆89ができてしまうのである。
【0007】鬆の存在により以下のような問題点が引き
起こされる。トレンチ構造が形成されたウェハは、その
後の素子形成工程で必ず熱処理を受ける。この熱処理の
際に鬆がより界面エネルギーの低い位置へ向けて移動
し、図13に示すように多結晶シリコン層87と側壁酸
化膜85との間に位置するようになる。この状態では側
壁酸化膜85が鬆89と接しているので、側壁酸化膜8
5の絶縁耐圧が本来の値より低下している。このため、
絶縁不良により素子間分離が不十分となり、歩留まりが
悪化するのである。
【0008】本発明は、このような問題点を解決するた
めになされたものであり、鬆を残さずに隙間なく埋め尽
くすことが容易な形状のトレンチ溝を有する半導体装置
の製造方法を提供することを目的とする。そしてそのた
めに、不純物元素の存在による酸化速度の増減を利用し
て、入口部分が中腹部分より広い形状の溝の形成を可能
とすることを目的とする。あるいは、不純物元素の存在
によるエッチング速度の増加を利用して、入口部分が中
腹部分より広い形状の溝の形成を可能とすることを目的
とする。
【0009】
【課題を解決するための手段】請求項1の発明に係る半
導体装置の製造方法は、半導体基板にトレンチ溝を形成
する溝加工工程と、このトレンチ溝の側壁上部に基板半
導体の酸化速度を増加させる元素を注入する元素注入工
程と、この上部に元素注入が施された側壁を酸化する酸
化工程と、この酸化工程により側壁に形成された酸化物
を除去する酸化物除去工程とを含むことを特徴とする。
【0010】この製造方法では以下のようにしてトレン
チを有する半導体装置が製造される。まず溝加工工程に
おいて半導体基板にトレンチ溝が形成される。このトレ
ンチ溝の形成は、公知のパターニングと異方性エッチン
グとにより行われる。このときのパターンマスクは、フ
ォトレジスト、NSG等、異方性エッチングに耐えるも
のであれば特に制限はない。形成されたトレンチ溝は、
図10(b)に示すような垂直形状であれば理想的だが
実際には図11に示すようなボーイング形状をなし、入
口部分が中腹部分よりも少し幅狭になっている。次に元
素注入工程において、トレンチ溝の側壁上部に基板半導
体の酸化速度を増加させる元素が注入される。側壁の上
部と下部とで酸化速度に差をつけ、側壁上部の酸化速度
を下部の酸化速度より大きくするためである。この元素
注入は例えば、基板に対して斜めの方向からイオン注入
を行うことにより可能である。溝自身によるシャドウイ
ング効果で側壁下部への注入が防止され、側壁上部にの
み注入されるからである。そして酸化工程で側壁が酸化
されると、元素注入が施されている側壁上部において下
部よりも速く酸化が進行し、厚い酸化物の膜が形成され
る。この酸化物が酸化物除去工程で除去されると、入口
部分が中腹部分よりも幅広となったトレンチ溝が得られ
る。
【0011】従って、その後このトレンチ溝の内部に例
えば酸化物や多結晶半導体等を堆積すると、溝の入口部
分が中腹部分よりも幅広なので隙間なく充填され、鬆の
ないトレンチ構造が形成される。
【0012】請求項2の発明に係る半導体装置の製造方
法は、請求項1の半導体装置の製造方法において、前記
酸化物除去工程により酸化物の除去がなされた側壁に絶
縁膜を形成する絶縁工程を更に含むことを特徴とする。
【0013】この製造方法では、酸化物除去工程で側壁
の酸化物が除去された後、その側壁に絶縁工程で絶縁膜
が形成され、この絶縁膜により側壁が覆われる。
【0014】従って、その後このトレンチ溝の内部に例
えば多結晶半導体を堆積して充填した場合に、半導体基
板(素子を形成する部分)と堆積された半導体とが、絶
縁工程で形成された絶縁膜により絶縁される。
【0015】請求項3の発明に係る半導体装置の製造方
法は、請求項1又は請求項2の半導体装置の製造方法に
おいて、前記半導体基板がシリコン基板であり、前記元
素注入工程で注入される元素がP、B、As、Oよりな
る群から選ばれた1又は2以上の元素であることを特徴
とする。
【0016】これらの元素はシリコンの酸化速度を増加
させる元素として代表的なものであり、これらの元素の
いずれか1又は2以上を注入することにより、効果的に
側壁上部の酸化速度を大きくすることができる。また、
これらの元素は、通常の半導体装置製造設備において用
意されているものであり、容易に注入元素として使用す
ることができる。
【0017】請求項4の発明に係る半導体装置の製造方
法は、半導体基板にトレンチ溝を形成する溝加工工程
と、このトレンチ溝の側壁上部に基板半導体の酸化速度
を減少させる元素を注入する元素注入工程と、この上部
に元素注入が施された側壁を酸化する酸化工程とを含む
ことを特徴とする。
【0018】この製造方法では、溝加工工程でのトレン
チ溝形成は請求項1の製造方法の場合と同じである。し
かし、続く元素注入工程においてトレンチ溝の側壁上部
に注入される元素が、基板半導体の酸化速度を減少させ
る元素である点で異なる。従ってこの元素注入により、
側壁上部の酸化速度は下部の酸化速度より小さくなる。
この元素注入は請求項1の場合と同様に、例えば、基板
に対して斜めの方向からイオン注入を行うことにより可
能である。そして酸化工程で側壁が酸化されると、元素
注入が施されていない側壁下部において上部よりも速く
酸化が進行し、厚い酸化物の膜が形成される。このた
め、酸化後における溝は入口部分が中腹部分よりも幅広
な形状となる。
【0019】従って、その後この酸化物を除去しないで
このトレンチ溝の内部に例えば酸化物や多結晶半導体等
を堆積すると、溝の入口部分が中腹部分よりも幅広なの
で隙間なく充填され、鬆のないトレンチができあがる。
【0020】請求項5の発明に係る半導体装置の製造方
法は、請求項4の半導体装置の製造方法において、前記
半導体基板がシリコン基板であり、前記元素注入工程で
注入される元素がNであることを特徴とする。
【0021】Nはシリコンの酸化速度を減少させる元素
として代表的なものであり、Nを注入することにより、
効果的に側壁上部の酸化速度を小さくすることができ
る。また、Nは、通常の半導体装置製造設備において用
意されているものであり、容易に注入元素として使用す
ることができる。
【0022】請求項6の発明に係る半導体装置の製造方
法は、半導体基板の表面近傍に不純物元素拡散層を形成
する元素導入工程と、この不純物元素拡散層が形成され
た半導体基板に対して等方性成分と異方性成分とを含む
エッチングを行いトレンチ溝を形成する溝形成工程とを
含み、前記元素導入工程で導入される不純物元素が基板
半導体のエッチング速度を増加させる元素であることを
特徴とする。
【0023】この製造方法では以下のようにしてトレン
チを有する半導体装置が製造される。まず元素導入工程
において、半導体基板表面のトレンチ溝形成領域を含む
領域に不純物元素が導入され、不純物元素拡散層が形成
される。ここで導入される不純物元素は、基板半導体の
エッチング速度を増加させる元素であり、半導体基板が
シリコン基板である場合には例えばPやBが挙げられ
る。この元素導入は、半導体基板上に公知のパターニン
グをして行われる。パターンマスクは、フォトレジス
ト、NSG等、元素導入を遮蔽できるものであれば特に
制限はない。不純物元素の導入方法は、イオン注入、イ
オン注入+熱拡散、気相拡散、固相拡散等が考えられ
る。導入された不純物元素は、トレンチ溝形成領域を含
む領域内であって深さ方向には表面付近の部分に分布し
て不純物元素拡散層をなし、その不純物元素拡散層内で
の基板半導体のエッチング速度を増加させる。そして溝
形成工程で等方性成分と異方性成分とを含むエッチング
が行われると、表面付近の不純物元素拡散層が主として
等方性成分によりエッチングされ、その下の導入した不
純物元素が分布していない領域が主として異方性成分に
よりエッチングされる。ここで、不純物元素拡散層はそ
の下の領域よりエッチング速度が大きいので、入口部分
が中腹部分よりも幅広となったトレンチ溝が得られる。
【0024】従って、その後このトレンチ溝の内部に例
えば酸化物や多結晶半導体等を堆積すると、溝の入口部
分が中腹部分よりも幅広なので隙間なく充填され、鬆の
ないトレンチができあがる。
【0025】そして、請求項1乃至請求項6のいずれの
発明においても、前記半導体基板として中間絶縁層を有
するものを用い、前記溝加工工程においてこの中間絶縁
層に達する深さのトレンチ溝を形成することが望まし
い。これにより、半導体基板のトレンチ溝により区画さ
れた各部分が相互に完全に絶縁された半導体装置が製造
されるものである。
【0026】
【発明の実施の形態】本発明の実施の形態を図面を参照
して詳細に説明する。以下に説明する各実施の形態に係
る半導体装置の製造方法では、図9に示すような、素子
形成シリコン基板51と中間酸化層52と支持シリコン
基板53とを積層してなるSOIウェハ50を用い、素
子形成シリコン基板51に中間酸化層52まで達する深
さのトレンチを形成して、完全誘電体分離型の半導体装
置を製造する。
【0027】第1の実施の形態。
【0028】この実施の形態は基本的に、素子形成シリ
コン基板51に中間酸化層52まで達する深さの溝を形
成し、この溝の側壁上部にイオン注入を行い、上部にイ
オン注入が施された側壁を酸化し、これによる酸化物を
除去し、この側壁を再度酸化し、そして溝の内部に多結
晶シリコンを堆積させて溝を隙間なく充填するものであ
る。
【0029】まず、溝の形成について説明する。SOI
ウェハ50の素子形成シリコン基板51上にフォトリソ
グラフィにより、図1(支持シリコン基板53を省略し
て示す、以下図8まで同じ)の(a)に示すようにNS
Gマスク10を形成する。NSGマスク10は、素子形
成シリコン基板51の溝を形成する部分を露出させ、素
子を形成する部分を覆うようなパターンとする。かかる
パターンのNSGマスク10は、最初にNSGのベタ膜
を常圧CVDにより形成し、その上にフォトリソグラフ
ィにより当該パターンのレジストマスクを形成し、ウェ
ットエッチングで露出部分のNSG膜を除去し、そして
レジストマスクを取り除くことにより得られる。
【0030】NSGマスク10が形成されたら、ドライ
エッチングの一種である反応性イオンエッチングにより
開口部分の素子形成シリコン基板51をエッチングす
る。このとき、異方性(エッチレートが縦方向には大き
く、横方向には小さいこと)が強くなるように、ガス圧
は低く(例えば3Pa程度)、RFパワーは高い(例え
ば400W程度)条件でエッチングを行う。ガス種とし
ては、臭化水素(HBr)や塩素(Cl2 )等が適して
いる。このようにして、図1(b)に示すように溝11
が中間酸化層52にまで達し、素子形成シリコン基板5
1同士が完全に分離するようにエッチングを行う。この
ときの溝11の形状は、厳密には側壁12が垂直でな
く、中央部分で入口付近より若干幅広となっている。エ
ッチングの際に等方性(エッチングが縦方向にも横方向
にも同じ速度で進行すること)の成分が皆無でないため
である。
【0031】次にイオン注入について説明する。このイ
オン注入は、溝11の側壁12の上部分に不純物含有域
を形成し、側壁12の上部分と下部分とで後述する熱酸
化時における酸化速度の差をつけるために行うものであ
る。
【0032】イオン注入を行う前に、ウェットエッチン
グによりNSGマスク10のエッジ部分をエッチング
し、図1(c)に示すように素子形成シリコン基板51
の肩部分51aを露出させる。イオン注入を効率的に行
うためである。
【0033】そして、イオン注入により、不純物元素を
側壁12の上部分に導入する。このとき、図2(a)に
示すようにウェハ50と注入するイオンビーム13とを
互いに斜めにし、ウェハ50を面内回転させながらイオ
ン注入を行う。従ってここで使用するイオン注入装置
は、ウェハ50をイオンビーム13に対して傾斜させる
ことができる傾斜ステージと、そのステージ上でウェハ
50を回転させるローテータを備えている必要がある。
すると、側壁12自身及びNSGマスク10によるシャ
ドウイング効果により、イオンビーム13は側壁12の
うち上部分にしか当たらず、当たった部分にのみ不純物
元素が進入して不純物拡散域14が形成される。なお、
素子形成シリコン基板51の上面は、NSGマスク10
により保護されているので、露出している肩部分51a
を除きイオンビーム13が当たることはない。ここで、
ウェハ50を面内回転させているので、不純物拡散域1
4が各方向の側壁12に均一に形成される。
【0034】このとき注入する元素は、素子形成シリコ
ン基板51に不純物として含有されることによりその熱
酸化時の酸化速度を増加させる元素である。このような
元素であってイオン注入に用いることができるものとし
て、P、B、As、Oが挙げられる。P、B、Asは、
シリコン基板中に存在すると、シリコンのダングリング
ボンド(結合していない結合手)を増加させることによ
り酸化速度を増加させると考えられる。Oは、シリコン
基板中に存在すると、それ自身酸化剤として作用するこ
とにより酸化速度を増加させると考えられる。
【0035】Pはホスフィン(PH3)ガスをイオン化
することにより、Bはジボラン(B26)ガスをイオン
化することにより、Asはアルシン(AsH3)ガスを
イオン化することにより、Oは酸素(O2 )ガスをイオ
ン化することにより、それぞれ、イオン注入に用いるこ
とができる。PH3、B26、AsH3、O2 はいずれ
も、通常の半導体装置製造設備において用意されている
ガスである。
【0036】次に、イオン注入が済んだウェハ50を熱
酸化する。このときの酸化速度は、不純物拡散域14の
ない側壁12の下部分ではシリコン結晶本来の速度であ
るのに対し、不純物拡散域14のある側壁12の上部分
ではこれよりも速い。このとき、不純物拡散域14が残
らず酸化されるように熱酸化を行う。このため、熱酸化
により側壁12には、図2(b)に示すように、上部分
では厚く下部分では薄い酸化膜15が形成される。
【0037】そして、ウェットエッチングにより酸化膜
15を除去する。このとき、NSGマスク10のエッジ
部分もウェットエッチングして、図2(c)に示すよう
に酸化膜15を除去した後の側壁16とNSGマスク1
0の端面10aとがスムーズになるようにする。この状
態での溝11は、入口付近ほど幅広な順テーパ形状をな
している。
【0038】続いて、このウェハ50を再び熱酸化する
と、図3(a)に示すように側壁16に均一な膜厚の酸
化膜17が形成される。もはや不純物拡散域14が残っ
ていないため側壁16のどの場所でも、酸化速度がシリ
コン結晶本来の速度で均一だからである。
【0039】次に、LPCVDにより多結晶シリコン1
8を堆積させると、溝11には多結晶シリコン18が埋
め込まれる。このとき溝11が順テーパ形状をなしてい
るので、図3(b)に示すように溝11は鬆が残ること
なく多結晶シリコン18で完全に充填される。そして表
層部分の多結晶シリコン18をエッチングして除去する
と、図3(c)に示すような完全誘電体分離型のトレン
チ構造ができあがる。即ち、素子形成シリコン基板51
同士の間は、中間酸化層52及び酸化膜17により完全
に絶縁されている。また素子形成シリコン基板51と多
結晶シリコン18との間も、酸化膜17により完全に絶
縁されている。
【0040】その後、素子形成シリコン基板51にトラ
ンジスタやダイオード等の素子を形成し、配線や保護膜
を形成すれば半導体装置は完成する。ここで素子形成の
過程でウェハ50は必然的に熱処理(〜1300℃程
度)を受けるが、多結晶シリコン18が鬆を含んでいな
いので、鬆が酸化膜17との界面に移動して絶縁耐圧を
下げる等の不具合が生じることはない。
【0041】かかる第1の実施の形態によれば、ドライ
エッチングにより溝11を形成した(図1(b))後、
斜めイオン注入により側壁12の上部分にのみ酸化速度
を増加させる元素を導入して上部分と下部分とで熱酸化
時の酸化速度に差を付け(図2(a))、熱酸化により
上部分が厚く下部分が薄い酸化膜15が形成される(図
2(b))ようにしたので、この酸化膜15を除去する
ことにより、入口付近ほど幅広な順テーパ形状の溝11
(図2(c))が得られるものである。従って、その後
側壁16を再度熱酸化し、多結晶シリコン18で溝11
を充填することにより、鬆のない良好な完全誘電体分離
型のトレンチ構造を有する半導体装置が製造される。
【0042】また、この実施の形態では、図2(b)の
熱酸化を行いそしてその結果生じた酸化膜15をウェッ
トエッチングで除去する(図2(c))ので、溝11形
成のためのドライエッチング(図1(b))の際に素子
形成シリコン基板51の溝11に近接する部分に生じた
エッチングダメージ層が取り除かれる。特に、図2
(b)の熱酸化の際に不純物拡散域14が残らず酸化さ
れるようにしているので、図2(a)のイオン注入の際
に生じたダメージ層も取り除かれる。このため、その後
の素子形成の際、トレンチに接するように素子を形成す
ることができ、集積度の向上を図ることができる。
【0043】なお、この第1の実施の形態については、
以下のような変形を考えることができる。
【0044】まず、第1の変形として、NSGマスク1
0(図1(a))を他のマスクで置き換えることができ
る。このマスクは、図1(b)のドライエッチングに耐
え、図2(a)のイオン注入の際にストッパとして機能
でき、そして熱酸化(図2(b)、図3(a))等の際
に安定しているものであれば何でもよい。例えばフォト
レジストであってこのような特性を有するものを用いて
もよい。
【0045】また、第2の変形として、図3(b)での
多結晶シリコン18の埋め込みに代えて絶縁物を埋め込
んでもよい。この場合にはトレンチの全体が絶縁物で充
填されたトレンチ構造となる。埋め込みに使用できる絶
縁物としては、プラズマCVDによる酸化シリコンや窒
化シリコン、常圧CVDによるNSGやPSG(リンガ
ラス)等がある。そしてこの場合には図3(a)の再酸
化は省略してもよい。
【0046】以上説明した第1の実施の形態(変形例を
含む)は、請求項1、請求項2、そして請求項3の発明
に対応するものであるが、これら以外にも発明概念を含
んでいるので、説明する。
【0047】[態様1] 請求項2に記載の半導体装置
の製造方法において、前記絶縁工程により側壁に絶縁膜
が形成されたトレンチ溝の内部に半導体を堆積させて充
填する堆積工程を含むことを特徴とする半導体装置の製
造方法。
【0048】この製造方法では、入口部分が中腹部分よ
りも幅広となっているトレンチ溝に半導体の堆積を行う
ので、トレンチ溝が半導体により隙間なく充填され、鬆
のないトレンチ構造が形成される。そして予め絶縁工程
で側壁に絶縁膜が形成されているので、堆積した半導体
と半導体基板とは絶縁膜により完全に絶縁されている。
【0049】[態様2] 請求項2に記載の半導体装置
の製造方法において、前記半導体基板がシリコン基板で
あり、前記元素注入工程で注入される元素がP、B、A
s、Oよりなる群から選ばれた1又は2以上の元素であ
り、前記絶縁工程により側壁に絶縁膜が形成されたトレ
ンチ溝の内部に多結晶シリコンを堆積させて充填する堆
積工程を含むことを特徴とする半導体装置の製造方法。
【0050】この製造方法では、堆積工程で堆積する半
導体が多結晶シリコンなので、公知のLPCVD装置を
用いてこの堆積工程を実施することができる。
【0051】第2の実施の形態。
【0052】この実施の形態は基本的に、素子形成シリ
コン基板51に中間酸化層52まで達する深さの溝を形
成し、この溝の側壁上部にイオン注入を行い、上部にイ
オン注入が施された側壁を酸化し、そして溝の内部に多
結晶シリコンを堆積させて溝を隙間なく充填するもので
ある。この実施の形態は、前記した第1の実施の形態と
共通点が多いので、その共通点については第1の実施の
形態の説明を引用することとし、相違点に重点をおいて
説明する。
【0053】まず、溝の形成については、第1の実施の
形態の図1(a)及び(b)に示したのと同様に、NS
Gマスク10を形成し、そして反応性イオンエッチング
を用いて行う。
【0054】次に、イオン注入については、注入する元
素がNであることを除き第1の実施の形態の図2(a)
に示したのと同様であり、斜め方向からイオン注入を行
うことにより、側壁12のうち上部分のみに窒素拡散域
20を形成する(図4(a))。
【0055】そしてここで注入する窒素は、第1の実施
の形態の場合とは逆に、素子形成シリコン基板51に不
純物として含有されることによりその熱酸化時の酸化速
度を減少させる元素である。Nは、シリコン基板中に存
在すると、Si−Nの強固な共有結合を形成し、酸素と
の反応を阻害するために酸化速度を減少させると考えら
れる。Nは窒素(N2)ガス、アンモニア(NH3)ガ
ス、亜酸化窒素(N2O)ガスのいずれかをイオン化す
ることにより、イオン注入に用いることができる。これ
らのガスは、通常の半導体装置製造設備において用意さ
れているガスである。
【0056】そして、イオン注入が済んだウェハ50を
熱酸化する。このときの酸化速度は、窒素拡散域20の
ない側壁12の下部分ではシリコン結晶本来の速度であ
るのに対し、窒素拡散域20のある側壁12の上部分で
はこれよりも遅い。このため、熱酸化により側壁12に
は、図4(b)に示すように、上部分では薄く下部分で
は厚い酸化膜21が形成される。この状態での溝11
は、入口付近ほど幅広な順テーパ形状をなしている。シ
リコンの結晶が酸化する際に体積が増加するので、厚い
酸化膜21が形成される側壁12の下部分においてこの
体積増加分も多いためである。
【0057】そこで次に、この酸化膜21を除去しない
で多結晶シリコン18の堆積を行う。すると溝11に多
結晶シリコン18が埋め込まれ、このとき溝11が順テ
ーパ形状をなしているので、溝11は鬆が残ることなく
多結晶シリコン18で完全に充填される。そして表層部
分の多結晶シリコン18をエッチングして除去すると、
図4(c)に示すような完全誘電体分離型のトレンチ構
造ができあがる。即ち、素子形成シリコン基板51同士
の間は、中間酸化層52及び酸化膜21により完全に絶
縁されている。また素子形成シリコン基板51と多結晶
シリコン18との間も、酸化膜21により完全に絶縁さ
れている。
【0058】その後、素子形成シリコン基板51にトラ
ンジスタやダイオード等の素子を形成し、配線や保護膜
を形成すれば半導体装置は完成する。ここで素子形成の
過程でウェハ50は必然的に熱処理(〜1300℃程
度)を受けるが、多結晶シリコン18が鬆を含んでいな
いので、鬆が酸化膜21との界面に移動して絶縁耐圧を
下げる等の不具合が生じることはない。
【0059】かかる第2の実施の形態によれば、ドライ
エッチングにより溝11を形成した後、斜めイオン注入
により側壁12の上部分にのみ酸化速度を減少させる元
素であるNを導入して上部分と下部分とで熱酸化時の酸
化速度に差を付け(図4(a))、熱酸化により上部分
が薄く下部分が厚い酸化膜21が形成される(図4
(b))ようにしたので、入口付近ほど幅広な順テーパ
形状の溝11が得られるものである。従って、この酸化
膜21を除去しないで多結晶シリコン18で溝11を充
填することにより、鬆のない良好な完全誘電体分離型の
トレンチ構造を有する半導体装置が製造される。
【0060】なお、この第2の実施の形態については、
第1の実施の形態の場合と同様に、NSGマスク10を
他のマスクで置き換える変形や、多結晶シリコン18の
代わりに絶縁物で溝11を埋め込む変形を考えることが
できる。
【0061】以上説明した第2の実施の形態(変形例を
含む)は、請求項4、そして請求項5の発明に対応する
ものであるが、これら以外にも発明概念を含んでいるの
で、説明する。
【0062】[態様3] 請求項4に記載の半導体装置
の製造方法において、前記酸化工程を経たトレンチ溝の
内部に半導体を堆積させて充填する堆積工程を含むこと
を特徴とする半導体装置の製造方法。
【0063】この製造方法では、入口部分が中腹部分よ
りも幅広となっているトレンチ溝に半導体の堆積を行う
ので、トレンチ溝が半導体により隙間なく充填され、鬆
のないトレンチ構造が形成される。そして予め酸化工程
で側壁に酸化膜が形成されているので、堆積した半導体
と半導体基板とは酸化膜により完全に絶縁されている。
【0064】[態様4] 請求項4に記載の半導体装置
の製造方法において、前記半導体基板がシリコン基板で
あり、前記元素注入工程で注入される元素がNであり、
前記酸化工程を経たトレンチ溝の内部に多結晶シリコン
を堆積させて充填する堆積工程を含むことを特徴とする
半導体装置の製造方法。
【0065】この製造方法では、堆積工程で堆積する半
導体が多結晶シリコンなので、公知のLPCVD装置を
用いてこの堆積工程を実施することができる。
【0066】第3の実施の形態。
【0067】この実施の形態は基本的に、素子形成シリ
コン基板51の表面近傍に不純物拡散層を形成し、その
不純物拡散層の上から等方性成分と異方性成分とを含む
エッチングを行って中間酸化層52まで達する深さの溝
を形成し、この溝の側壁を酸化し、そして溝の内部に多
結晶シリコンを堆積させて溝を隙間なく充填するもので
ある。
【0068】まず、不純物拡散層の形成について説明す
る。SOIウェハ50の素子形成シリコン基板51上に
フォトリソグラフィによりNSGマスク10を形成す
る。このNSGマスク10の形成は、第1の実施の形態
の場合の図1(a)と同様である。
【0069】そして、このNSGマスク10の開口部分
の素子形成シリコン基板51に、シリコンのエッチング
速度を増加させる元素を導入する。このような元素とし
てはP、B等が挙げられる。以下の説明ではPを用いる
ものとする。このPの導入方法としては、気相拡散法、
固相拡散法、イオン注入法のいずれでもよい。
【0070】気相拡散法でPを導入する場合は、ウェハ
50をオキシ塩化リン(POCl3)雰囲気中に置き所
定時間高温に保持すると、POCl3 がPの供給源とな
って素子形成シリコン基板51にPが拡散進入し、図5
(a)に示すようなリン拡散層23が形成される。固相
拡散法でPを導入する場合は、ウェハ50に常圧CVD
でPSGのベタ膜を被覆し所定時間高温に保持すると、
PSGがPの供給源となって素子形成シリコン基板51
にPが拡散進入し、リン拡散層23が形成される。PS
Gを用いた場合はその後エッチングでPSG膜を除去す
る。
【0071】イオン注入法でPを導入する場合は、図7
に示すようにイオン注入でNSGマスク10の開口部分
に高ドーズ量のPを注入し、その後このウェハ50を所
定時間高温に保持すると、注入されたPが熱拡散してリ
ン拡散層23が形成される。あるいは、図8に示すよう
に高ドーズ量のPのイオン注入を、注入角度を低角から
高角まで多段階に変化させて行い、また注入の加速エネ
ルギーも高エネルギーから低エネルギーまで多段階に変
化させて行うことにより、リン拡散層23が形成され
る。
【0072】気相拡散法、固相拡散法、イオン注入法の
いずれかによりリン拡散層23を形成したら、反応性イ
オンエッチングによりトレンチ溝を形成する。その際ガ
ス種としてはHBr、Cl2 等を用い、エッチング初期
のリン拡散層23をエッチングするときには等方性の強
い条件でエッチングする。等方性の強い条件とは、エッ
チングガスのガス圧が高く(例えば13Pa程度)、R
Fパワーが低い(例えば200W程度)条件である。こ
のような条件でエッチングすると、主として無方向性の
中性ラジカルによりエッチングが進められる。そしてリ
ン拡散層23のエッチング速度が大きいことから、図5
(b)に示すように横方向へのエッチングが大きく入
る。
【0073】エッチング終期にはリン拡散層23の下
の、Pが拡散していない部分の素子形成シリコン基板5
1がエッチングされるが、このときにはエッチング条件
を変え、異方性の強い条件でエッチングする。異方性の
強い条件とは、エッチングガスのガス圧が低く(例えば
3Pa程度)、RFパワーが高い(例えば400W程
度)条件でである。このような条件でエッチングする
と、主として電場で加速されたイオン性エッチャントに
よりエッチングが行われ、深さ方向にはエッチングが進
むが横方向には殆ど進まない。このエッチング条件で中
間酸化層52に達するまでエッチングを行うと、図5
(c)に示すような入口付近ほど幅広な順テーパ形状の
溝11が得られる。
【0074】ここで、エッチング初期の等方性エッチン
グ条件からエッチング終期の異方性エッチング条件への
移行は、条件を徐々に変化させながら行う。また、エッ
チング終了時点で、図5(c)に示すようにリン拡散層
23が少し残るようにする。その後、NSGマスク10
の張り出し部分をウェットエッチングで取り除き、スム
ーズな形状とする(図6(a))。
【0075】次に、このウェハ50を熱酸化すると、図
6(b)に示すように溝11の側壁に酸化膜24が形成
される。この酸化膜24は、リン拡散層23が残ってい
た側壁の上部において厚くなっている。リン拡散層23
の酸化速度がシリコン結晶本来の酸化速度より大きいた
めである。
【0076】そして多結晶シリコンの堆積を行うと、溝
11が順テーパ形状をなしているので、第1又は第2の
実施の形態の場合と同様に、溝11は鬆が残ることなく
多結晶シリコンで完全に充填される。そして表層部分の
多結晶シリコンをエッチングして除去すると、図6
(c)に示すような完全誘電体分離型のトレンチ構造が
できあがる。即ち、素子形成シリコン基板51同士の間
は、中間酸化層52及び酸化膜24により完全に絶縁さ
れている。また素子形成シリコン基板51と多結晶シリ
コン18との間も、酸化膜24により完全に絶縁されて
いる。
【0077】その後、素子形成シリコン基板51にトラ
ンジスタやダイオード等の素子を形成し、配線や保護膜
を形成すれば半導体装置は完成する。ここで素子形成の
過程でウェハ50は必然的に熱処理(〜1300℃程
度)を受けるが、多結晶シリコン18が鬆を含んでいな
いので、鬆が酸化膜24との界面に移動して絶縁耐圧を
下げる等の不具合が生じることはない。
【0078】かかる第3の実施の形態によれば、素子形
成シリコン基板51の表面付近にリン拡散層23を形成
し(図5(a))、そしてこのリン拡散層23を等方性
の強いエッチング条件でドライエッチングし(図5
(b))、そして異方性の強いエッチング条件でドライ
エッチングして中間酸化層52に達する溝11を形成す
る(図5(c))こととしたので、入口付近ほど幅広な
順テーパ形状の溝11が得られるものである。特に、等
方性の強いエッチング条件でエッチングする部分をエッ
チング速度の大きいリン拡散層23としたので、リン拡
散層23がNSGマスク10との界面まで確実にエッチ
ングされ、図14にしめすような開口の狭い形状となる
ことが防止されている。従って、その後側壁を熱酸化
し、多結晶シリコン18で溝11を充填することによ
り、鬆のない良好な完全誘電体分離型のトレンチ構造を
有する半導体装置が製造される。
【0079】また、この実施の形態では、ドライエッチ
ング終了時にリン拡散層23が少し残るようにしたので
(図5(c))、酸化膜24は側壁上部において厚くな
る(図6(b))。先に説明した従来の製造方法ではこ
の部分の酸化膜が薄くなりがちで絶縁耐圧の低下を招い
ていたが、この実施の形態ではこの部分の酸化膜24が
厚いので、絶縁耐圧が安定して得られる利点がある。
【0080】なお、この第3の実施の形態については、
第1又は第2の実施の形態の場合と同様に、NSGマス
ク10をフォトレジスト等の他のマスクで置き換える変
形や、多結晶シリコン18の代わりに絶縁物で溝11を
埋め込む変形を考えることができる。絶縁物で溝11を
埋め込む場合には、図6(b)の熱酸化は省略してもよ
く、また、ドライエッチング終了時点(図5(c))で
リン拡散層23を残す必要はない。
【0081】以上説明した第3の実施の形態(変形例を
含む)は、請求項6の発明に対応するものであるが、こ
れ以外にも発明概念を含んでいるので、説明する。
【0082】[態様5] 請求項6に記載の半導体装置
の製造方法において、前記溝形成工程で行うエッチング
が、初期において等方性エッチングであり、終期におい
て異方性エッチングであることを特徴とする半導体装置
の製造方法。
【0083】この製造方法では、溝形成工程の初期には
エッチング速度の大きい不純物元素拡散層が等方性エッ
チングされて幅広の開口をなし、溝形成工程の終期には
不純物元素が分布しておらずエッチング速度の小さい領
域が異方性エッチングされ、入口部分が中腹部分よりも
幅広となったトレンチ構造が得られる。
【0084】[態様6] 請求項6又は態様5に記載の
半導体装置の製造方法において、前記トレンチ溝の側壁
を酸化する酸化工程と、この側壁の酸化がなされたトレ
ンチ溝の内部に半導体を堆積させて充填する堆積工程と
を含むことを特徴とする半導体装置の製造方法。
【0085】この製造方法では、入口部分が中腹部分よ
りも幅広となっているトレンチ溝に半導体の堆積を行う
ので、トレンチ溝が半導体により隙間なく充填され、鬆
のないトレンチ構造が形成される。そして予め絶縁工程
で側壁に絶縁膜が形成されているので、堆積した半導体
と半導体基板とは絶縁膜により完全に絶縁されている。
【0086】[態様7] 態様6に記載の半導体装置の
製造方法において、前記溝形成工程で前記不純物拡散層
を残すようにエッチングを行うことを特徴とする半導体
装置の製造方法。
【0087】この製造方法では、不純物拡散層がエッチ
ング速度のみならず酸化速度も大きいことから、側壁上
部の酸化膜が厚くなり、絶縁耐圧の低下が防止される。
【0088】[態様8] 請求項6又は態様5に記載の
半導体装置の製造方法において、前記半導体基板がシリ
コン基板であり、前記元素導入工程で導入される不純物
元素がP、Bのいずれか一方又は両方であることを特徴
とする半導体装置の製造方法。
【0089】[態様9] 態様6又は態様7に記載の半
導体装置の製造方法において、前記半導体基板がシリコ
ン基板であり、前記元素導入工程で導入される不純物元
素がP、Bのいずれか一方又は両方であり、前記堆積工
程で堆積する半導体が多結晶シリコンであることを特徴
とする半導体装置の製造方法。
【0090】これらの製造方法では、P、Bの導入によ
りシリコン基板にエッチング速度の大きい不純物拡散層
が形成される。また態様9の製造方法では、堆積工程で
堆積する半導体が多結晶シリコンなので、公知のLPC
VD装置を用いてこの堆積工程を実施することができ
る。
【0091】以上実施の形態について説明したが、本発
明は上記各実施の形態に何ら限定されるものではなく、
本発明の趣旨を逸脱しない範囲で種々の設計変更ができ
ることは言うまでもないことである。
【0092】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、不純物元素の存在による酸化速度の増減又はエッ
チング速度の増加を利用して、半導体基板に入口部分が
中腹部分より広い順テーパ形状のトレンチ溝を形成する
ことができる。従って、このトレンチ溝は、鬆を残さず
に隙間なく埋め尽くすことが容易である。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図2】第1の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図3】第1の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図4】第2の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図5】第3の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図6】第3の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図7】イオン注入によるリンのドーズを説明する図で
ある。
【図8】イオン注入によるリン拡散層の形成を説明する
図である。
【図9】SOIウェハの断面構造を示す図である。
【図10】従来の半導体装置の製造方法を説明する図で
ある。
【図11】ボーイング形状の溝が形成された状態を示す
図である。
【図12】多結晶シリコンに鬆が生じた状態を示す図で
ある。
【図13】鬆が多結晶シリコンと側壁酸化膜との界面に
移動した状態を示す図である。
【図14】開口幅の狭い形状となったトレンチ溝を示す
図である。
【符号の説明】
11 トレンチ溝 12 側壁 14 不純物拡散域 15 酸化膜 17 酸化膜 20 窒素拡散域 23 リン拡散層 51 半導体基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 昇司 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内 (72)発明者 中垣 真治 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板にトレンチ溝を形成する溝加
    工工程と、 このトレンチ溝の側壁上部に基板半導体の酸化速度を増
    加させる元素を注入する元素注入工程と、 この上部に元素注入が施された側壁を酸化する酸化工程
    と、 この酸化工程により側壁に形成された酸化物を除去する
    酸化物除去工程とを含むことを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    において、 前記酸化物除去工程により酸化物の除去がなされた側壁
    に絶縁膜を形成する絶縁工程を含むことを特徴とする半
    導体装置の製造方法。
  3. 【請求項3】 請求項1又は請求項2に記載の半導体装
    置の製造方法において、 前記半導体基板がシリコン基板であり、 前記元素注入工程で注入される元素がP(燐)、B(硼
    素)、As(砒素)、O(酸素)よりなる群から選ばれ
    た1又は2以上の元素であることを特徴とする半導体装
    置の製造方法。
  4. 【請求項4】 半導体基板にトレンチ溝を形成する溝加
    工工程と、 このトレンチ溝の側壁上部に基板半導体の酸化速度を減
    少させる元素を注入する元素注入工程と、 この上部に元素注入が施された側壁を酸化する酸化工程
    とを含むことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4に記載の半導体装置の製造方法
    において、 前記半導体基板がシリコン基板であり、 前記元素注入工程で注入される元素がN(窒素)である
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 半導体基板の表面近傍に不純物元素拡散
    層を形成する元素導入工程と、 この不純物元素拡散層が形成された半導体基板に対して
    等方性成分と異方性成分とを含むエッチングを行いトレ
    ンチ溝を形成する溝形成工程とを含み、 前記元素導入工程で導入される不純物元素が基板半導体
    のエッチング速度を増加させる元素であることを特徴と
    する半導体装置の製造方法。
JP24849495A 1995-09-01 1995-09-01 半導体装置の製造方法 Pending JPH0974132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24849495A JPH0974132A (ja) 1995-09-01 1995-09-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24849495A JPH0974132A (ja) 1995-09-01 1995-09-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0974132A true JPH0974132A (ja) 1997-03-18

Family

ID=17179009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24849495A Pending JPH0974132A (ja) 1995-09-01 1995-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0974132A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175007A (ja) * 2003-12-08 2005-06-30 Renesas Technology Corp 半導体装置及びその製造方法
US7224038B2 (en) * 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2013062323A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224038B2 (en) * 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same
JP2005175007A (ja) * 2003-12-08 2005-06-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
US7723184B2 (en) 2006-11-27 2010-05-25 Elpida Memory, Inc. Semiconductor device and manufacture method therefor
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2013062323A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
JPS6347337B2 (ja)
US5872044A (en) Late process method for trench isolation
US10497627B2 (en) Method of manufacturing a dopant transistor located vertically on the gate
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
US20060065926A1 (en) Insulated gate semiconductor device and manufacturing method of the same
US20080093665A1 (en) Semiconductor apparatus and method of manufacturing the same
JPH0974132A (ja) 半導体装置の製造方法
US20020025654A1 (en) Method for manufacturing a semiconductor device
JPS5898943A (ja) 半導体装置の製造方法
JPH0729971A (ja) 半導体装置の製造方法
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JP2000286270A (ja) バイポーラ・トランジスタの製造方法
JPH11145274A (ja) 半導体装置およびその製造方法
JP3816746B2 (ja) Mos型電界効果トランジスタ及びその製造方法
KR100382556B1 (ko) 반도체 소자의 격리막 제조방법
JPH11354650A (ja) 半導体装置およびその製造方法
JP2003100868A (ja) 半導体装置およびその製造方法
JPS63237471A (ja) 半導体装置及びその製造方法
JP3127483B2 (ja) 半導体装置の製造方法
JPS58175843A (ja) 半導体集積回路の製造方法
JP2002118261A (ja) 半導体装置及びその製造方法
JPH088208A (ja) 半導体素子のコンタクトホ−ル形成方法
JPH09129602A (ja) 半導体装置の製造方法