JP2013062323A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013062323A JP2013062323A JP2011198725A JP2011198725A JP2013062323A JP 2013062323 A JP2013062323 A JP 2013062323A JP 2011198725 A JP2011198725 A JP 2011198725A JP 2011198725 A JP2011198725 A JP 2011198725A JP 2013062323 A JP2013062323 A JP 2013062323A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- silicon oxide
- polysilicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、上記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する側壁酸化膜形成工程と、上記第2のシリコン酸化膜の形成後に、上記トレンチ内にポリシリコンを充填する充填工程と、上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備える。
【選択図】図2
Description
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
上記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する側壁酸化膜形成工程と、
上記第2のシリコン酸化膜の形成後に、上記トレンチ内にポリシリコンを充填する充填工程と、
上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法である。
上記側壁酸化膜形成工程は、上記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。
上記ポリシリコンは、上記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする。
上記側壁酸化膜形成工程は、上記トレンチの側壁全体に酸化シリコンを蒸着させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。
上記酸化シリコンは、上記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする。
上記トレンチ形成工程は、
上記第1のシリコン酸化膜に仮設トレンチを形成する工程と、
上記第1のトレンチ内にポリシリコンを充填する工程と、
異方性エッチングにより上記仮設トレンチ内のポリシリコンの上面から上記シリコン活性層内に伸び、かつ、上記仮設トレンチの径よりも小さい径の上記トレンチを形成する工程と、を含み、
上記側壁酸化膜形成工程は、上記トレンチの側壁全体を酸化させることにより、上記第2のシリコン酸化膜を形成することを特徴とする。
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
上記シリコン活性層において上記トレンチの側壁面を等方性エッチングにより後退させる側壁エッチング工程と、
後退した上記側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程と、
上記側壁酸化膜形成工程の後に、上記トレンチ内にポリシリコンを充填する充填工程と、
上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備え、
上記側壁酸化膜成形工程は、後退した上記側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を上記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一にする工程であることを特徴とする、半導体装置の製造方法である。
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に真っすぐに伸びるトレンチと、
上記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜と、
上記第2のシリコン酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、
上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備えた半導体装置である。
上記第2のシリコン酸化膜は、上記トレンチの側壁全体に亘って均一の厚みであることを特徴とする。
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、上記第1のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチと、
上記シリコン活性層において上記トレンチの側壁面近傍が酸化されてなる側壁酸化膜と、
上記側壁酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、
上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備え、
上記側壁酸化膜の表面が上記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一であることを特徴とする、半導体装置である。
本発明の第1実施形態について、図面を参照しつつ説明する。
図1は、本発明の第1実施形態に係る半導体装置の製造方法の前半工程を示す断面図である。図2は、本発明の第1実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。
図1,2に例示されるように、トレンチ構造5の製造方法は、シリコン活性層6の上面に第1のシリコン酸化膜7が積層されてなる基板8に異方性エッチングを行うことにより、第1のシリコン酸化膜7の上面からシリコン活性層6内に伸びるトレンチ2を形成するトレンチ形成工程(ステップS5)と、トレンチ2の側壁全体を一体的に覆う第2のシリコン酸化膜9を形成する側壁酸化膜形成工程(ステップS7)と、第2のシリコン酸化膜9の形成後に、トレンチ2内にポリシリコン3を充填する充填工程(ステップS8)と、トレンチ2内に充填したポリシリコン3の上部露出面を酸化させてキャップ16を形成するキャップ形成工程(ステップS10)とを備える。
本発明の第2実施形態について、図面を参照しつつ説明する。
図3は、本発明の第2実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。第2実施形態に係る半導体装置の製造方法の前半工程(ステップS1〜5)は、第1実施形態における前半工程と同じなので、その説明を省略する。第2実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。
本発明の第3実施形態について、図面を参照しつつ説明する。
図4は、本発明の第3実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図5は、本発明の第3実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図6は、本発明の第3実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第3実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。
本発明の第4実施形態について、図面を参照しつつ説明する。
図7は、本発明の第4実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図8は、本発明の第4実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図9は、本発明の第4実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第4実施形態については、上記した第1実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。
2 トレンチ
3、18 ポリシリコン
5、50、51、52 トレンチ構造
6 シリコン活性層
7 第1のシリコン酸化膜(LOCOS酸化膜)
8 基板
9 第2のシリコン酸化膜
10 バッファ酸化膜
11 第1マスク層
12 第2マスク層
13 フォトレジスト膜
14 支持基板
15 埋込酸化膜
16 キャップ(シリコン酸化膜)
17 ポリシリコン膜
19 第3マスク層
20 開口部
21 マスク層
2a 仮設トレンチ
70 トレンチ側壁面
Claims (10)
- トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
前記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜を形成する側壁酸化膜形成工程と、
前記第2のシリコン酸化膜の形成後に、前記トレンチ内にポリシリコンを充填する充填工程と、
前記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法。 - 前記側壁酸化膜形成工程は、前記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記ポリシリコンは、前記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする、請求項2に記載の半導体装置の製造方法。
- 前記側壁酸化膜形成工程は、前記トレンチの側壁全体に酸化シリコンを蒸着させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記酸化シリコンは、前記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする、請求項4に記載の半導体装置の製造方法。
- 前記トレンチ形成工程は、
前記第1のシリコン酸化膜に仮設トレンチを形成する工程と、
前記第1のトレンチ内にポリシリコンを充填する工程と、
異方性エッチングにより前記仮設トレンチ内のポリシリコンの上面から前記シリコン活性層内に伸び、かつ、前記仮設トレンチの径よりも小さい径の前記トレンチを形成する工程と、を含み、
前記側壁酸化膜形成工程は、前記トレンチの側壁全体を酸化させることにより、前記第2のシリコン酸化膜を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。 - トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
前記シリコン活性層において前記トレンチの側壁面を等方性エッチングにより後退させる側壁エッチング工程と、
後退した前記側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程と、
前記側壁酸化膜形成工程の後に、前記トレンチ内にポリシリコンを充填する充填工程と、
前記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備え、
前記側壁酸化膜成形工程は、後退した前記側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を前記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一にする工程であることを特徴とする、半導体装置の製造方法。 - トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に真っすぐに伸びるトレンチと、
前記トレンチの側壁全体を一体的に覆う第2のシリコン酸化膜と、
前記第2のシリコン酸化膜が形成された前記トレンチ内に充填されたポリシリコンと、
前記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備えた半導体装置。 - 前記第2のシリコン酸化膜は、前記トレンチの側壁全体に亘って均一の厚みであることを特徴とする、請求項8に記載の半導体装置。
- トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第1のシリコン酸化膜が積層されてなる基板に形成され、前記第1のシリコン酸化膜の上面から前記シリコン活性層内に伸びるトレンチと、
前記シリコン活性層において前記トレンチの側壁面近傍が酸化されてなる側壁酸化膜と、
前記側壁酸化膜が形成された前記トレンチ内に充填されたポリシリコンと、
前記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備え、
前記側壁酸化膜の表面が前記第1のシリコン酸化膜に形成されたトレンチ側壁面と面一であることを特徴とする、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198725A JP5970761B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198725A JP5970761B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062323A true JP2013062323A (ja) | 2013-04-04 |
JP5970761B2 JP5970761B2 (ja) | 2016-08-17 |
Family
ID=48186761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011198725A Expired - Fee Related JP5970761B2 (ja) | 2011-09-12 | 2011-09-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5970761B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS618944A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体装置およびその製造方法 |
JPS62269335A (ja) * | 1986-05-12 | 1987-11-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体デバイスの製造方法 |
JPH0974132A (ja) * | 1995-09-01 | 1997-03-18 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2002343856A (ja) * | 2001-05-11 | 2002-11-29 | Denso Corp | 絶縁分離型半導体装置の製造方法 |
JP2004064000A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005294338A (ja) * | 2004-03-31 | 2005-10-20 | Denso Corp | 半導体装置の製造方法 |
JP2008187124A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011049603A (ja) * | 2010-12-06 | 2011-03-10 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-09-12 JP JP2011198725A patent/JP5970761B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS618944A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体装置およびその製造方法 |
JPS62269335A (ja) * | 1986-05-12 | 1987-11-21 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体デバイスの製造方法 |
JPH0974132A (ja) * | 1995-09-01 | 1997-03-18 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2002343856A (ja) * | 2001-05-11 | 2002-11-29 | Denso Corp | 絶縁分離型半導体装置の製造方法 |
JP2004064000A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005294338A (ja) * | 2004-03-31 | 2005-10-20 | Denso Corp | 半導体装置の製造方法 |
JP2008187124A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011049603A (ja) * | 2010-12-06 | 2011-03-10 | Panasonic Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5970761B2 (ja) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
KR100825014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
TWI412121B (zh) | 具埋入式字元線之裝置及其製造方法 | |
CN110838448A (zh) | 屏蔽栅沟槽型晶体管及其制造方法 | |
KR20060011537A (ko) | 반도체소자의 소자분리 방법 | |
JP2009010040A (ja) | 半導体装置の製造方法 | |
KR100660030B1 (ko) | 트렌치 소자분리 구조물 및 이의 형성 방법 | |
US8163627B2 (en) | Method of forming isolation layer of semiconductor device | |
US9437674B2 (en) | Insulating trench forming method | |
JP5970761B2 (ja) | 半導体装置の製造方法 | |
JPH0521591A (ja) | 半導体装置の製造方法 | |
JP2010087130A (ja) | 半導体装置の製造方法 | |
JP2000183317A (ja) | Soiウェハ―の製造方法 | |
KR20070057576A (ko) | 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
JP2010087373A (ja) | 半導体装置の製造方法 | |
JP4756926B2 (ja) | 素子分離構造部の製造方法 | |
US8765575B2 (en) | Shallow trench forming method | |
KR101057754B1 (ko) | 반도체 소자의 소자격리구조 제조방법 | |
JP7099682B2 (ja) | 半導体装置の製造方法 | |
KR100875346B1 (ko) | 셀로우 트렌치 소자분리막의 제조방법 | |
KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
JP2004260151A (ja) | 半導体装置の製造方法 | |
JP6330674B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5970761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |