JP5970761B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、より詳しくは、トレンチ構造の表面に不要な溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置およびその製造方法に関する。

従来、トレンチ内にポリシリコンが充填され、当該トレンチ内のポリシリコンの上部が酸化シリコンによって覆われた構造（以下、トレンチ構造と称する）を有する半導体装置が知られている。このトレンチ構造は、例えば、半導体基板中の素子間分離等に用いられる。

このトレンチ構造の製造方法の一例が、特許文献１に開示されている。図１０〜１７は、特許文献１に記載のトレンチ構造の製造方法を示す断面図である。特許文献１に記載のトレンチ構造の製造方法では、まず、図１０に示されるように、シリコン層１１４を有する基板１１２上に層間絶縁膜１１６と第１マスク層１１８と第２マスク層１２０を積層する。次に、第２マスク層１２０、第１マスク層１１８、層間絶縁膜１１６、及び、シリコン層１１４をそれぞれ選択的にエッチングすることによって、図１１に示すように、基板１１２にトレンチ１３０を形成する。

トレンチ１３０を形成したら、第２マスク層１２０をウェットエッチング（等方性エッチング）する。これによって、図１２に示されるように、第２マスク層１２０を除去する。この際、層間絶縁膜１１６も、トレンチ１３０内に露出している壁面からエッチングされる。したがって、エッチング後には、図１２に示されるように、層間絶縁膜１１６の壁面が後退する。

第２マスク層１２０を除去したら、シリコン層１１４をドライエッチング（等方性エッチング）する。これによって、図１３に示されるように、シリコン層１１４の上面とトレンチ壁面の境界部の角部１３４を面取りする。

角部１３４を面取りしたら、熱酸化法等によって、トレンチ１３０内に露出しているシリコン層１１４の表面を酸化させる。これによって、図１４に示されるように、その露出している表面にトレンチ絶縁膜１３２を形成する。シリコンは、酸化時に体積膨張する。このため、トレンチ１３０の幅は狭くなる。この体積膨張は、トレンチ１３０の深さ方向（すなわち、図１４の上下方向）にも起こる。このため、トレンチ１３０近傍の層間絶縁膜１１６が、成長したトレンチ絶縁膜１３２によって押し上げられて変形する。これによって、層間絶縁膜１１６の上面に凸部１１６ｂが形成されるとともに、層間絶縁膜１１６の壁面１１６ａが上側に向かうに従ってトレンチ幅が広がるテーパ形状となる。

トレンチ絶縁膜１３２を形成したら、基板１１２上にポリシリコンを堆積させるとともに、堆積させたポリシリコンをエッチバックする。これによって、図１５に示されるように、トレンチ１３０内にポリシリコン層１３６を形成する。

ポリシリコン層１３６を形成したら、熱酸化法等によって、ポリシリコン層１３６の表面（上面）を酸化させる。これによって、図１６に示されるように、ポリシリコン層１３６上にキャップ絶縁膜１３８を形成する。キャップ絶縁膜１３８を形成したら、第１マスク層１１８をエッチングにより除去する。これによって、図１７に示されるトレンチ構造が完成する。

しかしながら、特許文献１に記載のトレンチ構造の形成方法では、トレンチ絶縁膜１３２を形成する際に、層間絶縁膜１１６の上面に凸部１１６ｂが形成される（図１４参照）。また、シリコン層１１４の角部１３４を面取りした後にトレンチ絶縁膜１３２を形成するので、トレンチ絶縁膜１３２形成後に、トレンチ１３０の上部の形状が、上側に向かうほど幅が広がる形状となり、トレンチ１３０の側壁に大きな段差が生じてしまう（図１４参照）。このため、その後にポリシリコン層１３６を充填したときに、図１５に示されるように、ポリシリコン層１３６の上端部に、トレンチ１３０の幅方向に広がる幅広部１３６ａが形成される。幅広部１３６ａは、トレンチ１３０の幅方向の端部（図１５の左右方向の端部）に向かうほど、厚みが薄くなるように形成される。その後、ポリシリコン層１３６の表面を酸化させると、図１６に示されるように、幅方向の位置によって厚さが異なるキャップ絶縁膜１３８が形成される。

すなわち、幅広部１３６ａの端部の近傍では、ポリシリコンの厚みが薄いため、酸化シリコンが厚く形成されない。一方、幅広部１３６ａの中央部（図１５の左右方向の中央部）の近傍では、ポリシリコンの厚みが厚いため、酸化シリコンが厚く形成される。したがって、キャップ絶縁膜１３８は、図１６に示されるように、幅広部１３６ａの端部近傍で薄く、幅広部１３６ａの中央部近傍で厚くなる。このため、図１６、１７に示されるように、トレンチ構造形成後の基板１１２の上面（キャップ絶縁膜１３８と層間絶縁膜１１６の境界部）に微小な溝１４０が形成される。基板１１２の上面に溝１４０が存在すると、その後に基板１１２上に金属配線を形成する際に問題が生じる。すなわち、金属配線は、基板１１２上の略全面に金属層を形成した後に、形成した金属層の不要な部分をエッチングして除去することによって形成される。上記のように、基板１１２の上面に溝１４０が存在していると、金属層のエッチング後に、溝１４０内に金属層の残渣が残存してしまうという問題が生じる。

このような問題を解消するため、特許文献１には、別途、トレンチ構造の製造方法として以下のものが提案されている。図１８、１９は、特許文献１で提案されたトレンチ構造の製造方法の途中工程を示す断面図である。特許文献１で提案されたトレンチ構造の製造方法では、図１８に示されるように、等方性エッチングによって層間絶縁膜１６をエッチングする。すなわち、トレンチ３０内の壁面から、層間絶縁膜１６をエッチングすることによって、図１８に示されるように、壁面を大きく後退させる。壁面を大きく後退させることによって、トレンチ３０の壁面から側方に大きく伸びる側方空間が形成される。このため、その後にトレンチ絶縁膜３２を形成するときに（図１９参照）、層間絶縁膜１６が盛り上がってその表面に凸部が形成されることが防止される。また、側方空間を形成するので、側方空間内に略均一な厚さでポリシリコン層３６を形成することができる。このため、ポリシリコン層３６の上面に、均一な厚さでキャップ絶縁膜３８を形成することができる（図１９参照）。このように、層間絶縁膜１６に凸部が形成されること、及び、キャップ絶縁膜３８に薄い部分が形成されることが防止されるため、トレンチ構造形成後に、基板１２の上面に不要な溝が形成されない。基板１２の上面を従来よりも平坦化することができる。したがって、トレンチ構造形成後に基板１２の上面に金属配線を形成する際に、基板１２の上面に金属層の残渣が残存することが抑制される。

しかしながら、特許文献１で提案されたトレンチ構造には、以下の課題が存在した。すなわち、トレンチ３０の壁面から側方に大きく伸びる側方空間を形成するので、トレンチ構造全体が横方向に大きくなり、その分、素子の配置面積が小さくなってしまう（素子の面積効率が悪化する）という課題があった。

特開２０１０−８７３７３号公報

本発明は、このような実情に鑑みてなされたもので、トレンチ構造の表面に不要な溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置およびその製造方法の提供を目的とする。

第１の発明は、
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第１のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第１のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
上記トレンチの側壁全体を一体的に覆う第２のシリコン酸化膜を形成する側壁酸化膜形成工程と、
上記第２のシリコン酸化膜の形成後に、上記トレンチ内にポリシリコンを充填する充填工程と、
上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法である。

第１の発明によれば、まず、異方性エッチングによってアンダーカット部のない真っすぐに伸びるトレンチが形成される。これにより、側壁面全体に段差のないトレンチを形成することができる。そして、トレンチの側壁全体を一体的に覆う第２のシリコン酸化膜を形成する。これにより、トレンチの側壁面全体に、段差のない第２のシリコン酸化膜を形成することができる。側壁面全体に段差のない第２のシリコン酸化膜を形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

第２の発明は、第１の発明において、
上記側壁酸化膜形成工程は、上記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、上記第２のシリコン酸化膜を形成することを特徴とする。

第２の発明によれば、トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させるので、段差のないシリコン酸化膜をトレンチの側壁に形成することができる。

第３の発明は、第２の発明において、
上記ポリシリコンは、上記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする。

第３の発明によれば、ポリシリコンは、トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じなので、段差のないシリコン酸化膜を確実に形成することができる。

第４の発明は、第１の発明において、
上記側壁酸化膜形成工程は、上記トレンチの側壁全体に酸化シリコンを蒸着させることにより、上記第２のシリコン酸化膜を形成することを特徴とする。

第４の発明によれば、トレンチの側壁全体に酸化シリコンを蒸着させるので、段差のないシリコン酸化膜をトレンチの側壁に形成することができる。

第５の発明は、第４の発明において、
上記酸化シリコンは、上記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする。

第５の発明によれば、酸化シリコンは、トレンチの側壁全体で、結晶成長する速度が同じなので、段差のないシリコン酸化膜を確実に形成することができる。

第６の発明は、第１の発明において、
上記トレンチ形成工程は、
上記第１のシリコン酸化膜に仮設トレンチを形成する工程と、
上記第１のトレンチ内にポリシリコンを充填する工程と、
異方性エッチングにより上記仮設トレンチ内のポリシリコンの上面から上記シリコン活性層内に伸び、かつ、上記仮設トレンチの径よりも小さい径の上記トレンチを形成する工程と、を含み、
上記側壁酸化膜形成工程は、上記トレンチの側壁全体を酸化させることにより、上記第２のシリコン酸化膜を形成することを特徴とする。

第６の発明によれば、仮設トレンチ内のポリシリコンとシリコン活性層のシリコンを異方性エッチングすることにより、アンダーカット部のない真っすぐな形状のトレンチが形成される。そして、当該トレンチの側壁全体を酸化させることにより、段差のないシリコン酸化膜をトレンチの側壁全体に形成することができる。

第７の発明は、
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
シリコン活性層の上面に第１のシリコン酸化膜が積層されてなる基板に異方性エッチングを行うことにより、上記第１のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
上記シリコン活性層において上記トレンチの側壁面を等方性エッチングにより後退させる側壁エッチング工程と、
後退した上記側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程と、
上記側壁酸化膜形成工程の後に、上記トレンチ内にポリシリコンを充填する充填工程と、
上記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備え、
上記側壁酸化膜成形工程は、後退した上記側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を上記第１のシリコン酸化膜に形成されたトレンチ側壁面と面一にする工程であることを特徴とする、半導体装置の製造方法である。

第７の発明によれば、シリコン活性層においてトレンチの側壁面を等方性エッチングにより後退させる。そして、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜に形成されたトレンチ側壁面と面一にする。よって、トレンチの側壁面に段差のないシリコン酸化膜を形成することができる。側壁面に段差のないトレンチを形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

第８の発明は、
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第１のシリコン酸化膜が積層されてなる基板に形成され、上記第１のシリコン酸化膜の上面から上記シリコン活性層内に真っすぐに伸びるトレンチと、
上記トレンチの側壁全体を一体的に覆う第２のシリコン酸化膜と、
上記第２のシリコン酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、
上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備えた半導体装置である。

第８の発明によれば、真っすぐに伸びるトレンチが形成され、このトレンチの側壁全体を一体的に覆う第２のシリコン酸化膜が形成されている。これにより、トレンチの側壁面全体に、段差のない第２のシリコン酸化膜を形成することができる。側壁面全体に段差のない第２のシリコン酸化膜を形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、この半導体装置を用いた半導体製品の製造工程において、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

第９の発明は、第８の発明において、
上記第２のシリコン酸化膜は、上記トレンチの側壁全体に亘って均一の厚みであることを特徴とする。

第９の発明によれば、段差のない第２のシリコン酸化膜を確実に形成することができる。

第１０の発明は、
トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置であって、
シリコン活性層の上面に第１のシリコン酸化膜が積層されてなる基板に形成され、上記第１のシリコン酸化膜の上面から上記シリコン活性層内に伸びるトレンチと、
上記シリコン活性層において上記トレンチの側壁面近傍が酸化されてなる側壁酸化膜と、
上記側壁酸化膜が形成された上記トレンチ内に充填されたポリシリコンと、
上記トレンチ内に充填されたポリシリコンの上部が酸化されてなるキャップと、を備え、
上記側壁酸化膜の表面が上記第１のシリコン酸化膜に形成されたトレンチ側壁面と面一であることを特徴とする、半導体装置である。

第１０の発明によれば、シリコン活性層の側壁酸化膜の表面が第１のシリコン酸化膜のトレンチ側壁面と面一である。よって、トレンチの側壁面全体に、段差のないシリコン酸化膜を形成することができる。側壁面に段差のないトレンチを形成することにより、キャップを形成した際にキャップとその周囲のシリコン酸化膜の境界部に溝が形成されない。よって、この半導体装置を用いた半導体製品の製造工程において、溝に残渣が溜まるといった不都合が生じない。また、トレンチの側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

本発明によれば、トレンチ構造の表面に不要な溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置及びその製造方法を提供することができる。

本発明の第１実施形態に係る半導体装置の製造方法の前半工程を示す断面図 本発明の第１実施形態に係る半導体装置の製造方法の後半工程を示す断面図 本発明の第２実施形態に係る半導体装置の製造方法の後半工程を示す断面図 本発明の第３実施形態に係る半導体装置の製造方法の序盤工程を示す断面図 本発明の第３実施形態に係る半導体装置の製造方法の中盤工程を示す断面図 本発明の第３実施形態に係る半導体装置の製造方法の終盤工程を示す断面図 本発明の第４実施形態に係る半導体装置の製造方法の序盤工程を示す断面図 本発明の第４実施形態に係る半導体装置の製造方法の中盤工程を示す断面図 本発明の第４実施形態に係る半導体装置の製造方法の終盤工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図 従来の半導体装置の製造工程を示す断面図

（第１実施形態）
本発明の第１実施形態について、図面を参照しつつ説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法の前半工程を示す断面図である。図２は、本発明の第１実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。

第１実施形態に係る半導体装置１（図２参照）は、トレンチ２内にポリシリコン３が充填され、当該ポリシリコン３の上部がシリコン酸化膜（以下、キャップと称する）１６により覆われたトレンチ構造５を有する半導体装置である。トレンチ構造５は、半導体基板中の素子間分離等に用いられる。

まず、第１実施形態に係る半導体装置１に製造方法の概略について説明する。なお、本実施形態のポイントは、トレンチ構造５の製造方法にあるので、当該製造方法について説明する。
図１，２に例示されるように、トレンチ構造５の製造方法は、シリコン活性層６の上面に第１のシリコン酸化膜７が積層されてなる基板８に異方性エッチングを行うことにより、第１のシリコン酸化膜７の上面からシリコン活性層６内に伸びるトレンチ２を形成するトレンチ形成工程（ステップＳ５）と、トレンチ２の側壁全体を一体的に覆う第２のシリコン酸化膜９を形成する側壁酸化膜形成工程（ステップＳ７）と、第２のシリコン酸化膜９の形成後に、トレンチ２内にポリシリコン３を充填する充填工程（ステップＳ８）と、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成するキャップ形成工程（ステップＳ１０）とを備える。

次に、第１実施形態におけるトレンチ構造５の製造方法について、図１、２を参照しつつ詳細に説明する。

まず、図１に示されるように、単結晶シリコンで構成されたシリコン活性層６の上面に第１のシリコン酸化膜７を積層して、基板８を形成する（ステップＳ１）。基板８は、ＳＯＩウエハを基に構成された基板であってもよいし、或いはバルクウエハを基に構成された基板であってもよい。図１に示される例では、基板８は、支持基板１４の上に埋込酸化膜１５を介してシリコン活性層６が設けられた構造のＳＯＩウエハを基に構成されている。支持基板１４は、実際には埋込酸化膜１５よりも格段に厚いものであるが、便宜上、薄く図示している。シリコン酸化膜７は、例えば、ＬＯＣＯＳ酸化膜であるが、ＬＯＣＯＳ酸化膜でなくてもよい。なお、以下の説明では、シリコン酸化膜７がＬＯＣＯＳ酸化膜である場合について説明する（第１実施形態では、以下、ＬＯＣＯＳ酸化膜７と呼称する）。

次に、シリコン活性層６の上面において、ＬＯＣＯＳ酸化膜７の両側にバッファ酸化膜１０を形成する（ステップＳ２）。バッファ酸化膜１０は、シリコン活性層６の表面を保護するものであり、ＬＯＣＯＳ酸化膜７よりも薄く形成される。次に、例えばＣＶＤ法を用いて、ＬＯＣＯＳ酸化膜７およびバッファ酸化膜１０の上面に第１マスク層１１を形成し、第１マスク層１１の上面に第２マスク層１２を形成する（ステップＳ３）。第１マスク層１１は、例えば、窒化シリコン（ＳｉＮ）により構成される。第２マスク層１２は、例えば、ＮＳＧ（Non Silicate Glass）により構成される。

次に、第２マスク層１２の上面に、トレンチ２を形成するためのマスクパターンを有するフォトレジスト膜１３を形成し、そのマスクパターンを用いて異方性エッチングを行う（ステップＳ４）。このエッチングにより、第２マスク層１２、第１マスク層１１、およびＬＯＣＯＳ酸化膜７を貫通する仮設トレンチ２ａを形成する。仮設トレンチ２ａは、シリコン活性層６とシリコン酸化膜７の境界面にまで達する。

次に、フォトレジスト膜１３を除去した後、第２マスク層１２をマスクとして、シリコン活性層６内に伸びるトレンチ２を形成する（ステップＳ５）。より具体的には、異方性エッチングにより、シリコン活性層６を貫通し、かつ、埋込酸化膜１５の内部に達するトレンチ２を形成する。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ２が形成される。これにより、側壁全体に段差のないトレンチ２を形成することができる。トレンチ２の形成後、第２のマスク層１２を除去する。

次に、図２に示されるように、トレンチ２の側壁全体を一体的に覆うポリシリコン膜１７を形成する（ステップＳ６）。具体的には、例えばＣＶＤ法により、トレンチ２の側壁全体および底面、並びに第１のマスク層１１の上面にポリシリコンを一体的に蒸着させる。ポリシリコン膜１７は、トレンチ２の側壁全体で均一の厚みに形成される。なお、第１のマスク層１１上のポリシリコン膜１７は不要なものなので、後で除去する。次に、当該ポリシリコン膜１７を酸化（例えば熱酸化）させることにより、第２のシリコン酸化膜９が形成される（ステップＳ７）。第２のシリコン酸化膜９は、トレンチ２の側壁全体で均一の厚みに形成される。

次に、第２のシリコン酸化膜９が蒸着されたトレンチ２内に、ポリシリコン３を充填する（ステップＳ８）。より具体的には、例えばＣＶＤ法により、トレンチ２内にポリシリコン３を充填するとともに、トレンチ２外の第２のシリコン酸化膜９の上にポリシリコン３を積層する。なお、トレンチ２外のポリシリコン３は不要なものなので、後で除去する。

次に、不要なポリシリコン３および不要な第２のシリコン酸化膜９を除去する（ステップＳ９）。具体的には、例えばＣＭＰ法により、これらを除去する。ＣＭＰ法による研磨の際、第１のマスク層１１がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成し、第１マスク層１１を除去する（ステップ１０）。以上により、トレンチ構造５が完成する。

以上説明したように、本実施形態に係る半導体装置１の製造方法によれば、まず、異方性エッチングによってアンダーカット部のない真っすぐに伸びるトレンチ２が形成される。これにより、側壁面全体に段差のないトレンチ２を形成することができる。そして、トレンチ２の側壁全体を一体的に覆う第２のシリコン酸化膜９を形成する。これにより、トレンチ２の側壁面全体に、段差のない第２のシリコン酸化膜９を形成することができる。側壁面全体に段差のない第２のシリコン酸化膜９を形成することにより、キャップ１６を形成した際にキャップ１６とその周囲の第２のシリコン酸化膜９の境界部Ａ（ステップＳ１０参照）に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチ２の側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

（第２実施形態）
本発明の第２実施形態について、図面を参照しつつ説明する。
図３は、本発明の第２実施形態に係る半導体装置の製造方法の後半工程を示す断面図である。第２実施形態に係る半導体装置の製造方法の前半工程（ステップＳ１〜５）は、第１実施形態における前半工程と同じなので、その説明を省略する。第２実施形態については、上記した第１実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。

第２実施形態に係る製造方法では、ステップＳ５（図１参照）の後、トレンチ２の側壁全体を一体的に覆う第２のシリコン酸化膜９を形成する（ステップＳ６）。具体的には、例えばＣＶＤ法により、トレンチ２の側壁全体および底面、並びに第１のマスク層１１の上面に酸化シリコンを一体的に蒸着させる。なお、第１のマスク層１１上の第２のシリコン酸化膜９は不要なものなので、後で除去する。第２のシリコン酸化膜９は、トレンチ２の側壁全体で均一の厚みに形成される。

次に、第２のシリコン酸化膜９が蒸着されたトレンチ２内に、ポリシリコン３を充填する（ステップＳ７）。より具体的には、例えばＣＶＤ法により、トレンチ２内にポリシリコン３を充填するとともに、トレンチ２外の第２のシリコン酸化膜９の上にポリシリコン３を積層する。なお、トレンチ２外のポリシリコン３は不要なものなので、後で除去する。

次に、不要なポリシリコン３および不要な第２のシリコン酸化膜９を除去する（ステップＳ８）。具体的には、例えばＣＭＰ法により、これらを除去する。ＣＭＰ法による研磨の際、第１のマスク層１１がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成し、第１マスク層１１を除去する（ステップ９）。以上により、トレンチ構造５０が完成する。

第２実施形態においても、上記した第１実施形態と同様の効果を奏することができる。また、第２実施形態においては、第１実施形態におけるステップＳ６がないので、第１実施形態に比べて工程数を減らすことができる。

（第３実施形態）
本発明の第３実施形態について、図面を参照しつつ説明する。
図４は、本発明の第３実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図５は、本発明の第３実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図６は、本発明の第３実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第３実施形態については、上記した第１実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。

第３実施形態に係る製造方法では、まず、図４に示されるように、単結晶シリコンで構成されたシリコン活性層６の上面に第１のシリコン酸化膜７を積層して、基板８を形成する（ステップＳ１）。シリコン酸化膜７は、例えば、ＬＯＣＯＳ酸化膜であるが、ＬＯＣＯＳ酸化膜でなくてもよい。なお、以下の説明では、シリコン酸化膜７がＬＯＣＯＳ酸化膜である場合について説明する（第２実施形態では、以下、ＬＯＣＯＳ酸化膜７と呼称する）。

次に、シリコン活性層６の上面において、ＬＯＣＯＳ酸化膜７の両側にバッファ酸化膜１０を形成する（ステップＳ２）。次に、例えばＣＶＤ法を用いて、ＬＯＣＯＳ酸化膜７およびバッファ酸化膜１０の上面に第１マスク層１１を形成する（ステップＳ３）。

次に、第１マスク層１１の上面に、トレンチ２を形成するためのマスクパターンを有するフォトレジスト膜１３を形成し、そのマスクパターンを用いて異方性エッチングを行う（ステップＳ４）。このエッチングにより、第１マスク層１１およびＬＯＣＯＳ酸化膜７を貫通する仮設トレンチ２ａを形成する。仮設トレンチ２ａは、シリコン活性層６とシリコン酸化膜７の境界面にまで達する。

次に、フォトレジスト膜１３を除去する（ステップＳ５）。次に、図５に示されるように、仮設トレンチ２ａ内にポリシリコン１８を充填する（ステップＳ６）。次に、ポリシリコン１８および第１マスク層１１上に第３マスク層１９を積層する（ステップＳ７）。

次に、第３マスク層１９の上面に、トレンチ２を形成するためのマスクパターンを有するフォトレジスト膜１３を積層し、そのマスクパターンを用いて異方性エッチングを行う（ステップＳ８）。フォトレジスト膜１３が有する開口部の幅は、仮設トレンチの幅よりも小さい。この異方性エッチングにより、第３マスク層１９に開口部２０が形成される。この開口部２０の形成によって第３マスク層１９にマスクパターンが形成される。

次に、フォトレジスト膜１３を除去した後、第３マスク層１９のマスクパターンを用いて異方性エッチングを行う。この異方性エッチングにより、仮設トレンチ２ａ内のポリシリコン１８の上面からシリコン活性層６内に伸びるトレンチ２が形成される（ステップＳ９）。より具体的には、異方性エッチングにより、ポリシリコン１８およびシリコン活性層６を貫通し、かつ、埋込酸化膜１５の内部に達するトレンチ２を形成する。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ２が形成される。これにより、側壁全体に段差のないトレンチ２を形成することができる。トレンチ２の形成後、第３のマスク層１９を除去する。

次に、トレンチ２の側壁全体を一体的に覆うシリコン酸化膜９を形成する（ステップＳ１０）。具体的には、例えば熱酸化法により、ポリシリコン１８およびシリコン活性層６内のトレンチ側壁面全体およびトレンチ底面を一体的に酸化させる。これにより、第２のシリコン酸化膜９が形成される。第２のシリコン酸化膜９は、トレンチ２の側壁全体で均一の厚みに形成される。

次に、図６に示されるように、第２のシリコン酸化膜９が蒸着されたトレンチ２内に、ポリシリコン３を充填する（ステップＳ１１）。より具体的には、例えばＣＶＤ法により、トレンチ２内にポリシリコン３を充填するとともに、トレンチ２外の第１マスク層１１の上にポリシリコン３を積層する。なお、トレンチ２外のポリシリコン３は不要なものなので、後で除去する。

次に、不要なポリシリコン３を除去する（ステップＳ１２）。具体的には、例えばＣＭＰ法により、不要なポリシリコン３を除去する。ＣＭＰ法による研磨の際、第１のマスク層１１がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成し、第１マスク層１１を除去する（ステップ１３）。以上により、トレンチ構造５１が完成する。

第３実施形態においては、仮設トレンチ２ａ内のポリシリコン１８とシリコン活性層６のシリコンを異方性エッチングすることにより、アンダーカット部のない真っすぐな形状のトレンチ２が形成される。そして、当該トレンチ２の側壁全体を酸化させることにより、段差のない第２のシリコン酸化膜９をトレンチ２の側壁全体に形成することができる。よって、上記した第１実施形態と同様の効果を奏することができる。

（第４実施形態）
本発明の第４実施形態について、図面を参照しつつ説明する。
図７は、本発明の第４実施形態に係る半導体装置の製造方法の序盤工程を示す断面図である。図８は、本発明の第４実施形態に係る半導体装置の製造方法の中盤工程を示す断面図である。図９は、本発明の第４実施形態に係る半導体装置の製造方法の終盤工程を示す断面図である。なお、第４実施形態については、上記した第１実施形態と同様の構成については、同じ参照符号を付してその説明を省略する。

第４実施形態に係る半導体装置１００（図９参照）は、トレンチ内にポリシリコン３が充填され、当該ポリシリコン３の上部がシリコン酸化膜１６により覆われたトレンチ構造５２を有する半導体装置である。トレンチ構造５２は、半導体基板中の素子間分離等に用いられる。

まず、第４実施形態に係る半導体装置の製造方法の概略について説明する。なお、本実施形態のポイントは、トレンチ構造５０の製造方法にあるので、当該製造方法について説明する。

図７に示されるように、第４実施形態に係る製造方法は、シリコン活性層６の上面に第１のシリコン酸化膜７が積層されてなる基板８に異方性エッチングを行うことにより、第１のシリコン酸化膜７の上面からシリコン活性層６内に伸びるトレンチ２を形成するトレンチ形成工程（ステップＳ４）と、図８に示されるように、シリコン活性層６においてトレンチ２の側壁面を等方性エッチングにより後退させる側壁エッチング工程（ステップＳ５）と、後退した側壁面近傍のシリコンを酸化させる側壁酸化膜形成工程（ステップＳ６）と、側壁酸化膜形成工程の後に、トレンチ２内にポリシリコン３を充填する充填工程（ステップＳ７）と、図９に示されるように、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成するキャップ形成工程（ステップＳ９）とを備えている。また、側壁酸化膜成形工程（ステップＳ６）は、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面を第１のシリコン酸化膜７に形成されたトレンチ側壁面７０と面一にする工程である。

次に、第４実施形態におけるトレンチ構造５２の製造方法について、図７〜９を参照しつつ詳細に説明する。

まず、図７に示されるように、単結晶シリコンで構成されたシリコン活性層６の上面に第１のシリコン酸化膜７を積層して、基板８を形成する（ステップＳ１）。基板８は、ＳＯＩウエハを基に構成された基板であってもよいし、或いはバルクウエハを基に構成された基板であってもよい。図７に示される例では、基板８は、バルクウエハを基に構成されている。シリコン酸化膜７は、例えば、ＬＯＣＯＳ酸化膜であるが、ＬＯＣＯＳ酸化膜でなくてもよい。以下の説明では、シリコン酸化膜７はＬＯＣＯＳ酸化膜ではない場合を例にとって説明する。

次に、例えばＣＶＤ法を用いて、シリコン酸化膜７の上面にマスク層２１を形成する（ステップＳ２）。マスク層２１は、例えば、窒化シリコン（ＳｉＮ）により構成される。

次に、マスク層２１の上面に、トレンチ２を形成するためのマスクパターンを有するフォトレジスト膜１３を形成し、そのマスクパターンを用いて異方性エッチングを行う。このエッチングにより、マスク層２１、およびシリコン酸化膜７を貫通する仮設トレンチ２ａを形成する。仮設トレンチ２ａは、シリコン活性層６とシリコン酸化膜７の境界面にまで達する。

次に、フォトレジスト膜１３を除去した後、マスク層２１をマスクとして、異方性エッチングにより、シリコン活性層６内に伸びるトレンチ２を形成する（ステップＳ４）。異方性エッチングでエッチングを行うので、アンダーカット部のない真っすぐに伸びるトレンチ２が形成される。

次に、シリコン活性層６においてトレンチ２の側壁面および底面を等方性エッチングにより後退させる（ステップＳ５）。これにより、トレンチ２においてシリコン活性層６とシリコン酸化膜７の境界部に一時的に段差が形成される。

次に、後退した側壁面近傍および底面近傍のシリコンを酸化膨張させる（ステップＳ６）。後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜７に形成されたトレンチ側壁面７０と面一にする。つまり、境界部Ｂが面一となる。

次に、トレンチ２内にポリシリコン３を充填する（ステップＳ７）。より具体的には、例えばＣＶＤ法により、トレンチ２内にポリシリコン３を充填するとともに、トレンチ２外のシリコン酸化膜７の上にポリシリコン３を積層する。なお、トレンチ２外のポリシリコン３は不要なものなので、後で除去する。

次に、不要なポリシリコン３を除去する（ステップＳ８）。具体的には、例えばＣＭＰ法により、不要なポリシリコン３を除去する。ＣＭＰ法による研磨の際、マスク層２１がストッパとなって、必要以上の研磨がなされるのを防止する。次に、トレンチ２内に充填したポリシリコン３の上部露出面を酸化させてキャップ１６を形成する（ステップＳ９）。

次に、マスク層２１を除去する（ステップ１０）。以上により、トレンチ構造５２が完成する。

以上説明したように、本実施形態に係る半導体装置の製造方法によれば、シリコン活性層６においてトレンチ２の側壁面を等方性エッチングにより後退させる。そして、後退した側壁面近傍のシリコンを酸化膨張させることにより、当該側壁面をシリコン酸化膜に形成されたトレンチ側壁面と面一にする。よって、トレンチ２の側壁面に段差のないシリコン酸化膜を形成することができる。側壁面に段差のないシリコン酸化膜を形成することにより、キャップ１６を形成した際にキャップ１６とその周囲のシリコン酸化膜の境界部Ａ（ステップＳ１０参照）に溝が形成されない。よって、その後の工程で、溝に残渣が溜まるといった不都合が生じない。また、トレンチ２の側壁面から側方に大きく伸びる側方空間を形成しないので、素子の面積効率を良好なものとすることができる。

本発明は、トレンチ構造の表面に溝が形成されず、また、素子の面積効率を良好なものとすることができる半導体装置の製造方法等に利用可能である。

１、１００ 半導体装置
２ トレンチ
３、１８ ポリシリコン
５、５０、５１、５２ トレンチ構造
６ シリコン活性層
７ 第１のシリコン酸化膜（ＬＯＣＯＳ酸化膜）
８ 基板
９ 第２のシリコン酸化膜
１０ バッファ酸化膜
１１ 第１マスク層
１２ 第２マスク層
１３ フォトレジスト膜
１４ 支持基板
１５ 埋込酸化膜
１６ キャップ（シリコン酸化膜）
１７ ポリシリコン膜
１９ 第３マスク層
２０ 開口部
２１ マスク層
２ａ 仮設トレンチ
７０ トレンチ側壁面

Claims (5)

1. トレンチ内にポリシリコンが充填され、当該ポリシリコンの上部がシリコン酸化膜により覆われたトレンチ構造を有する半導体装置の製造方法であって、
   シリコン活性層の上面にＬＯＣＯＳ酸化膜からなる第１のシリコン酸化膜と窒化シリコンからなる第１マスク層とＮＳＧ（Non Silicate Glass）からなる第２マスク層とが順に積層されてなる基板に、前記第２マスク層と前記第１マスク層と前記第１のシリコン酸化膜との異方性エッチングを前記第１のシリコン酸化膜と前記シリコン活性層との境界面に達するまで行い、さらに前記第２マスク層をエッチングマスクとして前記シリコン活性層の異方性エッチングを行うことにより、前記第２マスク層の上面から前記シリコン活性層内に伸びるトレンチを形成するトレンチ形成工程と、
   前記トレンチ形成工程後に前記第２マスク層を除去する除去工程と、
   前記除去工程後に前記トレンチの側壁全体を一体的に覆う第２のシリコン酸化膜を形成する側壁酸化膜形成工程と、
   前記第２のシリコン酸化膜の形成後に、前記トレンチ内にポリシリコンを充填する充填工程と、
   前記トレンチ内に充填したポリシリコンの上部露出面を酸化させてキャップを形成するキャップ形成工程と、を備えた半導体装置の製造方法。
2. 前記側壁酸化膜形成工程は、前記トレンチの側壁全体にポリシリコンを蒸着させ、当該ポリシリコンを酸化させることにより、前記第２のシリコン酸化膜を形成することを特徴とする、請求項１に記載の半導体装置の製造方法。
3. 前記ポリシリコンは、前記トレンチの側壁全体でシリコン酸化膜として酸化膨張する速度が同じであることを特徴とする、請求項２に記載の半導体装置の製造方法。
4. 前記側壁酸化膜形成工程は、前記トレンチの側壁全体に酸化シリコンを蒸着させることにより、前記第２のシリコン酸化膜を形成することを特徴とする、請求項１に記載の半導体装置の製造方法。
5. 前記酸化シリコンは、前記トレンチの側壁全体で、結晶成長する速度が同じであることを特徴とする、請求項４に記載の半導体装置の製造方法。

Images