JPH04207038A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 高速動作に適したバイポーラ接合トランジスタを含む半
導体装置及びその製造方法に関し、ベース領域に付随す
る抵抗および容量を低減することの可能なバイポーラト
ランジスタを含む半導体装置を提供することを目的とし
、 絶縁性基板と、絶縁性基板上に形成された薄膜の半導体
結晶中に交互に伝導型を反転させて形成された３領域で
あって、その中央部に配置された領域がベース領域を形
成し、その両側に配置された領域がエミッタ領域とコレ
クタ領域を形成し、ベース領域は幅の狭いイントリンジ
ックヘース領域とそれに連続する幅の広くされたエクス
トリンジックベース領域を含む３領域と、エクストリン
ジックベース領域とエッミッタ領域との間およびエクス
トリンジックベース領域とコレクタ領域との間に形成さ
れた絶縁領域とエクストリンジックベース領域に接続さ
れたベース引出領域とを含むように構成する。

［産業上の利用分野コ 本発明は半導体装置とその製造方法に関し、特に高速動
作に適したバイポーラ接合トランジスタを含む半導体装
置及びその製造方法に関する。

［従来の技術］ 大型コンピュータのキャッシュメモリ等、超高速性を要
求される分野では、トランジスタとしては主にバイポー
ラトランジスタが用いられている。

このような高速性を要求されるバイポーラトランジスタ
における高速化、微細化の要求は近年ますます強くなっ
ている。

現在最も高い遮断周波数を記録したバイポーラトランジ
スタの形状を第２図に示す。

半導体基板１０には、トランジスタを形成すべき活性領
域を囲んでＵ溝分離領域１１が形成されている。このＵ
溝は酸化膜１２と多結晶シリコン１３によって埋め込ま
れ、誘電体分離領域を構成している。半導体基板１ｏに
はｎ＋型埋め込み領域３ａが形成され、その上にｎ−型
領域３ｂが形成されている。Ｕ溝に取囲まれたｎ＋型領
領域３ａバイポーラトランジスタの低抵抗のサブコレク
タを形成し、その上のｎ−型領域３ｂが高抵抗率コレク
タ領域を構成する。半導体基板１０の表面層には、さら
に選択酸化（ＬＯＣＯ８）領域１４が形成され、バイポ
ーラトランジスタを周囲の領域から分離すると共に、そ
の内部においてもコレクタ領域をエミッタ領域、ベース
領域から分離している。ベース領域２は、ｎ−型領域３
ｂの上に形成された薄いｐ＋＋エピタキシャル層によっ
て形成されている。このエピタキシャル成長は、ベース
領域を形成すべき部分およびその周囲においてのみ行な
われる。酸化膜の上にはｐ＋型の多結晶シリコン膜が成
長する。ベース領域２の中央部上には、ｎ＋型型詰結晶
シリコン領域１形成され、この多結晶シリコン領域から
の固相拡散によりエミッタ領域が形成される。このよう
にしてエミッタ領域１、ベース領域２、コレクタ領域３
が形成され、バイポーラトランジスタ構造を構成する。

各領域上にはバリアメタル７ａ、８ａ、９ａを介してエ
ミッタ電極７ｂ、ベース電極８ｂ、コレクタ電極９ｂが
形成される。なお、図示の構成においてはベース電極の
バリアメタル層８ａの下にさらに多結晶ベース引出電極
が形成されている。

第２図に示すような構成によれば、ベース領域はエピタ
キシャル成長で形成され、きわめて薄くすることが可能
である。また、ベース幅とベース不純物濃度を独立に任
意に制御することが可能である。このため、ベース領域
を拡散によって形成させたバイポーラトランジスタと比
べ、高速性が達成された。

［発明が解決しようとする課題］ バイポーラトランジスタを高速化するためには、ベース
領域を薄膜化すること、各端子の抵抗を減少させること
、さらに各端子につながる容量成分を低減させることが
要求される。従来技術によるバイポーラトランジスタで
は、トランジスタ動作に寄与しないベース引出領域の抵
抗成分かベース膜厚を低減させるほど大きくなり、高速
のスイッチングを阻害する。ベース抵抗を低減させるよ
うに第２図に示すような、多結晶半導体層をベース領域
上に設ける等の構成をとっても、ベース領域の抵抗成分
低減には限界がある。このため、ベース領域を構成する
半導体層の薄膜化には限界がある。

また、ベース構造に寄生する容量は高速動作を妨げるが
、ベース寄生容量の低減にも限界がある。

本発明の目的は、ベース領域に付随する抵抗および容量
を低減することの可能なバイポーラトランジスタを含む
半導体装置を提供することである。

［課題を解決するための手段］ 本発明の半導体装置は、絶縁性基板と、絶縁性基板上に
形成された薄膜の半導体結晶中に交互に伝導型を反転さ
せて形成された３領域であって、その中央部に配置され
た領域がベース領域を形成し、その両側に配置された領
域がエミッタ領域とコレクタ領域を形成し、ベース領域
は幅の狭いイントリンジックベース領域とそれに連続す
る幅の広くされたエクストリンジックベース領域を含む
３領域と、エクストリンジックベース領域とエッミッタ
領域との間およびエクストリンジックベース領域とコレ
クタ領域との間に形成された絶縁領域とエクストリンジ
ックベース領域に接続されたベース引出領域とを含む。

［作　用］ 絶縁性基板上にバイポーラトランジスタ構造が形成され
、さらにエクストリンジックベース領域とエミッタ領域
およびコレクタ領域との間に絶縁領域が形成されるため
、ベース領域に付随する容量は極めて小さくなる。また
、キャリアの走行時間を決めるイントリンジックベース
領域の幅と、それに連続するエクストリンジックベース
領域の幅とは独立に選択することができるため、ベース
領域の引出抵抗を極めて低く選択することが可能である
。

［実施例］ 第１図に本発明の実施例によるトランジスタの構造を概
略的に示す。

絶縁性基板６の上に半導体層２０が形成されている。こ
の構成は、たとえば酸化膜を挟んで２枚のシリコン基板
を貼り合わせたＳＯＩ基板によって形成される。半導体
層２０はたとえばＳＯＩ基板のデバイスを形成すべき薄
い半導体層によって形成される。半導体層２０の内、不
用の部分は酸化され絶縁領域５を形成している。バイポ
ーラトランジスタを形成する部分は、たとえばｎ＋型の
エミッタ領域１とコレクタ領域３とが対向し、その間に
幅の狭いｐ＋型のベース領域２を挟んでいる。ベース領
域２は、エミッタ領域１、コレクタ領域３に挟まれ、バ
イポーラトランジスタのベース領域として働く幅の狭い
イントリンジックベース領域と、それに連続し、ベース
領域に電流、電圧を供給するためのエクストリンジック
ベース領域とによって構成される。エクストリンジック
ベース領域上には、さらに多結晶シリコン等にょって形
成された伝導性の高いベース引出領域４が形成されてい
る。なお、エクストリンジックベース領域、ベース引出
領域４と、エミッタ領域１、コレクタ領域３との間には
絶縁領域５が形成されており、誘電体分離されている。

エミッタ領域１、ベース引出領域４、コレクタ領域３の
上にはそれぞれエミッタ電極７、ベース電極８、コレク
タ電極９が形成されている。これらの電極は、たとえば
チタン等のバリアメタルとアルミニウム等の電極層との
積層構造により形成される。

第１図に示すような半導体装置を製造するためのプロセ
スを第３図（Ａ）〜（Ｇ）を参照して説明する。

絶縁性基板６の上に半導体層２０が形成された基板を準
備し、不用部分を酸化して絶縁領域５を形成する。

その上にホトレジスト層を塗布し、ｐ型不純物を添加す
べき領域をバターニングして開口を形成する。この開口
を形成したホトレジストマスクをイオン注入マスクとし
、ｐ型不純物をイオン注入してベース領域を形成する。

このようにして形成された不純物領域の形状を第３図（
Ａ）に示す。

ｎ型エミッタ領域１、ｎ型コレクタ領域３に挟まれてｐ
型ベース領域２が形成されている。ｐ型ベース領域２は
、ｎ型エミッタ領域１とｎ型コレクタ領域３に挟まれ、
ベース領域としての機能を果すイントリンジックベース
領域２ａと、それに連続し、幅が増大されたエクストリ
ンジックベース領域２ｂとを含む。デバイス領域の寸法
は、たとえば２〜３μ四方の大きさを有し、イントリン
ジックベース領域２ａの長さは、たとえば０．５μｍで
ある。

第３図（Ａ）の構造をＢ−Ｂ線に沿う断面で見た図が第
３図（Ｂ）である。

絶縁性基板６は、ＳＯＩ基板で形成され、下地Ｓｉ基板
２３、その上に形成された酸化膜２２を有する。さらに
、半導体層２０はＳＯＩ基板のデバイスを形成する薄い
シリコン層によって構成される。デバイス領域を囲んで
窒化膜マスクを用いた局部酸化（ＬＯＧＯ８）による絶
縁領域５が形成され、内に画定されたデバイス領域内に
エミッタ領域１、ベース領域２、コレクタ領域３が形成
されている。半導体層２０の厚さは、たとえば０゜１μ
ｍ程度とされ、ベース領域幅（エミ・ツタ領域からコレ
クタ領域までの長さ）は、たとえば約１μｍにされる。

また、ベース領域のｐ型不純物濃度は、たとえば１　ｘ
　１０１７ｃｍ−”であり、エミッタ領域１、コレクタ
領域３のｎ型不純物濃度は、たとえば１　ｘ　１０　”
Ｃｍ−３である。

このようにして、ＳＯＩ基板のデバイス層内にバイポー
ラトランジスタ構造を形成した後、その上に酸化膜２４
、窒化膜２５を連続的に堆積し、さらにその上にホトレ
ジスト層を塗布し、開口２７をパターニングする。この
状態を第３図（Ｃ）に示す。ホトレジスト層に開口した
窓２７を介してその下の窒化膜２５、酸化膜２４をエツ
チングし、さらにこれらの窒化膜、酸化膜をエツチング
マスクとしてその下の半導体層をエツチングする。

このようにして、第３図（Ｄ）に示すような構造を形成
する。

第３図（Ｃ）の状態において、開口２７はエクストリン
ジックベース領域２ｂの上に形成されているが、エクス
トリンジックベース領域の内、たとえば幅約０．３μｍ
程度は開口２７より内側に隠れて配置されている。ＲＩ
Ｅ等により半導体層２０をエツチングすると、第３図（
Ｄ）に示すように、エミッタ領域１、コレクタ領域３、
エクストリンジックベース領域２ｂの側面が露出される
。

その後、第３図（Ｅ）に示すように、伝導型の違いによ
ってエッチレートに差がある選択エッチグを行なう。た
とえば、熱ＫＯＨ−Ｈ２０−イソプロパノアルコール等
を用いてｎ型領域を選択的にエツチングする。ｎ型領域
をエツチングすると、第３図（Ｅ）に示すように、エミ
ッタ領域１、コレクタ領域３の部分はエツチングによっ
て後退する。結果としてエクストリンジックベース領域
２ｂが突出した形状が残る。なお、図中上に配置されて
いる酸化膜、窒化膜は図示を省略している。

その後、露出したシリコン表面を熱酸化することにより
、酸化膜５ｂを成長させ、第３図（Ｆ）に示す構造を得
る。

酸化膜で形成された絶縁膜５ｂは、エクストリンジック
ベース領域２ｂとエミッタ領域１およびコレクタ領域３
との間に介在し、ベース領域に付随する寄生容量を低減
するのに有効である。

なお、酸化膜の代りに窒化膜等の絶縁膜を堆積してもよ
い。

再び表面にホトレジスト膜を塗布し、エクストリンジッ
クベース領域２ｂの面を露出させるための開口を形成す
る。この開口を形成したレジスト膜をマスクとし、ＲＩ
Ｅ等によりエクストリンジックベース領域２ｂの表面お
よび断面を露出させる。このエクストリンジックベース
領域の露出した表面を覆うように多結晶シリコン等のベ
ース引出領域４を形成する。このようにして、第３図（
Ｇ）に示すような構造を得る。その後、表面に保護膜を
形成し、電極を接触させる領域を開口し、電極を形成す
れば、第１図に示すような半導体装置を得ることができ
る。なお、エクストリンジックベース領域２ｂとエミッ
タ領域１およびコレク夕領域３との間に形成される絶縁
領域５ｂの幅は、たとえば約０．２μｍ程度に選ぶ。

キャリアの走行時間を決めるイントリンジックベース領
域のベース幅（エミッタ領域とコレクタ領域との間の距
離）と、エクストリンジックベース領域の幅は互に独立
に選ぶことができる。このため、ベース領域の引出電極
の抵抗を低減することが容易となる。また、エクストリ
ンジックベース領域は、エミッタ領域、コレクタ領域と
誘電体分離され、さらにトランジスタ構造が絶縁膜上に
形成されているため、各電極に付随する容量を大幅に低
減することが可能となる。このため、超高速のスイッチ
ング動作が可能である。

また、同一半導体層内にＭＯＳＦＥＴを形成することも
容易であり、ＢｉＣＭＯ３回路装置を形成することもで
きる。

以上実施例に沿って本発明を説明したが、本発明はこれ
らに制限されるものではない。たとえば、種々の変更、
改良、組合せ等が可能なことは、当業者に自明であろう
。

［発明の効果］ 以上説明したように、本発明によれば、バイポーラトラ
ンジスタの特にベース電極に付随する抵抗と容量を低減
することができ、高速度動作か可能になる。

【図面の簡単な説明】

第１図は本発明の実施例によるトランジスタの斜視図、 第２図は従来例のトランジスタの構成を示す断面図、 第３図（Ａ）〜（Ｇ）は、第１図に示すような構造のト
ランジスタを製造するための製造方法を示す図であり、
第３図（Ａ）は平面図、第３図（Ｂ）は断面図、第３図
（Ｃ）は平面図、第３図（Ｄ）、（Ｅ）、（Ｆ）は斜視
図、第３図（Ｇ）は平面図である。 図において、 １　　　　　エミッタ領域 ２　　　　　ベース領域 ３　　　　　コレクタ領域 ４　　　　　ベース引出領域 ５　　　　　絶縁領域 ６　　　　　絶縁性基板 ７　　　　　エミッタ電極 ８　　　　　ベース電極 ９　　　　　　コレクタ電極 １、エミッタ領域　　　６．絶縁性基板２：ベース領域
　　　　７：エミツタ電極３：コレクタ領域　　　８：
ベース電極４；ベース引出領域　　９．コレクタ電極５
：絶縁領域 実施例によるトランジスタ 第１図 ］Ｊ 従来例 第２図 ］　　　ｌ　　　〜 第３図（その１） −１，・　ゝ２ｂ　　　： ：：　　２ａ　　　’ （Ｃ） （Ｄ） Ｗ遣方法 第３図（その２） （Ｅ） （Ｆ） 製造方法 第３図（その３） （Ｇ） 製造方法 第３図（その４）

Claims (2)

【特許請求の範囲】
1. （１）、絶縁性基板（６）と、 絶縁性基板（６）上に形成された薄膜の半導体結晶中に
   交互に伝導型を反転させて形成された３領域（１、２、
   ３）であって、その中央部に配置された領域（２）がベ
   ース領域を形成し、その両側に配置された領域（１、３
   ）がエミッタ領域とコレクタ領域を形成し、ベース領域
   （２）は幅の狭いイントリンジックベース領域とそれに
   連続する幅の広くされたエクストリンジックベース領域
   を含む３領域と、 エクストリンジックベース領域とエッミッタ領域との間
   およびエクストリンジックベース領域とコレクタ領域と
   の間に形成された絶縁領域（５）と エクストリンジックベース領域に接続されたベース引出
   領域（４）と を含む半導体装置。
2. （２）、絶縁性基板（６）上に半導体結晶薄膜を備えた
   基板を準備する工程と、 半導体結晶薄膜中に選択的に不純物を添加し、両側の領
   域と伝導型が異なる、幅の狭いイントリンジックベース
   領域とそれに連続し幅を広げたエクストリンジックベー
   ス領域を形成する工程と、 側方より伝導型に依存する選択エッチングを行ないエク
   ストリンジックベース領域に隣接する半導体薄膜の領域
   を除去する工程と、 半導体薄膜の露出表面を酸化する工程と、 エクストリンジックベース領域上に多結晶のベース引出
   領域を形成する工程と、 エミッタ、ベース、コレクタの各電極を形成する工程と を含む半導体装置の製造方法。