JPH02312242A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高速・高密度の半導体装置及びその製造方法　
特にバイポーラ型トランジスタの製造方法に関するもの
であも 従来の技術 従来　高速・高密度の半導体装置として（友　例えば昭
和５８年電子通信学会半導体材料部門全国大会（Ｐ　、
　２４７）で提案されている自己整合技術を用いた第２
図のごとき構造のものがある。このバイポーラ型トラン
ジスタ（よ　エミッタ１６とベース１７が自己整合的に
形成され　エミッタ１６の微細化及びエミッタ引出し電
極８とベース引出し電極１３の距離を短くすることによ
って、エミッタ・ベース間容ｉ　ベース・コレクタ間容
重　ベース抵抗等を低減してトランジスタの高速化を図
っていも発明が解決しようとする課題 このような従来の方法において（戴　自己整合技術によ
りエミッ久　ベースを微細化している爪エミッ久　ベー
スの微細化に比べて、コレクタ領域の微細化があまり行
なわれておらず、コレクタ面構　コレクタ・基板間容重
　コレクタ抵抗が大きいという問題点があった 本発明（友　かかる点に鑑みてなされたもので、素子面
構　寄生容量、寄生抵抗を低減した高速・高密度の半導
体装置を提供することを目的とす４課題を解決するため
の手段 本発明（よ　第１の溝部及び第２の溝部をエミッタ引出
し電極に対して自己整合的に形成し　前記第１の溝部及
び第２の溝部に導電膜を充填してベース引出し電極及び
コレクタ引出し電極を形成するとともに　ベース拡散層
とコレクタ引出し電極間と、エミッタ拡散層、エミッタ
引出し電極とベース引出し電極及びコレクタ引出し電極
間が第１の溝部、第２の溝部及びエミッタ引出し電極の
側面に同時形成された薄い絶縁膜で自己整合的に分離さ
せるという構成を備えたものである。

作用 本発明は上述の構成によって、エミッタ引出し電極に対
して自己整合的に形成した第１の溝部及び第２の溝部に
導電膜を充填してベース引出し電極及びコレクタ引出し
電極を形成するとともに第１の溝部、第２の溝部及びエ
ミッタ引出し電極の側面に同時形成した薄い絶縁膜でベ
ース拡散層とコレクタ引出し電極間と、エミッタ拡散層
及びエミッタ引出し電極とベース引出し電極及びコレク
タ引出し電極間を自己整合的に分離することにより、素
子面構　寄生容量、寄生抵抗を大幅に低減することがで
き、高速・高密度の半導体装置を実現することができる
。

実施例 第１図は本発明の半導体装置の一実施例を示す製造工程
断面図であム　以上　第１図に基づいて半導体装置の製
造方法を説明すも Ｐ型半導体基板ｌにＮ型埋込み層２を形成しＮ型エピタ
キシャル層３を成長した後、例えばＢＯＸ分離法を用い
て分離領域４を形成すも　次に分離領域４に囲まれた島
領域に例えばレジストをマスクにしてボロン等のＰ型不
純物をイオン注入した後、例えば９００℃３０分程度の
熱処理を行い、　ベース拡散層５を形成すも　この場合
、島領域表面に薄い５ｉｎ２膜を形成し　この薄い５ｉ
０２膜を通してイオン注入し　ベース拡散層５を形成し
熱処理をした後、薄い５ｉｆ２膜を除去してもよ（−次
に例えば減圧ＣＶＤ法により批点　あるいは燐等のＮ型
不純物を含む約３０００人の導電膜たとえば多結晶シリ
コン膜６を堆積すム　この場合ノンドープ多結晶シリコ
ン膜を堆積した後、例えばイオン注入法により多結晶シ
リコン膜中にＮ型不純物を導入してもよ（℃　さらに例
えば常圧ＣＶＤ法により約３０００人のＳ　ｉ　Ｏａ膜
７を堆積する（第１図ａ）。

次にレジスト１００をマスクにして、例えばドライエツ
チングによりＳｉｎｇ膜７及び多結晶シリコン膜６をエ
ツチングして、エミッタ引出し電極８となる多結晶シリ
コンパターンを形成するとともくさらにベース拡散層５
をエツチングしてベース拡散層５内に浅い溝部９を形成
する（第１図ｂ））。

次にレジスト１００を除去した微　ベースコンタクト５
０となる領域に形成された溝部９をレジスト１０１でカ
バーし　コレクタコンタクトとなる領域の溝部９をさら
にエツチングしてＮ型埋込み層２に達する深い溝部ｌＯ
を形成する（第１図Ｃ）。

次にレジスト１０１を除去した後、９００℃３０分程度
の酸化を行なｌ、Ｘ、約５００人の５ｉｎ２膜１１を形
成した後、ＣＶＤ法により約２０００人のＳｉＯ２膜１
２膜形２すも　さらに５１０２膜１１．５ｉＯａ膜１２
を異方性ドライエツチングによりエツチングしてエミッ
タ引出し電極８、溝部９及び溝部１０の側面にのみＳ　
ｉ　０２膜ＩＩ、　！２を残す。　この場合　熱酸化よ
り約１０００人のＳｉＯ２膜を形成した表　この５ｉｎ
１！膜を異方性ドライエツチングによりエツチングして
エミッタ引出し電極８、溝部９及び溝部１０の側面にの
み５ｉＣ）ａ膜を残してもよ（−次に例えば減圧ＣＶＤ
法により約１５０００人の導電膜たとえば多結晶シリコ
ン膜を堆積した後、例えばエッチバック法あるいはウェ
ットエツチング法により溝部９及び溝部１０に多結晶シ
リコン膜を充填してベース引出し電極１３及びコレクタ
引出し電極１４を形成する（第１図ｄ）。

次にレジストをマスクにしてベース引出し電極Ｉ３にボ
ロン等のＰ型不純物をイオン注入し　レジストを除去し
た抵　新たにレジストをマスクにしてコレクタ引出し電
極１４に砒素等のＮ型不純物をイオン注入すも　次に例
えばＣＶＤ法により約３０００人のＳｉＯ２膜１５膜形
５した抵　例えば９５０℃６０分程度の熱処理を行な（
＼　エミッタ引出し電極８、コレクタ引出し電極１４．
ベース引出し電極１３から不純物を拡散Ｌ　エミッタ拡
散層Ｒベースコンタクト拡散層１７、コレクタコンタク
ト拡散層１８を形成すａ　この時エミッタ・ベース接合
面が溝部９の底面よりも上に位置するように拡散を行な
う。

またベースコンタクト拡散層１７がベース拡散層５と接
続されも　最後にＳ　ｉ　Ｏｅ膜７及び５ｉｆｔ膜１５
を開口してコンタクト窓１９．２０．２１を形成ＬＡ１
等により電極配線２２．２３．２４を形成してこの半導
体装置は完成する（第１図ｅ）。

本実施例ではレジストをマスクにしてボロン等のＰ型不
純物をイオン注入した徽　例えば９００℃３０分程度の
熱処理を行しく　ベース拡散層５を形成しため（ノンド
ープ多結晶シリコン膜を堆積した眞例えばイオン注入法
により多結晶シリコン膜中にボロン等のＰ型不純物を導
入し　熱処理により多結晶シリコン膜からＰ型不純物を
拡散してベース拡散層５を形成してもよ（〜　この場合
　多結晶シリコン膜を引き続いてエミッタ引出し電極８
として用いることができも　また　本実施例ではコンタ
クト窓１９を素子領域上に形成している力丈　分離酸化
膜上に形成することも可能であも 発明の効果 以上のよう（ミ　本発明はエミッタ引出し電極に対して
自己整合的に形成した第１の溝部及び第２の溝部に導電
膜を充填してベース引出し電極及びコレクタ引出し電極
を形成するとともに　ベース拡散層とコレクタ引出し電
極間と、エミッタ拡散層、エミッタ引出し電極とベース
引出し電極及びコレクタ引出し電極間が第１の溝部　第
２の溝部及びエミッタ引出し電極の側面に同時形成され
た薄い絶縁膜で自己整合的に分離されるようにしている
ことにより、素子面積を低減することができ、コレクタ
・基板間容１　エミッタ・ベース間容量コレクタ・ベー
ス間容１　コレクタ抵抗の小さい高速・高密度の半導体
装置を実現でき、実用的にきわめて有眉であも さらに加えて、本発明では多結晶シリコンによりエミッ
タ電極を形成しており、素子領域上の外にコンタクト窓
を形成することも可能であり、素子面積を低減でき、高
速・高密度の半導体装置を実現することができも

【図面の簡単な説明】

第１図は本発明の一実施例にかかる半導体装置の製造方
法を示す工程断面は　第２図は従来の半導体装置の構造
断面図であム ５・・・ベース拡散層　８・・・エミッタ引出し電極Ｉ
Ｉ、１２．　１５・・・５ｉＯａ風　Ｉ３・・・ベース
引出し電楓工４・・・コレクタ引出し電ｉ　　１６・・
・エミッタ拡散層Ｉ７・・・ベースコンタクト拡散＃１
８・・・コレクタコンタクト拡散層５０・・・ベースコ
ンタクト、５１・・・コレクタコンタクト。 代理人の氏名　弁理士　粟野重孝　はか１名萬　１　区 ５１フレクタコンタグト コレフグフンダクト多装χＣ− 司　２　図 ペースゴンタクト層

Claims (2)

【特許請求の範囲】
1. （１）一方導電型半導体基板と、この半導体基板に形成
   された他方導電型埋込み層と、前記半導体基板上に形成
   された他方導電型のエピタキシャル層と、このエピタキ
   シャル層に形成された絶縁分離膜に囲まれた島領域と、
   他方導電型の不純物を含む導電膜からなり、前記島領域
   上の所定位置に形成され、その一組の向かい合う辺が二
   辺とも前記絶縁膜上に延在してなるエミッタ引出し電極
   と、このエミッタ引出し電極に対して自己整合的に形成
   された第１の溝部及び第２の溝部と、前記第１の溝部、
   第２の溝部及びエミッタ引出し電極の側面に同時形成さ
   れた薄い絶縁膜と、前記第１の溝部内に充填された一方
   導電型の不純物を含む導電膜からなるベース引出し電極
   と、前記第２の溝部内に充填された他方導電型の不純物
   を含む導電膜からなるコレクタ引出し電極と、前記ベー
   ス引出し電極から前記第１の溝部の底面を通して一方導
   電型の不純物が拡散されて形成されたベースコンタクト
   拡散層と、前記コレクタ引出し電極から前記第２の溝部
   の底面を通して他方導電型の不純物が拡散されて形成さ
   れたコレクタコンタクト拡散層と、前記エミッタ引出し
   電極の下方に形成され前記ベースコンタクト拡散層に接
   続されてなる一方導電型のベース拡散層と、前記エミッ
   タ引出し電極から他方導電型の不純物が拡散されて前記
   ベース拡散層内に形成された他方導電型のエミッタ拡散
   層を具備し、前記第１の溝部よりも第２の溝部が深く、
   また前記エミッタ拡散層の底面が前記第１の溝部の底面
   よりも上方に位置し、さらに前記ベース拡散層と前記コ
   レクタ引出し電極間と、前記エミッタ拡散層及び前記エ
   ミッタ引出し電極と前記ベース引出し電極及び前記コレ
   クタ引出し電極間が前記第１の溝部、第２の溝部及びエ
   ミッタ引出し電極の側面に同時形成された薄い絶縁膜で
   自己整合的に分離されていることを特徴とする半導体装
   置。
2. （２）一方導電型半導体基板に他方導電型の埋込み層及
   びエピタキシャル層を形成した後に　絶縁分離膜を形成
   し、エピタキシャル層内に島領域を形成する工程と、前
   記島領域に一方導電型のベース拡散層を形成する工程と
   、前記島領域の所定位置に　その上面に第１の絶縁膜が
   形成されてなる他方導電型の不純物を含む第１の導電膜
   からなるエミッタ引出し電極を形成するとともに　ベー
   スコンタクト及びコレクタコンタクトとなる領域に所定
   の深さの第１の溝部を形成する工程と、前記第１の溝部
   の内、前記ベースコンタクトとなる領域のみレジストで
   被覆した後、前記絶縁分離膜、前記第１の絶縁膜及び前
   記レジストをマスクにしてエッチングを行い、コレクタ
   コンタクトとなる領域に前記埋込み層に達する第２の溝
   部を形成する工程と、前記第１、第２の溝部及び前記エ
   ミッタ引出し電極の側面に第２の絶縁膜を形成する工程
   と、前記第１及び第２の溝部にそれぞれベース引出し電
   極及びコレクタ引出し電極となる第２の導電膜を充填す
   る工程と、前記ベース引出し電極に一方導電型の不純物
   を導入する工程と、前記コレクタ引出し電極に他方導電
   型の不純物を導入する工程と、前記エミッタ引出し電極
   、前記コレクタ引出し電極及び前記ベース引出し電極か
   ら不純物を拡散してエミッタ拡散層、前記埋込み層と接
   続されてなるコレクタコンタクト拡散層及び前記ベース
   拡散層と接続されてなるベースコンタクト拡散層を形成
   する工程とを備えた半導体装置の製造方法。