JPS6136381B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、絶縁分離領域の横方向への広がりを
防止し、集積密度を高め得る半導体装置の製造方
法に関する。

シリコン集積回路の絶縁分離領域を形成するた
めに、Si₃N₄膜をマスクとして、シリコン結晶を
部分的に酸化する方法が一般に行なわれている。
しかし、この方法を実施する場合、Si₃N₄膜を直
接シリコン結晶に被着して高温で酸化すると、シ
リコン結晶に転位等の欠陥が導入される。したが
つて、Si₃N₄膜の下に薄い酸化膜をしいて酸化を
行ない欠陥の導入を防止する。しかし、この時、
酸化膜を通つて横方向にも酸化が進み（通常バー
ド・ビークと呼ばれる）絶縁分離領域が広がつて
しまう。このことは、集積回路装置を高密度化す
る上で大きな障害となることはいうまでもない。

本発明の目的は、上記の従来の半導体装置の製
造方法の欠点をなくし、集積度の高い集積回路装
置を作ることにある。

以下、本発明を第１図にしたがつて説明する。

第１図ａに示すように、n⁺埋込層、エピタキ
シヤル成長層等をもつシリコン単結晶１の表面を
水蒸気を含む酸素中で1000℃で30分間加熱し、
0.2μｍ厚さの酸化厚２を形成する。さらに、ケ
ミカル・ベーパー・デイポジシヨン（Chemical
Vapor Deposition）法により、Si₃N₄膜３を0.15
μｍの厚さに被着する。次にホトエツチング技術
を用いて、Si₃N₄膜３上にフオトレジスト膜のパ
ターンを約１μｍ厚さに形成し、これをマスクに
して、Si₃N₄膜３と酸化膜２およびシリコン結晶
１をCF₄ガスを用いた公知の反応性スパツタ・エ
ツチ法によりエツチし、深さ3.5μｍの溝６を形
成する。この時の溝６の形状は第１図ａに示した
ようになり、Si₃N₄膜３のひさしが作られる。

この様にして作られた試料を水蒸気を含む酸素
中で1000℃、30分間加熱し、0.2μｍ厚さの酸化
膜４を溝６に形成し、第１図ｂに示される様な構
造にする。イオン打込み法により、10KeVのエネ
ルギのSiを全面に打込む。この時のドース量は約
10¹⁶cm^-2である。その後、160℃加熱されたリン
酸を用いて、Si₃N₄膜３を除去する。SiC_４また
はSiH₄とHCを用いた公知の選択成長法でSi多
結晶層５を成長させる。通常、この方法では酸化
膜上にはSiは成長しないが、溝部の底面の酸化膜
表面はSiが多量に打込まれており、Siが成長し易
い状態になつており、第１図Ｃの様な構造ができ
る。

以上の工程で素子間の絶縁分離が完成し、この
後、ベース、エミツタ等の拡散を行ない、配線す
れば集積回路ができる。また、配線の際、配線間
の短絡のおそれがあるので、シリコン多結晶５の
表面を酸化する必要がある。

本発明を用いて絶縁分離領域を形成することの
利点は以下の通りである。

(1) 深くシリコン結晶をエツチすることにより、
n⁺埋込層と電気的活性領域を完全に一致させ
ることができ、さらに横方向への酸化等がない
ことから絶縁分離領域の巾を非常に狭くでき、
集積回路を高密度化することができる。

(2) 絶縁分離領域の表面と電気的活性領域の表面
を同一面上にすることができ、バード・ヘツド
と呼ばれる凸部が従来の様に絶縁分離領域上に
形成されることはない。したがつて配線を行う
さい、配線切れの原因となる段差がなく、信頼
度が向上する。

【図面の簡単な説明】

第１図は本発明を説明するための工程図であ
る。 ２，４……酸化シリコン膜、３……チツ化シリ
コン膜、５……多結晶シリコン、６……溝。

Claims (1)

1. 【特許請求の範囲】 １ 下記工程を含む半導体装置の製造方法 (1) 半導体基板の表面に酸化シリコン膜およびチ
   ツ化シリコン膜を積層して被着し、所望部分を
   除去して上記半導体基板の所望部分を露出させ
   る工程。 (2) 上記半導体基板表面の露出された部分に溝を
   形成し、該溝の表面を酸化する工程。 (3) イオン打込み法により、シリコンを全面に打
   込む工程。 (4) 上記チツ化シリコン膜を除去した後、上記溝
   内に多結晶シリコンを成長する工程。