JP3080196B2 - 半導体基材及びその作製方法 - Google Patents
半導体基材及びその作製方法Info
- Publication number
- JP3080196B2 JP3080196B2 JP04041949A JP4194992A JP3080196B2 JP 3080196 B2 JP3080196 B2 JP 3080196B2 JP 04041949 A JP04041949 A JP 04041949A JP 4194992 A JP4194992 A JP 4194992A JP 3080196 B2 JP3080196 B2 JP 3080196B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- substrate
- insulating film
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体基材及びその作
製方法に関し、特にシリコン基板上に絶縁膜を介してシ
リコン層を形成し且つ該シリコン基板の一部が前記絶縁
膜にまで到達する空洞を有する半導体基材及びその作製
方法に関する。
製方法に関し、特にシリコン基板上に絶縁膜を介してシ
リコン層を形成し且つ該シリコン基板の一部が前記絶縁
膜にまで到達する空洞を有する半導体基材及びその作製
方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】絶縁物
上の単結晶Ｓｉ半導体層の形成はシリコン オン イン
シュレーター（ＳＯＩ）技術として広く知られ、通常の
Ｓｉ集積回路を作製するバルクＳｉ基板では到達しえな
い数々の優位点をＳＯＩ技術を利用したデバイスが有す
ることから多くの研究が成されてきた。すなわち、ＳＯ
Ｉ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
上の単結晶Ｓｉ半導体層の形成はシリコン オン イン
シュレーター（ＳＯＩ）技術として広く知られ、通常の
Ｓｉ集積回路を作製するバルクＳｉ基板では到達しえな
い数々の優位点をＳＯＩ技術を利用したデバイスが有す
ることから多くの研究が成されてきた。すなわち、ＳＯ
Ｉ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Special Issue: "
Single-crystal silicon onnon-single-crystal insula
tors"; edited by G.W.Cullen, Journal of CrystalGro
wth, volume 63, no 3, pp 429〜590 (1983)。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Special Issue: "
Single-crystal silicon onnon-single-crystal insula
tors"; edited by G.W.Cullen, Journal of CrystalGro
wth, volume 63, no 3, pp 429〜590 (1983)。
【０００４】また、古くは単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）でヘテロエピタキシ−させ
て形成するＳＯＳ（シリコン オン サファイア）が知
られており、最も成熟したＳＯＩ技術として一応の成功
を収めはしたが、Ｓｉ層と下地サファイア基板界面の格
子不整合により大量の結晶欠陥、サファイア基板からの
アルミニュ−ムのＳｉ層への混入、そして何よりも基板
の高価格と大面積化への遅れにより、その応用の広がり
が妨げられている。
ＳｉをＣＶＤ（化学気相法）でヘテロエピタキシ−させ
て形成するＳＯＳ（シリコン オン サファイア）が知
られており、最も成熟したＳＯＩ技術として一応の成功
を収めはしたが、Ｓｉ層と下地サファイア基板界面の格
子不整合により大量の結晶欠陥、サファイア基板からの
アルミニュ−ムのＳｉ層への混入、そして何よりも基板
の高価格と大面積化への遅れにより、その応用の広がり
が妨げられている。
【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される： １．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶層
を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆積
をともなう。）； ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する（この方法は、Ｓｉ層の堆
積をともなわない。）。
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される： １．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶層
を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆積
をともなう。）； ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する（この方法は、Ｓｉ層の堆
積をともなわない。）。
【０００６】これらの方法によって形成された絶縁物上
のシリコン層に種々の半導体素子及びそれらを含んでな
る集積回路が作成されてきている。
のシリコン層に種々の半導体素子及びそれらを含んでな
る集積回路が作成されてきている。
【０００７】上記１を実現する手段として、ＣＶＤによ
り、直接、単結晶層Ｓｉを横方向エピタキシャル成長さ
せる方法、非晶質Ｓｉを堆積して、熱処理により固相横
方向エピタキシャル成長させる方法、非晶質あるいは、
多結晶Ｓｉ層に電子線、レ−ザ−光等のエネルギ−ビ−
ムを収束して照射し、溶融再結晶により単結晶層をＳｉ
Ｏ2 上に成長させる方法、そして、棒状ヒ−タ−により
帯状に溶融領域を走査する方法（Zone melting recryst
allization) が知られている。これらの方法にはそれぞ
れ一長一短があるが、その制御性、生産性、均一性、品
質に多大の問題を残しており、いまだに、工業的に実用
化したものはない。たとえば、ＣＶＤ法は平坦薄膜化す
るには、犠牲酸化が必要となり、固相成長法ではその結
晶性が悪い。また、ビ−ムアニ−ル法では、収束ビ−ム
走査による処理時間と、ビ−ムの重なり具合、焦点調整
などの制御性に問題がある。このうち、Zone Melting R
ecrystallization法がもっとも成熟しており、比較的大
規模な集積回路も試作されてはいるが、依然として、亜
粒界等の結晶欠陥は、多数残留しており、少数キャリヤ
−デバイスを作成するにいたっていない。
り、直接、単結晶層Ｓｉを横方向エピタキシャル成長さ
せる方法、非晶質Ｓｉを堆積して、熱処理により固相横
方向エピタキシャル成長させる方法、非晶質あるいは、
多結晶Ｓｉ層に電子線、レ−ザ−光等のエネルギ−ビ−
ムを収束して照射し、溶融再結晶により単結晶層をＳｉ
Ｏ2 上に成長させる方法、そして、棒状ヒ−タ−により
帯状に溶融領域を走査する方法（Zone melting recryst
allization) が知られている。これらの方法にはそれぞ
れ一長一短があるが、その制御性、生産性、均一性、品
質に多大の問題を残しており、いまだに、工業的に実用
化したものはない。たとえば、ＣＶＤ法は平坦薄膜化す
るには、犠牲酸化が必要となり、固相成長法ではその結
晶性が悪い。また、ビ−ムアニ−ル法では、収束ビ−ム
走査による処理時間と、ビ−ムの重なり具合、焦点調整
などの制御性に問題がある。このうち、Zone Melting R
ecrystallization法がもっとも成熟しており、比較的大
規模な集積回路も試作されてはいるが、依然として、亜
粒界等の結晶欠陥は、多数残留しており、少数キャリヤ
−デバイスを作成するにいたっていない。
【０００８】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法としては、次の方法
が挙げられる： １．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Ｓｉを数百ミクロ
ンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨
して分離したＳｉ活性層のみを残す工程に、制御性と生
産性の点から問題がある； ２．サイモックス（ＳＩＭＯＸ：Separation by ion im
planted oxygen) と称されるＳｉ単結晶基板中に酸素の
イオン注入によりＳｉＯ2 層を形成する方法であり、Ｓ
ｉプロセスと整合性が良いため現在もっとも成熟した手
法である。しかしながら、ＳｉＯ2 層形成をするために
は、酸素イオンを１０18 ions/cm2 以上も注入する必要
があるが、その注入時間は長大であり、生産性は高いと
はいえず、また、ウエハ−コストは高い。更に、結晶欠
陥は多く残存し、工業的に見て、少数キャリヤ−デバイ
スを作製できる充分な品質に至っていない； ３．多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構
造を形成する方法。この方法は、Ｐ型Ｓｉ単結晶基板表
面にＮ型Ｓｉ層をプロトンイオン注入（イマイ他, J.Cr
ystal Growth,vol 63, 547(1983) )、もしくは、エピタ
キシャル成長とパタ−ニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によ
りＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点があり、前述した種々のＳＯＩ構造
の半導体集積回路としての特長を十分には発揮するに至
っていない。
ャル成長の種子として用いない方法としては、次の方法
が挙げられる： １．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Ｓｉを数百ミクロ
ンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨
して分離したＳｉ活性層のみを残す工程に、制御性と生
産性の点から問題がある； ２．サイモックス（ＳＩＭＯＸ：Separation by ion im
planted oxygen) と称されるＳｉ単結晶基板中に酸素の
イオン注入によりＳｉＯ2 層を形成する方法であり、Ｓ
ｉプロセスと整合性が良いため現在もっとも成熟した手
法である。しかしながら、ＳｉＯ2 層形成をするために
は、酸素イオンを１０18 ions/cm2 以上も注入する必要
があるが、その注入時間は長大であり、生産性は高いと
はいえず、また、ウエハ−コストは高い。更に、結晶欠
陥は多く残存し、工業的に見て、少数キャリヤ−デバイ
スを作製できる充分な品質に至っていない； ３．多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構
造を形成する方法。この方法は、Ｐ型Ｓｉ単結晶基板表
面にＮ型Ｓｉ層をプロトンイオン注入（イマイ他, J.Cr
ystal Growth,vol 63, 547(1983) )、もしくは、エピタ
キシャル成長とパタ−ニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によ
りＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点があり、前述した種々のＳＯＩ構造
の半導体集積回路としての特長を十分には発揮するに至
っていない。
【０００９】一方、Ｓｉ基板の表面に酸化シリコン絶縁
膜を形成し該絶縁膜上にＳｉ層を形成してなるＳＯＩ構
造において、Ｓｉ基板の一部を絶縁膜にまで到達する様
に除去して空洞を形成することにより、酸化シリコン絶
縁膜とＳｉ層との積層体の一部を支持体なしの薄膜とし
た半導体基材を用いて半導体装置を製造することがなさ
れている。この半導体基材の作製の際にはＳｉ基板をエ
ッチングするのであるが、該エッチングの際には絶縁膜
に対するＳｉのエッチング選択比ができるだけ大きく且
つ安定しているのが好ましいが、酸化シリコン絶縁膜を
用いた場合にはこの選択比が十分大きいとはいえず良好
な薄膜が得られない。
膜を形成し該絶縁膜上にＳｉ層を形成してなるＳＯＩ構
造において、Ｓｉ基板の一部を絶縁膜にまで到達する様
に除去して空洞を形成することにより、酸化シリコン絶
縁膜とＳｉ層との積層体の一部を支持体なしの薄膜とし
た半導体基材を用いて半導体装置を製造することがなさ
れている。この半導体基材の作製の際にはＳｉ基板をエ
ッチングするのであるが、該エッチングの際には絶縁膜
に対するＳｉのエッチング選択比ができるだけ大きく且
つ安定しているのが好ましいが、酸化シリコン絶縁膜を
用いた場合にはこの選択比が十分大きいとはいえず良好
な薄膜が得られない。
【００１０】本発明は、上記したような問題点を解決
し、上記したような要求に応えることができ且つ特に絶
縁膜を介してＳｉ基板上にＳｉ層を形成し該Ｓｉ基板の
一部に絶縁膜に達する空洞を形成してなる良好な半導体
基材を優れた生産性、制御性、均一性及び経済性をもっ
て得ることを目的とするものである。
し、上記したような要求に応えることができ且つ特に絶
縁膜を介してＳｉ基板上にＳｉ層を形成し該Ｓｉ基板の
一部に絶縁膜に達する空洞を形成してなる良好な半導体
基材を優れた生産性、制御性、均一性及び経済性をもっ
て得ることを目的とするものである。
【００１１】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、シリコン基板の少なく
とも第１の表面に絶縁膜が形成されており、該絶縁膜上
にシリコン層が形成されており、前記シリコン基板の一
部が第２の表面から前記絶縁膜との界面まで除去されて
いる半導体基材であって、前記絶縁膜は前記シリコン層
側界面部が前記シリコン基板側界面部に比べて酸素リッ
チなシリコン化合物からなり且つ前記シリコン基板側界
面部が前記シリコン層側界面部に比べて窒素リッチなシ
リコン化合物からなる、ことを特徴とする、半導体基
材、が提供される。
如き目的を達成するものとして、シリコン基板の少なく
とも第１の表面に絶縁膜が形成されており、該絶縁膜上
にシリコン層が形成されており、前記シリコン基板の一
部が第２の表面から前記絶縁膜との界面まで除去されて
いる半導体基材であって、前記絶縁膜は前記シリコン層
側界面部が前記シリコン基板側界面部に比べて酸素リッ
チなシリコン化合物からなり且つ前記シリコン基板側界
面部が前記シリコン層側界面部に比べて窒素リッチなシ
リコン化合物からなる、ことを特徴とする、半導体基
材、が提供される。
【００１２】本発明半導体基材においては、前記絶縁膜
として前記シリコン層側界面部から前記シリコン基板側
界面部へと組成が連続的に変化するシリコン化合物から
なるものを用いることができる。
として前記シリコン層側界面部から前記シリコン基板側
界面部へと組成が連続的に変化するシリコン化合物から
なるものを用いることができる。
【００１３】また、本発明によれば、以上の如き目的を
達成するものとして、以上の様な半導体基材を作製する
方法であって、シリコン基板の第１の表面上に先ず比較
的窒素リッチなシリコン化合物を堆積させ且つ最後に酸
素リッチなシリコン化合物を堆積させて絶縁膜を形成
し、一方、多孔質シリコンの表面に非多孔質単結晶シリ
コン層を形成し、該非多孔質単結晶シリコン層の表面に
対し前記シリコン基板上の絶縁膜の表面を接合し、前記
多孔質シリコンをエッチングにより除去し、前記シリコ
ン基板の一部を第２の表面側から前記絶縁膜が露出する
までエッチング除去する、ことを特徴とする、半導体基
材の作製方法、が提供される。
達成するものとして、以上の様な半導体基材を作製する
方法であって、シリコン基板の第１の表面上に先ず比較
的窒素リッチなシリコン化合物を堆積させ且つ最後に酸
素リッチなシリコン化合物を堆積させて絶縁膜を形成
し、一方、多孔質シリコンの表面に非多孔質単結晶シリ
コン層を形成し、該非多孔質単結晶シリコン層の表面に
対し前記シリコン基板上の絶縁膜の表面を接合し、前記
多孔質シリコンをエッチングにより除去し、前記シリコ
ン基板の一部を第２の表面側から前記絶縁膜が露出する
までエッチング除去する、ことを特徴とする、半導体基
材の作製方法、が提供される。
【００１４】本発明作製方法においては、前記多孔質シ
リコンの表面に非多孔質単結晶シリコン層を形成する工
程をエピタキシャル成長を用いて行うことができる。
リコンの表面に非多孔質単結晶シリコン層を形成する工
程をエピタキシャル成長を用いて行うことができる。
【００１５】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は、本発明による半導体基材の作製工程
の一例を示す模式的断面図である。
説明する。図１は、本発明による半導体基材の作製工程
の一例を示す模式的断面図である。
【００１６】先ず、図１（ａ）に示す様に、Ｓｉ基板２
を用意し、その上面に絶縁膜４を形成する。該絶縁膜
は、基板２との界面（下面）部が上面部に比べて比較的
窒素リッチなシリコン化合物からなる層であり、且つ上
面部が下面部に比べて比較的酸素リッチなシリコン化合
物から層である。この様なシリコン化合物層としては例
えば以下に示す層（成膜方法及び成膜条件の一例をも示
す）が例示される： （１）ＳｉＯ2 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス ＳｉＨ4 ３００ＳＣＣＭ 温度 ３００℃ （２）ＳｉＮ1.5 Ｏ1.1 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス Ｎ2 ６００ＳＣＣＭ ＳｉＨ4 １５０ＳＣＣＭ Ｎ2 Ｏ ６３０ＳＣＣＭ ＮＨ3 ２７０ＳＣＣＭ 温度 ３００℃ （３）Ｓｉ3 Ｎ6.3 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス Ｎ2 ６００ＳＣＣＭ ＳｉＨ4 １４０ＳＣＣＭ ＮＨ3 ６００ＳＣＣＭ 温度 ３００℃ （４）Ｓｉ3 Ｎ4 層 成膜方法； 減圧ＣＶＤ法 成膜条件； ガス ＳｉＨ4 ３５ＳＣＣＭ ＮＨ3 ４１０ＳＣＣＭ 温度 ７８０℃ （５）ＢＰＳＧ層 成膜方法； 常圧ＣＶＤ法 成膜条件； ガス Ｎ2 １６０００ＳＣＣＭ ＰＨ3 １０００ＳＣＣＭ Ｂ2 Ｈ6 １３５０ＳＣＣＭ Ｏ2 ４０００ＳＣＣＭ ＳｉＨ4 ６００ＳＣＣＭ 温度 ４００℃ これらの層のうちから２つを適宜選択し、比較的窒素リ
ッチな方を下面部の層として用い、比較的酸素リッチな
方を上面部の層として用いる。例えば、下面部の層とし
てＳｉ3 Ｎ6.3 層を用い上面部の層としてＳｉＯ2 層を
用いることができ、下面部の層としてＳｉＮ1.5 Ｏ1.1
層を用い上面部の層としてＳｉＯ2 層を用いることがで
き、下面部の層としてＳｉ3 Ｎ6.3 層を用い上面部の層
としてＳｉＮ1.5 Ｏ1.1 層を用いることができ、下面部
の層としてＳｉ3 Ｎ4 層を用い上面部の層としてＢＰＳ
Ｇ層を用いることができる。
を用意し、その上面に絶縁膜４を形成する。該絶縁膜
は、基板２との界面（下面）部が上面部に比べて比較的
窒素リッチなシリコン化合物からなる層であり、且つ上
面部が下面部に比べて比較的酸素リッチなシリコン化合
物から層である。この様なシリコン化合物層としては例
えば以下に示す層（成膜方法及び成膜条件の一例をも示
す）が例示される： （１）ＳｉＯ2 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス ＳｉＨ4 ３００ＳＣＣＭ 温度 ３００℃ （２）ＳｉＮ1.5 Ｏ1.1 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス Ｎ2 ６００ＳＣＣＭ ＳｉＨ4 １５０ＳＣＣＭ Ｎ2 Ｏ ６３０ＳＣＣＭ ＮＨ3 ２７０ＳＣＣＭ 温度 ３００℃ （３）Ｓｉ3 Ｎ6.3 層 成膜方法； プラズマＣＶＤ法 成膜条件； ガス Ｎ2 ６００ＳＣＣＭ ＳｉＨ4 １４０ＳＣＣＭ ＮＨ3 ６００ＳＣＣＭ 温度 ３００℃ （４）Ｓｉ3 Ｎ4 層 成膜方法； 減圧ＣＶＤ法 成膜条件； ガス ＳｉＨ4 ３５ＳＣＣＭ ＮＨ3 ４１０ＳＣＣＭ 温度 ７８０℃ （５）ＢＰＳＧ層 成膜方法； 常圧ＣＶＤ法 成膜条件； ガス Ｎ2 １６０００ＳＣＣＭ ＰＨ3 １０００ＳＣＣＭ Ｂ2 Ｈ6 １３５０ＳＣＣＭ Ｏ2 ４０００ＳＣＣＭ ＳｉＨ4 ６００ＳＣＣＭ 温度 ４００℃ これらの層のうちから２つを適宜選択し、比較的窒素リ
ッチな方を下面部の層として用い、比較的酸素リッチな
方を上面部の層として用いる。例えば、下面部の層とし
てＳｉ3 Ｎ6.3 層を用い上面部の層としてＳｉＯ2 層を
用いることができ、下面部の層としてＳｉＮ1.5 Ｏ1.1
層を用い上面部の層としてＳｉＯ2 層を用いることがで
き、下面部の層としてＳｉ3 Ｎ6.3 層を用い上面部の層
としてＳｉＮ1.5 Ｏ1.1 層を用いることができ、下面部
の層としてＳｉ3 Ｎ4 層を用い上面部の層としてＢＰＳ
Ｇ層を用いることができる。
【００１７】以上の様な絶縁膜４の下面部の層の厚さは
例えば５００〜３０００Å程度であり上面部の層の厚さ
は例えば０．３〜１．０μｍ程度である。
例えば５００〜３０００Å程度であり上面部の層の厚さ
は例えば０．３〜１．０μｍ程度である。
【００１８】尚、本発明では、絶縁膜４は以上の様な下
面部層と上面部層との間に少なくとも１層の中間層が介
在してもよい。該中間層としては組成が膜厚方向に連続
的に変化する様な層を用いてもよいし、更には下面部層
内や上面部層内においても組成が膜厚方向に連続的に変
化していてもよい。この様な連続的変化の場合には膜厚
方向に酸素含有量及び窒素含有量が単調変化となる様に
するのが好ましい。
面部層と上面部層との間に少なくとも１層の中間層が介
在してもよい。該中間層としては組成が膜厚方向に連続
的に変化する様な層を用いてもよいし、更には下面部層
内や上面部層内においても組成が膜厚方向に連続的に変
化していてもよい。この様な連続的変化の場合には膜厚
方向に酸素含有量及び窒素含有量が単調変化となる様に
するのが好ましい。
【００１９】ここで、エッチャントとしてＫＯＨを用い
て８０℃で上記５つの層及びＳｉのエッチング速度を調
べた結果を示す： （０）Ｓｉ エッチング速度 ７０μｍ／ｍｉｎ （１）ＳｉＯ2 層 エッチング速度 ０．０３６μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２０００ （２）ＳｉＮ1.5 Ｏ1.1 層 エッチング速度 ０．００３５μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２００００ （３）Ｓｉ3 Ｎ6.3 層 エッチング速度 ０．００１７μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／４００００ （４）Ｓｉ3 Ｎ4 層 エッチング速度 ０．０００３μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２０００００ （５）ＢＰＳＧ層 エッチング速度 ０．０１５μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／４７００ 。
て８０℃で上記５つの層及びＳｉのエッチング速度を調
べた結果を示す： （０）Ｓｉ エッチング速度 ７０μｍ／ｍｉｎ （１）ＳｉＯ2 層 エッチング速度 ０．０３６μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２０００ （２）ＳｉＮ1.5 Ｏ1.1 層 エッチング速度 ０．００３５μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２００００ （３）Ｓｉ3 Ｎ6.3 層 エッチング速度 ０．００１７μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／４００００ （４）Ｓｉ3 Ｎ4 層 エッチング速度 ０．０００３μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／２０００００ （５）ＢＰＳＧ層 エッチング速度 ０．０１５μｍ／ｍｉｎ Ｓｉに対するエッチング選択比 １／４７００ 。
【００２０】一方、図１（ｂ）に示す様に、多孔質Ｓｉ
基板６の表面に単結晶Ｓｉ層８を形成する。
基板６の表面に単結晶Ｓｉ層８を形成する。
【００２１】ここで、理解の容易化のために、多孔質シ
リコン（Ｓｉ）につき説明する。多孔質Ｓｉは、Uhlir
等によって１９５６年に半導体の電解研磨の研究過程に
於て発見された（A.Uhlir, Bell Syst.Tech.J., vol 3
5,p.333(1956)) 。また、ウナガミ等は、陽極化成にお
けるＳｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極
反応には正孔が必要であり、その反応は、次のようであ
ると報告している（T.ウナガミ: J. Electrochem.Soc.,
vol. 127, p.476 (1980) ）： Si + 2HF + (2-n)e+ → SiF2 + 2H+ + ne- SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 又は、 Si + 4HF + (4-λ)e+ → SiF4 + 4H++ λe- SiF4 + 2HF → H2SiF6 ここで、ｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλは夫々シリコン１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質シリコンが形成される
としている。
リコン（Ｓｉ）につき説明する。多孔質Ｓｉは、Uhlir
等によって１９５６年に半導体の電解研磨の研究過程に
於て発見された（A.Uhlir, Bell Syst.Tech.J., vol 3
5,p.333(1956)) 。また、ウナガミ等は、陽極化成にお
けるＳｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極
反応には正孔が必要であり、その反応は、次のようであ
ると報告している（T.ウナガミ: J. Electrochem.Soc.,
vol. 127, p.476 (1980) ）： Si + 2HF + (2-n)e+ → SiF2 + 2H+ + ne- SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 又は、 Si + 4HF + (4-λ)e+ → SiF4 + 4H++ λe- SiF4 + 2HF → H2SiF6 ここで、ｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλは夫々シリコン１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質シリコンが形成される
としている。
【００２２】この様に、多孔質Ｓｉを作製するためには
正孔が必要であり、ｎ型Ｓｉに比べてｐ型Ｓｉの方が多
孔質Ｓｉに変質しやすい。しかし、ｎ型Ｓｉも正孔の注
入があれば多孔質Ｓｉに変質することが知られている
（R.P.Holmstorm, I.J.Y.Chi Appl.Phys.Lett. Vol.42,
386(1983)）。
正孔が必要であり、ｎ型Ｓｉに比べてｐ型Ｓｉの方が多
孔質Ｓｉに変質しやすい。しかし、ｎ型Ｓｉも正孔の注
入があれば多孔質Ｓｉに変質することが知られている
（R.P.Holmstorm, I.J.Y.Chi Appl.Phys.Lett. Vol.42,
386(1983)）。
【００２３】この多孔質Ｓｉは、単結晶Ｓｉの密度２．
３３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％
に変化させることで、その密度を１．１〜０．６ｇ／ｃ
ｍ3の範囲に変化させることができる。多孔質Ｓｉは、
透過型電子顕微鏡による観察によれば、平均約６００オ
ングストロ−ム程度の径の孔が形成されている。上記の
様に、多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分
以下になるにもかかわらず、単結晶性は維持されてお
り、その表面に単結晶Ｓｉ層をエピタキシャル成長させ
ることも可能である。また、多孔質Ｓｉは、その内部に
大量の空隙が形成され密度が半分以下に減少するため
に、体積に比べて表面積が飛躍的に増大し、その化学エ
ッチング速度は、非多孔質Ｓｉのエッチング速度に比べ
て、著しく増速される。
３３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％
に変化させることで、その密度を１．１〜０．６ｇ／ｃ
ｍ3の範囲に変化させることができる。多孔質Ｓｉは、
透過型電子顕微鏡による観察によれば、平均約６００オ
ングストロ−ム程度の径の孔が形成されている。上記の
様に、多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分
以下になるにもかかわらず、単結晶性は維持されてお
り、その表面に単結晶Ｓｉ層をエピタキシャル成長させ
ることも可能である。また、多孔質Ｓｉは、その内部に
大量の空隙が形成され密度が半分以下に減少するため
に、体積に比べて表面積が飛躍的に増大し、その化学エ
ッチング速度は、非多孔質Ｓｉのエッチング速度に比べ
て、著しく増速される。
【００２４】次に、陽極化成により多孔質Ｓｉを形成す
る方法につき説明する。ｐ型の単結晶Ｓｉ基板を用意
し、陽極化成装置にセットする。即ち、陽極化成装置で
は、基板がフッ酸系の溶液に接していて、該溶液中にて
基板の一方の側に負の電極が配置され他方の側に正の電
極が配置されている。多孔質化はフッ酸系溶液に接して
いる基板の負の電極側から起こる。フッ酸系溶液として
は一般的には濃フッ酸（５０％ＨＦ）を用いる。陽極化
成中に基体の表面から発生する気泡を効率よく取り除く
目的で、界面活性剤としてメタノール、エタノール、プ
ロパノール、イソプロパノール等のアルコールを加える
ことができる。尚、界面活性剤添加の代わりに撹拌器に
よる撹拌を用いてもよい。電極としては、フッ酸系溶液
に対して侵食されない様な材料たとえば金（Ａｕ）、白
金（Ｐｔ）などを用いる。陽極化成を行う電流値は数百
ｍＡ／ｃｍ2 以下の適宜の値を用いる。この電流値は多
孔質化したＳｉの表面に良質のエピタキシャル成長がで
きる様な範囲内で適宜選択する。通常、電流値が大きい
と、陽極化成の速度が増すと同時に、多孔質Ｓｉ層の密
度が小さくなる。即ち、空隙の占める体積が大きくな
る。これによって、エピタキシャル成長の条件が変わっ
てくるのである。
る方法につき説明する。ｐ型の単結晶Ｓｉ基板を用意
し、陽極化成装置にセットする。即ち、陽極化成装置で
は、基板がフッ酸系の溶液に接していて、該溶液中にて
基板の一方の側に負の電極が配置され他方の側に正の電
極が配置されている。多孔質化はフッ酸系溶液に接して
いる基板の負の電極側から起こる。フッ酸系溶液として
は一般的には濃フッ酸（５０％ＨＦ）を用いる。陽極化
成中に基体の表面から発生する気泡を効率よく取り除く
目的で、界面活性剤としてメタノール、エタノール、プ
ロパノール、イソプロパノール等のアルコールを加える
ことができる。尚、界面活性剤添加の代わりに撹拌器に
よる撹拌を用いてもよい。電極としては、フッ酸系溶液
に対して侵食されない様な材料たとえば金（Ａｕ）、白
金（Ｐｔ）などを用いる。陽極化成を行う電流値は数百
ｍＡ／ｃｍ2 以下の適宜の値を用いる。この電流値は多
孔質化したＳｉの表面に良質のエピタキシャル成長がで
きる様な範囲内で適宜選択する。通常、電流値が大きい
と、陽極化成の速度が増すと同時に、多孔質Ｓｉ層の密
度が小さくなる。即ち、空隙の占める体積が大きくな
る。これによって、エピタキシャル成長の条件が変わっ
てくるのである。
【００２５】例えば、２００μｍ厚のｐ型（１００）単
結晶Ｓｉ基板を５０％ＨＦ溶液中で電流密度１００ｍＡ
／ｃｍ2 で陽極化成処理することにより多孔質化速度約
８．４μｍ／ｍｉｎで約２４分間で基板全体を多孔質化
することができる。
結晶Ｓｉ基板を５０％ＨＦ溶液中で電流密度１００ｍＡ
／ｃｍ2 で陽極化成処理することにより多孔質化速度約
８．４μｍ／ｍｉｎで約２４分間で基板全体を多孔質化
することができる。
【００２６】次に、多孔質Ｓｉ基板６の表面にエピタキ
シャル成長により単結晶Ｓｉ層８を形成する。エピタキ
シャル成長には減圧ＣＶＤ法を用いることができる。
シャル成長により単結晶Ｓｉ層８を形成する。エピタキ
シャル成長には減圧ＣＶＤ法を用いることができる。
【００２７】次に、図１（ｃ）に示す様に、上記図１
（ａ）の絶縁膜４の表面に上記図１（ｂ）の単結晶Ｓｉ
層８の表面を接合する。この接合は、例えば接合面を洗
浄し、次いで該接合面どうしを適合させ、熱処理するこ
とにより行われる。熱処理は酸素、窒素、水素、希ガス
等の雰囲気中で、６００℃以上の温度で行う。一般的
に、熱処理温度が高ければ高いほど、界面の結合力が強
まる。本発明では、絶縁膜４として上面部に酸素リッチ
なシリコン化合物例えばＳｉＯ2 層を用いるので、単結
晶Ｓｉ層８の表面との接合は良好になされ、接合面にボ
イドが介在することが殆どなく熱処理によっても剥離す
ることがなく接合強度が大きい。
（ａ）の絶縁膜４の表面に上記図１（ｂ）の単結晶Ｓｉ
層８の表面を接合する。この接合は、例えば接合面を洗
浄し、次いで該接合面どうしを適合させ、熱処理するこ
とにより行われる。熱処理は酸素、窒素、水素、希ガス
等の雰囲気中で、６００℃以上の温度で行う。一般的
に、熱処理温度が高ければ高いほど、界面の結合力が強
まる。本発明では、絶縁膜４として上面部に酸素リッチ
なシリコン化合物例えばＳｉＯ2 層を用いるので、単結
晶Ｓｉ層８の表面との接合は良好になされ、接合面にボ
イドが介在することが殆どなく熱処理によっても剥離す
ることがなく接合強度が大きい。
【００２８】その後、多孔質Ｓｉ基板６を除去するた
め、非多孔質Ｓｉと多孔質Ｓｉとのエッチングの選択比
の高いエッチャントを用いて、エッチングを行う。好適
に用いられるエッチャントとしては、フッ硝酸酢酸溶液
が挙げられる。例えば、フッ硝酸酢酸溶液（１：３：
８）に対するエッチング速度は、非多孔質単結晶Ｓｉの
場合は１μｍ／ｍｉｎ弱程度であるが、多孔質単結晶Ｓ
ｉの場合はその約１００倍に増速される。かくして図１
（ｄ）に示される様にＳｉ基板２上に絶縁膜４を介して
エピタキシャル成長単結晶Ｓｉ層８が接合されたＳＯＩ
構造が得られる。
め、非多孔質Ｓｉと多孔質Ｓｉとのエッチングの選択比
の高いエッチャントを用いて、エッチングを行う。好適
に用いられるエッチャントとしては、フッ硝酸酢酸溶液
が挙げられる。例えば、フッ硝酸酢酸溶液（１：３：
８）に対するエッチング速度は、非多孔質単結晶Ｓｉの
場合は１μｍ／ｍｉｎ弱程度であるが、多孔質単結晶Ｓ
ｉの場合はその約１００倍に増速される。かくして図１
（ｄ）に示される様にＳｉ基板２上に絶縁膜４を介して
エピタキシャル成長単結晶Ｓｉ層８が接合されたＳＯＩ
構造が得られる。
【００２９】尚、上記多孔質Ｓｉのエッチングのための
エッチャントとしては、上記フッ硝酸酢酸溶液の他に、
フッ酸、バッファードフッ酸、及びフッ酸またはバッフ
ァードフッ酸とアルコール（エチルアルコール、イソプ
ロピルアルコール等）または／及び過酸化水素水との混
合液を用いることができる。アルコールを添加すること
によって、撹拌することなしにエッチングによる反応生
成気体の気泡を瞬時にエッチング表面から除去でき、均
一に且つ効率よく多孔質Ｓｉをエッチングすることがで
きる。また、過酸化水素水を添加することによって、Ｓ
ｉの酸化を増速し、反応速度を無添加の場合に比べて増
速させることが可能になり、更に過酸化水素水の比率を
変えることにより、その反応速度を制御することができ
る。溶液濃度及び温度の条件は、フッ酸、バッファード
フッ酸、及び上記過酸化水素水、またはアルコール等が
それぞれ効果を奏し、エッチング速度が製造工程上差し
支えない範囲で設定される。
エッチャントとしては、上記フッ硝酸酢酸溶液の他に、
フッ酸、バッファードフッ酸、及びフッ酸またはバッフ
ァードフッ酸とアルコール（エチルアルコール、イソプ
ロピルアルコール等）または／及び過酸化水素水との混
合液を用いることができる。アルコールを添加すること
によって、撹拌することなしにエッチングによる反応生
成気体の気泡を瞬時にエッチング表面から除去でき、均
一に且つ効率よく多孔質Ｓｉをエッチングすることがで
きる。また、過酸化水素水を添加することによって、Ｓ
ｉの酸化を増速し、反応速度を無添加の場合に比べて増
速させることが可能になり、更に過酸化水素水の比率を
変えることにより、その反応速度を制御することができ
る。溶液濃度及び温度の条件は、フッ酸、バッファード
フッ酸、及び上記過酸化水素水、またはアルコール等が
それぞれ効果を奏し、エッチング速度が製造工程上差し
支えない範囲で設定される。
【００３０】フッ酸を用いる場合、エッチング液におい
て、ＨＦ濃度は好ましくは１〜９５％、より好ましくは
５〜９０％、さらに好ましくは５〜８０％の範囲で設定
される。バッファードフッ酸を用いる場合、エッチング
液において、ＨＦ濃度は好ましくは１〜９５％、より好
ましくは１〜８５％、さらに好ましくは１〜７０％の範
囲で設定され、ＮＨ4 Ｆ濃度は好ましくは１〜９５％、
より好ましくは５〜９０％、さらに好ましくは５〜８０
％の範囲で設定される。
て、ＨＦ濃度は好ましくは１〜９５％、より好ましくは
５〜９０％、さらに好ましくは５〜８０％の範囲で設定
される。バッファードフッ酸を用いる場合、エッチング
液において、ＨＦ濃度は好ましくは１〜９５％、より好
ましくは１〜８５％、さらに好ましくは１〜７０％の範
囲で設定され、ＮＨ4 Ｆ濃度は好ましくは１〜９５％、
より好ましくは５〜９０％、さらに好ましくは５〜８０
％の範囲で設定される。
【００３１】エッチング液において、Ｈ2 Ｏ2 濃度は好
ましくは１〜９５％、より好ましくは５〜９０％、さら
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。エッチング液におい
て、アルコール濃度は好ましくは８０％以下、より好ま
しくは６０％以下、さらに好ましくは４０％以下で、且
つ上記アルコールの効果を奏する範囲で設定される。
ましくは１〜９５％、より好ましくは５〜９０％、さら
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。エッチング液におい
て、アルコール濃度は好ましくは８０％以下、より好ま
しくは６０％以下、さらに好ましくは４０％以下で、且
つ上記アルコールの効果を奏する範囲で設定される。
【００３２】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
【００３３】次に、図１（ｅ）に示す様に、Ｓｉ基板２
の下面側から所望の部分のみを選択的にエッチング除去
して、空洞１０を形成する。この空洞形成のためのエッ
チングには、エッチャントとしてＫＯＨを用いることが
でき、その際Ｓｉ基板２の下面に上記空洞形成のための
マスクを形成し、エッチング後該マスクを除去する。本
発明では、絶縁膜４として下面部に窒素リッチなシリコ
ン化合物例えばＳｉ3Ｎ4 層を用いるので、空洞形成の
ためのＳｉ基板２のエッチングの際にＳｉと比較してエ
ッチング速度が極めて小さく、このため絶縁膜４は実質
上エッチングにより損傷を受けることがなく良好な薄膜
として残留する。
の下面側から所望の部分のみを選択的にエッチング除去
して、空洞１０を形成する。この空洞形成のためのエッ
チングには、エッチャントとしてＫＯＨを用いることが
でき、その際Ｓｉ基板２の下面に上記空洞形成のための
マスクを形成し、エッチング後該マスクを除去する。本
発明では、絶縁膜４として下面部に窒素リッチなシリコ
ン化合物例えばＳｉ3Ｎ4 層を用いるので、空洞形成の
ためのＳｉ基板２のエッチングの際にＳｉと比較してエ
ッチング速度が極めて小さく、このため絶縁膜４は実質
上エッチングにより損傷を受けることがなく良好な薄膜
として残留する。
【００３４】
【発明の効果】以上詳述した様に、本発明によれば、Ｓ
ｉ層側界面部がＳｉ基板側界面部に比べて酸素リッチな
Ｓｉ化合物であり且つＳｉ基板側界面部がＳｉ層側界面
部に比べて窒素リッチなＳｉ化合物である様な絶縁膜を
用いてＳＯＩ構造を構成するので、該絶縁膜とＳｉ層と
の接合は良好になされ接合面にボイドが介在することが
殆どなく接合強度が大きいし、また空洞形成のためのＳ
ｉ基板のエッチングの際に絶縁膜が損傷を受けることが
なく良好な薄膜として残留する。従って、本発明によれ
ば、絶縁膜を介してＳｉ基板上にＳｉ層を形成し該Ｓｉ
基板の一部に絶縁膜に達する空洞を形成してなる良好な
半導体基材を、優れた生産性、制御性、均一性及び経済
性をもって得ることができる。
ｉ層側界面部がＳｉ基板側界面部に比べて酸素リッチな
Ｓｉ化合物であり且つＳｉ基板側界面部がＳｉ層側界面
部に比べて窒素リッチなＳｉ化合物である様な絶縁膜を
用いてＳＯＩ構造を構成するので、該絶縁膜とＳｉ層と
の接合は良好になされ接合面にボイドが介在することが
殆どなく接合強度が大きいし、また空洞形成のためのＳ
ｉ基板のエッチングの際に絶縁膜が損傷を受けることが
なく良好な薄膜として残留する。従って、本発明によれ
ば、絶縁膜を介してＳｉ基板上にＳｉ層を形成し該Ｓｉ
基板の一部に絶縁膜に達する空洞を形成してなる良好な
半導体基材を、優れた生産性、制御性、均一性及び経済
性をもって得ることができる。
【図１】本発明による半導体基材の作製工程の一例を示
す模式的断面図である。
す模式的断面図である。
２ Ｓｉ基板 ４ 絶縁膜 ６ 多孔質Ｓｉ基板 ８ エピタキシャル成長単結晶Ｓｉ層 １０ 空洞
Claims (4)
- 【請求項１】 シリコン基板の少なくとも第１の表面に
絶縁膜が形成されており、該絶縁膜上にシリコン層が形
成されており、前記シリコン基板の一部が第２の表面か
ら前記絶縁膜との界面まで除去されている半導体基材で
あって、 前記絶縁膜は前記シリコン層側界面部が前記シリコン基
板側界面部に比べて酸素リッチなシリコン化合物からな
り且つ前記シリコン基板側界面部が前記シリコン層側界
面部に比べて窒素リッチなシリコン化合物からなる、こ
とを特徴とする、半導体基材。 - 【請求項２】 前記絶縁膜が前記シリコン層側界面部か
ら前記シリコン基板側界面部へと組成が連続的に変化す
るシリコン化合物からなる、請求項１に記載の半導体基
材。 - 【請求項３】 請求項１に記載の半導体基材を作製する
方法であって、 シリコン基板の第１の表面上に先ず比較的窒素リッチな
シリコン化合物を堆積させ且つ最後に酸素リッチなシリ
コン化合物を堆積させて絶縁膜を形成し、 一方、多孔質シリコンの表面に非多孔質単結晶シリコン
層を形成し、 該非多孔質単結晶シリコン層の表面に対し前記シリコン
基板上の絶縁膜の表面を接合し、 前記多孔質シリコンをエッチングにより除去し、 前記シリコン基板の一部を第２の表面側から前記絶縁膜
が露出するまでエッチング除去する、ことを特徴とす
る、半導体基材の作製方法。 - 【請求項４】 前記多孔質シリコンの表面に非多孔質単
結晶シリコン層を形成する工程をエピタキシャル成長を
用いて行う、請求項３に記載の半導体基材の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04041949A JP3080196B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基材及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04041949A JP3080196B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基材及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217894A JPH05217894A (ja) | 1993-08-27 |
| JP3080196B2 true JP3080196B2 (ja) | 2000-08-21 |
Family
ID=12622459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04041949A Expired - Fee Related JP3080196B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基材及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080196B2 (ja) |
-
1992
- 1992-01-31 JP JP04041949A patent/JP3080196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05217894A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| US6100165A (en) | Method of manufacturing semiconductor article | |
| EP0747935B1 (en) | Process for preparing an SOI-member | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3080196B2 (ja) | 半導体基材及びその作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3114894B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法、半導体装置の製造方法及び絶縁ゲート型電界効果トランジスタ | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JP3088032B2 (ja) | 半導体装置 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |