JPH05217829A - 半導体基体及びその作製方法 - Google Patents
半導体基体及びその作製方法Info
- Publication number
- JPH05217829A JPH05217829A JP4046305A JP4630592A JPH05217829A JP H05217829 A JPH05217829 A JP H05217829A JP 4046305 A JP4046305 A JP 4046305A JP 4630592 A JP4630592 A JP 4630592A JP H05217829 A JPH05217829 A JP H05217829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- porous
- etching
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高価な小面積の化合物半導体基体
の代替足り得る光透過性基体上の化合物半導体基体の極
めて、現実的かつ、高生産性、高均一性、高制御性なる
作製方法及び半導体基体を提供することを目的とする。 【構成】 本半導体基体の作製方法は、第１のＳｉ基体
の表面層を多孔質化する工程、多孔質Ｓｉの孔の内壁を
酸化する工程、その上に単結晶化合物半導体を形成する
工程、該単結晶化合物半導体層の表面と別の光透過性基
体とを、絶縁層を介しあるいは直接貼り合わせ、まず、
第１のＳｉ基体を多孔質Ｓｉをエッチストップ層として
選択的にエッチングし、次に、多孔質Ｓｉを単結晶Ｓｉ
層をエッチストップ層として多孔質Ｓｉを除去し、光透
過性基体上に単結晶構造を有する化合物半導体層を均一
に形成することを特徴とする。オプトエレクトロニクス
に応用可能な高品質な光透過性化合物半導体基体を提供
することが可能となる。
の代替足り得る光透過性基体上の化合物半導体基体の極
めて、現実的かつ、高生産性、高均一性、高制御性なる
作製方法及び半導体基体を提供することを目的とする。 【構成】 本半導体基体の作製方法は、第１のＳｉ基体
の表面層を多孔質化する工程、多孔質Ｓｉの孔の内壁を
酸化する工程、その上に単結晶化合物半導体を形成する
工程、該単結晶化合物半導体層の表面と別の光透過性基
体とを、絶縁層を介しあるいは直接貼り合わせ、まず、
第１のＳｉ基体を多孔質Ｓｉをエッチストップ層として
選択的にエッチングし、次に、多孔質Ｓｉを単結晶Ｓｉ
層をエッチストップ層として多孔質Ｓｉを除去し、光透
過性基体上に単結晶構造を有する化合物半導体層を均一
に形成することを特徴とする。オプトエレクトロニクス
に応用可能な高品質な光透過性化合物半導体基体を提供
することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体及びその作
製方法に関し、更に詳しくは、誘電体分離あるいは、光
透過性基体上の単結晶半導体層に作成される電子デバイ
ス、集積回路に適する半導体基体及びその作製方法に関
するものである。
製方法に関し、更に詳しくは、誘電体分離あるいは、光
透過性基体上の単結晶半導体層に作成される電子デバイ
ス、集積回路に適する半導体基体及びその作製方法に関
するものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年にわたり、ＳＯＩ構造
の形成方法について研究されてきている。この内容は、
例えば以下の文献にまとめられている。
点を実現するために、ここ数十年にわたり、ＳＯＩ構造
の形成方法について研究されてきている。この内容は、
例えば以下の文献にまとめられている。
【０００４】Special Issue: "Single-crystal silicon
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, volume 63, no
3, pp429〜590 (1983).また、古くは、単結晶サファイ
ア基板上に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエ
ピタキシ−させて形成するＳＯＳ（シリコン オン サ
ファイア）が知られており、最も成熟したＳＯＩ技術と
して一応の成功を収めはしたが、Ｓｉ層と下地サファイ
ア基板界面の格子不整合により大量の結晶欠陥、サファ
イア基板からのアルミニュ−ムのＳｉ層への混入、そし
て何よりも基板の高価格と大面積化への遅れにより、そ
の応用の広がりが妨げられている。比較的近年には、サ
ファイア基板を使用せずにＳＯＩ構造を実現しようとい
う試みが行なわれている。この試みは、次の二つに大別
される。
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, volume 63, no
3, pp429〜590 (1983).また、古くは、単結晶サファイ
ア基板上に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエ
ピタキシ−させて形成するＳＯＳ（シリコン オン サ
ファイア）が知られており、最も成熟したＳＯＩ技術と
して一応の成功を収めはしたが、Ｓｉ層と下地サファイ
ア基板界面の格子不整合により大量の結晶欠陥、サファ
イア基板からのアルミニュ−ムのＳｉ層への混入、そし
て何よりも基板の高価格と大面積化への遅れにより、そ
の応用の広がりが妨げられている。比較的近年には、サ
ファイア基板を使用せずにＳＯＩ構造を実現しようとい
う試みが行なわれている。この試みは、次の二つに大別
される。
【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシ−ド
として横方向へエピタキシャル成長させ、ＳｉＯ2上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そ
のものを活性層として使用し、その下部にＳｉＯ2を形
成する。（この方法は、Ｓｉ層の堆積をともなわな
い。）また、化合物半導体上のデバイスはＳｉでは得ら
れない高い性能、たとえば、高速、発光など、を持って
いる。現在は、これらのデバイスはほとんどＧａＡｓ等
の化合物半導体基板上にエピタキシャル成長をしてその
中に作り込まれている。
開けてＳｉ基板を部分的に表出させ、その部分をシ−ド
として横方向へエピタキシャル成長させ、ＳｉＯ2上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そ
のものを活性層として使用し、その下部にＳｉＯ2を形
成する。（この方法は、Ｓｉ層の堆積をともなわな
い。）また、化合物半導体上のデバイスはＳｉでは得ら
れない高い性能、たとえば、高速、発光など、を持って
いる。現在は、これらのデバイスはほとんどＧａＡｓ等
の化合物半導体基板上にエピタキシャル成長をしてその
中に作り込まれている。
【０００６】
【発明が解決しようとする課題】上記１を実現する手段
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ2上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
（Zone Melting Recrystallization) が知られている。
これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要とな
り、固相成長法ではその結晶性が悪い。また、ビ−ムア
ニ−ル法では、収束ビ−ム走査による処理時間と、ビ−
ムの重なり具合、焦点調整などの制御性に問題がある。
このうち、Zone Melting Recrystallization法がもっと
も成熟しており、比較的大規模な集積回路も試作されて
はいるが、依然として、亜粒界等の結晶欠陥は、多数残
留しており、少数キャリヤ−デバイスを作成するにいた
ってない。
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ2上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
（Zone Melting Recrystallization) が知られている。
これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要とな
り、固相成長法ではその結晶性が悪い。また、ビ−ムア
ニ−ル法では、収束ビ−ム走査による処理時間と、ビ−
ムの重なり具合、焦点調整などの制御性に問題がある。
このうち、Zone Melting Recrystallization法がもっと
も成熟しており、比較的大規模な集積回路も試作されて
はいるが、依然として、亜粒界等の結晶欠陥は、多数残
留しており、少数キャリヤ−デバイスを作成するにいた
ってない。
【０００７】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
【０００８】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性、と生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性、と生産性の点から問題がある。
【０００９】２．サイモックス（ＳＩＭＯＸ：Seperati
on by ion implanted oxygen) と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ2層を形成する方
法であり、Ｓｉプロセスと整合性が良いため現在もっと
も成熟した手法である。しかしながら、ＳｉＯ2層形成
をするためには、酸素イオンを１０18ions/cm2以上も注
入する必要があるが、その注入時間は長大であり、生産
性は高いとはいえず、また、ウエハ−コストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、少数キャリ
ヤ−デバイスを作製できる充分な品質に至っていない。
on by ion implanted oxygen) と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ2層を形成する方
法であり、Ｓｉプロセスと整合性が良いため現在もっと
も成熟した手法である。しかしながら、ＳｉＯ2層形成
をするためには、酸素イオンを１０18ions/cm2以上も注
入する必要があるが、その注入時間は長大であり、生産
性は高いとはいえず、また、ウエハ−コストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、少数キャリ
ヤ−デバイスを作製できる充分な品質に至っていない。
【００１０】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他, J.Crystal Growth,vol 63, 547(1983) ),
もしくは、エピタキシャル成長とパタ−ニングによって
島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中
の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したの
ち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法で
ある。本方法では、分離されているＳｉ領域は、デバイ
ス工程のまえに決定されており、デバイス設計の自由度
を制限する場合があるという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他, J.Crystal Growth,vol 63, 547(1983) ),
もしくは、エピタキシャル成長とパタ−ニングによって
島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中
の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したの
ち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法で
ある。本方法では、分離されているＳｉ領域は、デバイ
ス工程のまえに決定されており、デバイス設計の自由度
を制限する場合があるという問題点がある。
【００１１】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合わ
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオ−ダ−かそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合わ
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオ−ダ−かそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
【００１２】１．研磨による薄膜化 ２．選択エッチングによる薄膜化 １の研磨では均一に薄膜化することが困難である。特に
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
【００１３】また、２のエッチングは均一な薄膜化に有
効とされているが、 ・せいぜい１０2と選択比が十分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある （C.Harendt,et.al.,J.Elect.Mater.Vol.20,267(199
1)、H.Baumgart,et.al.,Extended Abstract of ECS 1st
International Symposium of Wafer Bonding,pp-733(1
991)、C.E.Hunt,Extended Abstract of ECS 1st Intern
ational Symposium of Wafer Bonding,pp-696(199
1)）。
効とされているが、 ・せいぜい１０2と選択比が十分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある （C.Harendt,et.al.,J.Elect.Mater.Vol.20,267(199
1)、H.Baumgart,et.al.,Extended Abstract of ECS 1st
International Symposium of Wafer Bonding,pp-733(1
991)、C.E.Hunt,Extended Abstract of ECS 1st Intern
ational Symposium of Wafer Bonding,pp-696(199
1)）。
【００１４】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性に多くの
問題点が存在する。
いては、現状の方法では、その制御性、均一性に多くの
問題点が存在する。
【００１５】上で述べたように、化合物半導体のデバイ
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
【００１６】さらに、Ｓｉ基板上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
【００１７】また、格子のミスフィットを緩和するため
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
【００１８】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。
【００１９】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサ−や、投影型液晶画像表示装置を
構成するうえにおいて重要である。そして、センサ−や
表示装置の画素（絵素）をより一層、高密度化、高解像
度化、高精細化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。したがって、非晶質Ｓｉや多結晶
Ｓｉでは、その欠陥の多い結晶構造ゆえに要求されるあ
るいは今後要求されるに十分な性能を持った駆動素子を
作製することが難しい。
あるコンタクトセンサ−や、投影型液晶画像表示装置を
構成するうえにおいて重要である。そして、センサ−や
表示装置の画素（絵素）をより一層、高密度化、高解像
度化、高精細化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。したがって、非晶質Ｓｉや多結晶
Ｓｉでは、その欠陥の多い結晶構造ゆえに要求されるあ
るいは今後要求されるに十分な性能を持った駆動素子を
作製することが難しい。
【００２０】本発明は、透明基体（光透過性基体）上に
結晶性が単結晶ウエハ−並に優れたＳｉ結晶層を得るう
えで、生産性、均一性、制御性、コストの面において卓
越した半導体基体の作製方法を提案することを目的とす
る。
結晶性が単結晶ウエハ−並に優れたＳｉ結晶層を得るう
えで、生産性、均一性、制御性、コストの面において卓
越した半導体基体の作製方法を提案することを目的とす
る。
【００２１】更に、本発明は、従来のＳＯＩデバイスの
利点を実現し、応用可能な半導体基体の作製方法を提案
することも目的とする。
利点を実現し、応用可能な半導体基体の作製方法を提案
することも目的とする。
【００２２】
【課題を解決するための手段】本発明の半導体基体の作
製方法は、第１のＳｉ基体の少なくとも主面側の表面層
を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を酸化
する工程、該多孔質Ｓｉ層上に単結晶化合物半導体層を
形成する工程、該単結晶化合物半導体層表面と第１のＳ
ｉ基体とは別の光透過性基体の主面とを絶縁層を介し
て、あるいは絶縁層を界さずに、貼り合わせる工程、該
貼り合わせ基体の光透過性基体側にエッチング耐性マス
クを形成した後、第１のＳｉ基体を選択的にエッチング
して除去する第１エッチング工程、表面に露出した多孔
質Ｓｉ層を、該化合物半導体に対してＳｉのエッチング
速度の速いエッチング液を用いて、多孔質Ｓｉのみを選
択的に化学エッチングすることにより除去する第２エッ
チング工程、を少なくとも有することを特徴とする。
製方法は、第１のＳｉ基体の少なくとも主面側の表面層
を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を酸化
する工程、該多孔質Ｓｉ層上に単結晶化合物半導体層を
形成する工程、該単結晶化合物半導体層表面と第１のＳ
ｉ基体とは別の光透過性基体の主面とを絶縁層を介し
て、あるいは絶縁層を界さずに、貼り合わせる工程、該
貼り合わせ基体の光透過性基体側にエッチング耐性マス
クを形成した後、第１のＳｉ基体を選択的にエッチング
して除去する第１エッチング工程、表面に露出した多孔
質Ｓｉ層を、該化合物半導体に対してＳｉのエッチング
速度の速いエッチング液を用いて、多孔質Ｓｉのみを選
択的に化学エッチングすることにより除去する第２エッ
チング工程、を少なくとも有することを特徴とする。
【００２３】本発明の半導体基体の作製方法は、第１の
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶化合物半導体層を形成する工程、該
単結晶化合物半導体層表面と第１のＳｉ基体とは光透過
性基体の主面とを絶縁層を介して、あるいは絶縁層を界
さずに、貼り合わせる工程、該第１のＳｉ基体を多孔質
Ｓｉ層が露出する直前まで、あるいは一部露出するまで
研磨、研削により除去する工程、該貼り合わせ基体の光
透過性基体側にエッチング耐性マスクを形成した後、該
第１のＳｉ基体の残りを選択的にエッチングして除去す
る第１エッチング工程、表面に露出した多孔質Ｓｉ層
を、該化合物半導体に対してＳｉのエッチング速度の速
いエッチング液を用いて、多孔質Ｓｉのみを選択的に化
学エッチングすることにより除去する第２エッチング工
程、を少なくとも有することを特徴とする。
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶化合物半導体層を形成する工程、該
単結晶化合物半導体層表面と第１のＳｉ基体とは光透過
性基体の主面とを絶縁層を介して、あるいは絶縁層を界
さずに、貼り合わせる工程、該第１のＳｉ基体を多孔質
Ｓｉ層が露出する直前まで、あるいは一部露出するまで
研磨、研削により除去する工程、該貼り合わせ基体の光
透過性基体側にエッチング耐性マスクを形成した後、該
第１のＳｉ基体の残りを選択的にエッチングして除去す
る第１エッチング工程、表面に露出した多孔質Ｓｉ層
を、該化合物半導体に対してＳｉのエッチング速度の速
いエッチング液を用いて、多孔質Ｓｉのみを選択的に化
学エッチングすることにより除去する第２エッチング工
程、を少なくとも有することを特徴とする。
【００２４】本発明の半導体基体の作製方法は、第１の
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶の化合物半導体層を形成する工程、
該単結晶化合物半導体層表面と第１のＳｉ基体とは別の
光透過性基体の主面とを絶縁層を介して貼り合わせる工
程、該第１のＳｉ基体を多孔質Ｓｉ層が表出する直前ま
で、あるいは一部表出するまで研磨、研削により除去す
る工程、該貼り合わせ基体の光透過性基体側にエッチン
グ耐性マスクを形成した後、該第１のＳｉ基体の残りを
選択的にエッチングして除去する第１エッチング工程、
表面に露出した多孔質Ｓｉ層を、該化合物半導体に対し
てＳｉのエッチング速度の速いエッチング液を用いて、
多孔質Ｓｉのみを選択的に化学エッチングすることによ
り除去する第２エッチング工程、を少なくとも有するこ
とを特徴とする。
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶の化合物半導体層を形成する工程、
該単結晶化合物半導体層表面と第１のＳｉ基体とは別の
光透過性基体の主面とを絶縁層を介して貼り合わせる工
程、該第１のＳｉ基体を多孔質Ｓｉ層が表出する直前ま
で、あるいは一部表出するまで研磨、研削により除去す
る工程、該貼り合わせ基体の光透過性基体側にエッチン
グ耐性マスクを形成した後、該第１のＳｉ基体の残りを
選択的にエッチングして除去する第１エッチング工程、
表面に露出した多孔質Ｓｉ層を、該化合物半導体に対し
てＳｉのエッチング速度の速いエッチング液を用いて、
多孔質Ｓｉのみを選択的に化学エッチングすることによ
り除去する第２エッチング工程、を少なくとも有するこ
とを特徴とする。
【００２５】本発明の半導体基体の作製方法は、第１の
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶の化合物半導体層を形成する工程、
該単結晶化合物半導体層表面と第１のＳｉ基体とは別の
光透過性基体の主面とを貼り合わせる工程、該第１のＳ
ｉ基体を多孔質Ｓｉ層が表出する直前まで、あるいは一
部表出するまで研磨、研削により除去する工程、該貼り
合わせ基体の光透過性基体側にエッチング耐性マスクを
形成した後、該第１のＳｉ基体の残りを選択的にエッチ
ングして除去する第１エッチング工程、表面に露出した
多孔質Ｓｉ層を、該化合物半導体に対してＳｉのエッチ
ング速度の速いエッチング液を用いて、多孔質Ｓｉのみ
を選択的に化学エッチングすることにより除去する第２
エッチング工程、を少なくとも有することを特徴とす
る。
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶の化合物半導体層を形成する工程、
該単結晶化合物半導体層表面と第１のＳｉ基体とは別の
光透過性基体の主面とを貼り合わせる工程、該第１のＳ
ｉ基体を多孔質Ｓｉ層が表出する直前まで、あるいは一
部表出するまで研磨、研削により除去する工程、該貼り
合わせ基体の光透過性基体側にエッチング耐性マスクを
形成した後、該第１のＳｉ基体の残りを選択的にエッチ
ングして除去する第１エッチング工程、表面に露出した
多孔質Ｓｉ層を、該化合物半導体に対してＳｉのエッチ
ング速度の速いエッチング液を用いて、多孔質Ｓｉのみ
を選択的に化学エッチングすることにより除去する第２
エッチング工程、を少なくとも有することを特徴とす
る。
【００２６】
【作用】本発明によれば、良好な結晶性をもつ化合物半
導体層を光透過性基体上に大面積に形成することができ
る。
導体層を光透過性基体上に大面積に形成することができ
る。
【００２７】本発明の半導体基体の作製方法によれば、
二段階選択エッチングを行うことにより、大面積にわた
り均一平坦な、極めて優れた結晶性を有する化合物半導
体単結晶を光透過性基体上に得ることができる。
二段階選択エッチングを行うことにより、大面積にわた
り均一平坦な、極めて優れた結晶性を有する化合物半導
体単結晶を光透過性基体上に得ることができる。
【００２８】多孔質Ｓｉの内壁の酸化は、熱工程による
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングの選択比を向上させる、という効果もあ
る。１段目のバルクＳｉの選択エッチングは、多孔質Ｓ
ｉの内部表面は酸化膜で覆われているため、ＳｉＯ2よ
りＳｉのエッチング速度が高いエッチング液を用いるこ
とにより、多孔質Ｓｉ層が十分なエッチストップ層とな
る。
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングの選択比を向上させる、という効果もあ
る。１段目のバルクＳｉの選択エッチングは、多孔質Ｓ
ｉの内部表面は酸化膜で覆われているため、ＳｉＯ2よ
りＳｉのエッチング速度が高いエッチング液を用いるこ
とにより、多孔質Ｓｉ層が十分なエッチストップ層とな
る。
【００２９】本発明においては、多孔質Ｓｉの厚さの不
均一性や１段目のエッチングむら等により、多孔質Ｓｉ
層が初めに露出した領域は、他の領域のバルクＳｉのエ
ッチング完了を待っているため、多孔質Ｓｉが薄くなる
が、２段目のエッチングの選択比が抜群に優れており、
多孔質Ｓｉの残り厚さのむらは十分に補うことが可能と
なる。
均一性や１段目のエッチングむら等により、多孔質Ｓｉ
層が初めに露出した領域は、他の領域のバルクＳｉのエ
ッチング完了を待っているため、多孔質Ｓｉが薄くなる
が、２段目のエッチングの選択比が抜群に優れており、
多孔質Ｓｉの残り厚さのむらは十分に補うことが可能と
なる。
【００３０】本発明においては、大面積にわたり均一平
坦な、極めて優れた結晶性を有するＳｉ単結晶基体を用
いて、表面に形成した化合物半導体活性層を残して、そ
の片面から該活性層までを除去して、光透過性基体上に
欠陥の著しく少ない単結晶化合物半導体層を経済的に得
ることができる。
坦な、極めて優れた結晶性を有するＳｉ単結晶基体を用
いて、表面に形成した化合物半導体活性層を残して、そ
の片面から該活性層までを除去して、光透過性基体上に
欠陥の著しく少ない単結晶化合物半導体層を経済的に得
ることができる。
【００３１】本発明によれば、多孔質Ｓｉ層上に結晶性
の良い単結晶化合物半導体層を形成し、さらにこの半導
体層を、経済的に、大面積の光透過性基体上に移し代え
ることが可能であり、上記問題点である格子定数、熱膨
張係数の差を十分に抑制し、良好な結晶性を有する化合
物半導体層を光透過性基体上に形成することができる。
の良い単結晶化合物半導体層を形成し、さらにこの半導
体層を、経済的に、大面積の光透過性基体上に移し代え
ることが可能であり、上記問題点である格子定数、熱膨
張係数の差を十分に抑制し、良好な結晶性を有する化合
物半導体層を光透過性基体上に形成することができる。
【００３２】
［実施態様例１］本発明において、Ｓｉ基体の表面は、
例えば、ＨＦ溶液を用いた陽極化成法によって多孔質化
させることができる。この多孔質Ｓｉ層は、単結晶Ｓｉ
の密度２.３３ｇ/cm3に比べて、ＨＦ溶液濃度を５０〜
２０％に変化させることでその密度を１.１〜０.６ｇ/c
m3の範囲に変化させることができる。この多孔質層は、
下記の理由により、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓ
ｉ基体のみに形成される。この多孔質Ｓｉ層は、透過電
子顕微鏡による観察によれば、平均約６００オングスト
ローム程度の径の孔が形成される。
例えば、ＨＦ溶液を用いた陽極化成法によって多孔質化
させることができる。この多孔質Ｓｉ層は、単結晶Ｓｉ
の密度２.３３ｇ/cm3に比べて、ＨＦ溶液濃度を５０〜
２０％に変化させることでその密度を１.１〜０.６ｇ/c
m3の範囲に変化させることができる。この多孔質層は、
下記の理由により、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓ
ｉ基体のみに形成される。この多孔質Ｓｉ層は、透過電
子顕微鏡による観察によれば、平均約６００オングスト
ローム程度の径の孔が形成される。
【００３３】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(195
6)）。
５６年に半導体の電解研磨の研究過程において発見され
た（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(195
6)）。
【００３４】また、ウナガミ等は陽極化成におけるＳｉ
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（T.ウナカ゛ミ、J.Electrochem.Soc., vol.127, 476
(1980)）。
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（T.ウナカ゛ミ、J.Electrochem.Soc., vol.127, 476
(1980)）。
【００３５】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → Ｓｉ
Ｆ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋
λｅ- ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれＳｉ１原子が溶解する
ために必要な正孔の数であり、ｎ＞２またはλ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
Ｆ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋
λｅ- ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれＳｉ１原子が溶解する
ために必要な正孔の数であり、ｎ＞２またはλ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
【００３６】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、 電
子通信学会技術研究報告、vol.79, SSD79-9549(197
9)）、（K.Imai,Solid-State Electronics, vol.24,159
(1981)）。
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、 電
子通信学会技術研究報告、vol.79, SSD79-9549(197
9)）、（K.Imai,Solid-State Electronics, vol.24,159
(1981)）。
【００３７】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi, A
ppl.Phys.Lett., vol.42, 386(1983)）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基体を選ぶこと
が重要である。
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi, A
ppl.Phys.Lett., vol.42, 386(1983)）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基体を選ぶこと
が重要である。
【００３８】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−
法、液相成長法等の低温成長が好適とされている。ま
た、化合物半導体層のエピタキシャル成長も行われてい
る。多孔質Ｓｉが格子のミスフィットを緩和することが
報告されており、多孔質Ｓｉ上にエピタキシャル成長さ
せた化合物半導体は良好な結晶性をもつことが期待され
ている。
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−
法、液相成長法等の低温成長が好適とされている。ま
た、化合物半導体層のエピタキシャル成長も行われてい
る。多孔質Ｓｉが格子のミスフィットを緩和することが
報告されており、多孔質Ｓｉ上にエピタキシャル成長さ
せた化合物半導体は良好な結晶性をもつことが期待され
ている。
【００３９】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００４０】図１（ａ）に示すように、まず第１のＳｉ
単結晶基板１１を用意して、その表面層を多孔質化１２
し、多孔質Ｓｉ層の孔の内壁に酸化膜を形成する。さら
に、多孔質Ｓｉ上に単結晶化合物半導体層１３を形成す
る（図１（ｂ））。
単結晶基板１１を用意して、その表面層を多孔質化１２
し、多孔質Ｓｉ層の孔の内壁に酸化膜を形成する。さら
に、多孔質Ｓｉ上に単結晶化合物半導体層１３を形成す
る（図１（ｂ））。
【００４１】図１（ｃ）に示すように、光透過性支持基
板１４と単結晶化合物半導体層１３とを絶縁層１５を介
して室温で密着させた後、陽極接合、加圧、あるいは熱
処理、あるいはこれらの組み合わせにより貼り合わせ
る。これにより、光透過性支持基板１４と単結晶層１３
とは絶縁層１５を介して強固に結合する。絶縁層１５は
単結晶化合物半導体層上、光透過性支持基板１４上の少
なくとも一方に形成する。
板１４と単結晶化合物半導体層１３とを絶縁層１５を介
して室温で密着させた後、陽極接合、加圧、あるいは熱
処理、あるいはこれらの組み合わせにより貼り合わせ
る。これにより、光透過性支持基板１４と単結晶層１３
とは絶縁層１５を介して強固に結合する。絶縁層１５は
単結晶化合物半導体層上、光透過性支持基板１４上の少
なくとも一方に形成する。
【００４２】次に、貼り合わせ基体の光透過性支持基板
側のみをエッチング耐性のあるマスク１６で覆い（図１
（ｄ））、多孔質Ｓｉ層１２をエッチストップ層とし
て、Ｓｉ単結晶基板１１をエッチングにより除去する
（図１（ｅ））。この第１選択エッチングは、例えば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
側のみをエッチング耐性のあるマスク１６で覆い（図１
（ｄ））、多孔質Ｓｉ層１２をエッチストップ層とし
て、Ｓｉ単結晶基板１１をエッチングにより除去する
（図１（ｅ））。この第１選択エッチングは、例えば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００４３】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ１
２のみを化学エッチングして光透過性基板１５＋１４上
に薄膜化した単結晶化合物半導体層１３を残存させ形成
する。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ１
２のみを化学エッチングして光透過性基板１５＋１４上
に薄膜化した単結晶化合物半導体層１３を残存させ形成
する。
【００４４】図１（ｆ）には、エッチング耐性マスクを
除去した後の本発明で得られる半導体基板が示される。
光透過性基板１５＋１４上に単結晶化合物半導体層１３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
除去した後の本発明で得られる半導体基板が示される。
光透過性基板１５＋１４上に単結晶化合物半導体層１３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
【００４５】本実施態様例で絶縁層１５のない場合の工
程図を図２に示す。
程図を図２に示す。
【００４６】［実施態様例２］図３（ａ）に示すよう
に、まずＳｉ単結晶基板３１を用意して、その表面層を
多孔質化３２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
３３を形成する（図３（ｂ））。図３（ｃ）に示すよう
に、光透過性支持基板３４と単結晶化合物半導体層３３
とを絶縁層３５を介して室温で密着させた後、陽極接
合、加圧、あるいは熱処理、あるいはこれらの組み合わ
せにより貼り合わせる。これにより、光透過性支持基板
３４と単結晶層３３とは絶縁層３５を介して強固に結合
する。絶縁層３５は単結晶化合物半導体層上、光透過性
支持基板３４上の少なくとも一方に形成する。
に、まずＳｉ単結晶基板３１を用意して、その表面層を
多孔質化３２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
３３を形成する（図３（ｂ））。図３（ｃ）に示すよう
に、光透過性支持基板３４と単結晶化合物半導体層３３
とを絶縁層３５を介して室温で密着させた後、陽極接
合、加圧、あるいは熱処理、あるいはこれらの組み合わ
せにより貼り合わせる。これにより、光透過性支持基板
３４と単結晶層３３とは絶縁層３５を介して強固に結合
する。絶縁層３５は単結晶化合物半導体層上、光透過性
支持基板３４上の少なくとも一方に形成する。
【００４７】次に、該Ｓｉ単結晶基板３１を多孔質Ｓｉ
層が露出する直前まで研磨、研削により除去し（図３
（ｄ））、貼り合わせ基体の光透過性支持基板側のみを
エッチング耐性のあるマスク３６で覆った後（図３
（ｅ））、多孔質Ｓｉ層３２をエッチストップ層とし
て、残りのＳｉ単結晶基板３１をエッチングして除去す
る（図３（ｆ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
層が露出する直前まで研磨、研削により除去し（図３
（ｄ））、貼り合わせ基体の光透過性支持基板側のみを
エッチング耐性のあるマスク３６で覆った後（図３
（ｅ））、多孔質Ｓｉ層３２をエッチストップ層とし
て、残りのＳｉ単結晶基板３１をエッチングして除去す
る（図３（ｆ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００４８】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ３
２のみを化学エッチングして光透過性基板３５＋３４上
に薄膜化した単結晶化合物半導体層３３を残存させ形成
する。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ３
２のみを化学エッチングして光透過性基板３５＋３４上
に薄膜化した単結晶化合物半導体層３３を残存させ形成
する。
【００４９】図３（ｆ）には、エッチング耐性マスクを
除去した後の本発明で得られる半導体基板が示される。
光透過性基板３５＋３４上に単結晶化合物半導体層３３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
除去した後の本発明で得られる半導体基板が示される。
光透過性基板３５＋３４上に単結晶化合物半導体層３３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
【００５０】本実施態様例で絶縁層３５のない場合の工
程図を図４に示す。
程図を図４に示す。
【００５１】［実施態様例３］図５（ａ）に示すよう
に、まずＳｉ単結晶基板５１を用意して、その表面層を
多孔質化５２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
５３を形成する（図５（ｂ））。図５（ｃ）に示すよう
に、光透過性支持基板５４と単結晶化合物半導体層５３
とを絶縁層５５を介して室温で密着させた後、陽極接
合、加圧、あるいは熱処理、あるいはこれらの組み合わ
せにより貼り合わせる。これにより、光透過性支持基板
５４と単結晶層５３とは絶縁層５５を介して強固に密着
する。絶縁層５５は単結晶化合物半導体層上、光透過性
支持基板５４上の少なくとも一方に形成する。
に、まずＳｉ単結晶基板５１を用意して、その表面層を
多孔質化５２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
５３を形成する（図５（ｂ））。図５（ｃ）に示すよう
に、光透過性支持基板５４と単結晶化合物半導体層５３
とを絶縁層５５を介して室温で密着させた後、陽極接
合、加圧、あるいは熱処理、あるいはこれらの組み合わ
せにより貼り合わせる。これにより、光透過性支持基板
５４と単結晶層５３とは絶縁層５５を介して強固に密着
する。絶縁層５５は単結晶化合物半導体層上、光透過性
支持基板５４上の少なくとも一方に形成する。
【００５２】次に、該Ｓｉ単結晶基板５１を、多孔質Ｓ
ｉ層５２が一部露出するまで研磨、研削により除去し
（図５（ｄ））、貼り合わせ基体の光透過性支持基板側
のみをエッチング耐性のあるマスク５６で覆った後（図
５（ｅ））、多孔質Ｓｉ層５２をエッチストップ層とし
て、残りのＳｉ単結晶基板５１をエッチングして除去す
る（図５（ｆ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
ｉ層５２が一部露出するまで研磨、研削により除去し
（図５（ｄ））、貼り合わせ基体の光透過性支持基板側
のみをエッチング耐性のあるマスク５６で覆った後（図
５（ｅ））、多孔質Ｓｉ層５２をエッチストップ層とし
て、残りのＳｉ単結晶基板５１をエッチングして除去す
る（図５（ｆ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００５３】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ５
２のみを化学エッチングして光透過性基板５５＋５４上
に薄膜化した単結晶化合物半導体層５３を残存させ形成
する。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ５
２のみを化学エッチングして光透過性基板５５＋５４上
に薄膜化した単結晶化合物半導体層５３を残存させ形成
する。
【００５４】図５（ｇ）には、エッチング耐性マスクを
除去した後の本発明で得られる半導体基板が示される。
光透過性基板５５＋５４上に単結晶化合物半導体層５３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
除去した後の本発明で得られる半導体基板が示される。
光透過性基板５５＋５４上に単結晶化合物半導体層５３
が平坦に、しかも均一に薄層化されて、ウエハ全域に、
大面積に形成される。貼り合わせ強度が不十分の場合に
は、前記貼り合わせ工程と同様の方法にて強度を増強す
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
【００５５】本実施態様例で絶縁層５５のない場合の工
程図を図６に示す。
程図を図６に示す。
【００５６】
（実施例１）６２５μｍの厚みを持った比抵抗０.０１
Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
【００５７】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ(Metal OrganicChemical
Vapor Deposition)法により単結晶ＧａＡｓを１μｍエ
ピタキシャル成長した。成長条件は以下の通りである。 ソ−スガス： ＴＭＧ/ＡｓＨ3/Ｈ2 ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃ 該ＧａＡｓ層表面と別に用意した溶融石英基板の表面と
を重ね合わせ、接触させた後、４００℃×２時間の熱処
理をし、貼り合わせを行った。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ(Metal OrganicChemical
Vapor Deposition)法により単結晶ＧａＡｓを１μｍエ
ピタキシャル成長した。成長条件は以下の通りである。 ソ−スガス： ＴＭＧ/ＡｓＨ3/Ｈ2 ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃ 該ＧａＡｓ層表面と別に用意した溶融石英基板の表面と
を重ね合わせ、接触させた後、４００℃×２時間の熱処
理をし、貼り合わせを行った。
【００５８】次に、貼り合わせ基板の溶融石英基板側の
みをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液で
第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
みをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液で
第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００５９】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００６０】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００６１】裏面のエッチングマスクを除去した後、９
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
【００６２】すなわち、溶融石英基板上に１μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶ＧａＡｓ層には何ら変
化はなかった。
を持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶ＧａＡｓ層には何ら変
化はなかった。
【００６３】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【００６４】（実施例２）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００６５】陽極化成条件は以下のとおりであった。 電流密度： １０（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４７（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ(Molecular Beam Epitaxy)法
により単結晶ＡｌＧａＡｓを０.５μｍエピタキシャル
成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ(Molecular Beam Epitaxy)法
により単結晶ＡｌＧａＡｓを０.５μｍエピタキシャル
成長した。
【００６６】該ＡｌＧａＡｓ層表面と別に用意した８０
０℃付近に軟化点のあるガラス基板表面とを重ね合わ
せ、接触させた後、３００℃×２時間の熱処理をし、貼
り合わせを行った。
０℃付近に軟化点のあるガラス基板表面とを重ね合わ
せ、接触させた後、３００℃×２時間の熱処理をし、貼
り合わせを行った。
【００６７】次に、貼り合わせ基板のガラス基板側のみ
をＳｉ3Ｎ4で被覆し、 エチレンジアミン＋ピロカテコール＋水（17ml:3g:8ml
の比率） １１０℃ で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋４０ＨＮＯ3＋４０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。２０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
をＳｉ3Ｎ4で被覆し、 エチレンジアミン＋ピロカテコール＋水（17ml:3g:8ml
の比率） １１０℃ で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋４０ＨＮＯ3＋４０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。２０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００６８】その後、多孔質Ｓｉを弗酸溶液でエッチン
グした。２分後には、単結晶ＡｌＧａＡｓはエッチング
されずに残り、単結晶ＡｌＧａＡｓをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去された。
グした。２分後には、単結晶ＡｌＧａＡｓはエッチング
されずに残り、単結晶ＡｌＧａＡｓをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去された。
【００６９】単結晶ＡｌＧａＡｓの該エッチング液にた
いするエッチング速度は、極めて低く、実用上無視でき
る膜厚減少である。
いするエッチング速度は、極めて低く、実用上無視でき
る膜厚減少である。
【００７０】裏面のエッチングマスクを除去した後、９
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
【００７１】すなわち、ガラス基板上に１μｍの厚みを
持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質Ｓｉ
の選択エッチングによっても単結晶ＡｌＧａＡｓ層には
何ら変化はなかった。
持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質Ｓｉ
の選択エッチングによっても単結晶ＡｌＧａＡｓ層には
何ら変化はなかった。
【００７２】透過電子顕微鏡による断面観察の結果、Ａ
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
【００７３】（実施例３）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００７４】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを２
μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを２
μｍエピタキシャル成長した。
【００７５】該ＧａＰ層表面と表面にＳｉＯ2/Ｓｉ3Ｎ4
を形成した５００℃付近に軟化点のあるガラス基板のＳ
ｉＯ2表面とを重ね合わせ、接触させた後、陽極接合法
により室温で強固に密着させ、その後２００℃×２時間
の熱処理をし、貼り合わせを行った。
を形成した５００℃付近に軟化点のあるガラス基板のＳ
ｉＯ2表面とを重ね合わせ、接触させた後、陽極接合法
により室温で強固に密着させ、その後２００℃×２時間
の熱処理をし、貼り合わせを行った。
【００７６】次に、貼り合わせ基板のガラス基板側のみ
をＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液で第
１のＳｉ基板を１０μｍ残してエッチングし、その後、
６ＭＫＯＨで、孔の内壁を酸化した多孔質Ｓｉ層をエッ
チストップ層として１０μｍの単結晶Ｓｉ基板を選択的
にエッチングした。１０分後には、第１のＳｉ基板はす
べてエッチングされ、多孔質Ｓｉ層が露出した。
をＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液で第
１のＳｉ基板を１０μｍ残してエッチングし、その後、
６ＭＫＯＨで、孔の内壁を酸化した多孔質Ｓｉ層をエッ
チストップ層として１０μｍの単結晶Ｓｉ基板を選択的
にエッチングした。１０分後には、第１のＳｉ基板はす
べてエッチングされ、多孔質Ｓｉ層が露出した。
【００７７】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＰはエッチ
ングされずに残り、単結晶ＧａＰをエッチ・ストップの
材料として、多孔質Ｓｉ基板は選択エッチングされ、完
全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＰはエッチ
ングされずに残り、単結晶ＧａＰをエッチ・ストップの
材料として、多孔質Ｓｉ基板は選択エッチングされ、完
全に除去された。
【００７８】単結晶ＧａＰの該エッチング液にたいする
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
【００７９】裏面のエッチングマスクを除去した後、７
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
【００８０】すなわち、ガラス基板上に２μｍの厚みを
持った単結晶ＧａＰ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＰ層には何ら変化はな
かった。
持った単結晶ＧａＰ層が形成できた。多孔質Ｓｉの選択
エッチングによっても単結晶ＧａＰ層には何ら変化はな
かった。
【００８１】透過電子顕微鏡による断面観察の結果、Ｇ
ａＰ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。
ａＰ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。
【００８２】（実施例４）５２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００８３】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓ
を１μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓ
を１μｍエピタキシャル成長した。
【００８４】該ＧａＡｓ層表面と溶融石英基板表面とを
重ね合わせ、接触させた後、４００℃で陽極接合を行
い、貼り合わせを行った。
重ね合わせ、接触させた後、４００℃で陽極接合を行
い、貼り合わせを行った。
【００８５】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、貼り合わせ基板の溶融石英基板
側のみをＳｉ3Ｎ4で被覆した後、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
１０μｍ残して除去し、貼り合わせ基板の溶融石英基板
側のみをＳｉ3Ｎ4で被覆した後、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００８６】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００８７】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００８８】裏面のエッチングマスクを除去した後、８
００℃-３０分の熱処理を施し、貼り合わせ強度を増強
した。
００℃-３０分の熱処理を施し、貼り合わせ強度を増強
した。
【００８９】すなわち、溶融石英基板上に１μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶ＧａＡｓ層には何ら変
化はなかった。
を持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの
選択エッチングによっても単結晶ＧａＡｓ層には何ら変
化はなかった。
【００９０】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【００９１】（実施例５）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００９２】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを
０.３μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを
０.３μｍエピタキシャル成長した。
【００９３】さらに、このエピタキシャルＳｉ層表面に
ＣＶＤ法により５００ｎｍのＳｉＯ2層を形成した。
ＣＶＤ法により５００ｎｍのＳｉＯ2層を形成した。
【００９４】該ＳｉＯ2層表面と溶融石英基板表面とを
重ね合わせ、接触させた後、３００℃の陽極接合により
貼り合わせを行った。これにより両基板は強固に貼り合
わされた。
重ね合わせ、接触させた後、３００℃の陽極接合により
貼り合わせを行った。これにより両基板は強固に貼り合
わされた。
【００９５】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去し、貼り合わせ基板の溶融石英基板側
のみをＳｉ3Ｎ4で被覆した後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
５μｍ残して除去し、貼り合わせ基板の溶融石英基板側
のみをＳｉ3Ｎ4で被覆した後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
【００９６】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピラジン＋水(7.5ml:2.4g:2.4mlの
比率) １１５℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピラジン＋水(7.5ml:2.4g:2.4mlの
比率) １１５℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００９７】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００９８】裏面のエッチングマスクを除去した後、９
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
００℃×３０分の熱処理を施し、貼り合わせ強度を増強
した。
【００９９】すなわち、裏面のＳｉ3Ｎ4層を除去した後
には、溶融石英基板上に１μｍの厚みを持った単結晶Ｇ
ａＡｓ層が形成できた。多孔質Ｓｉの選択エッチングに
よっても単結晶ＧａＡｓ層には何ら変化はなかった。
には、溶融石英基板上に１μｍの厚みを持った単結晶Ｇ
ａＡｓ層が形成できた。多孔質Ｓｉの選択エッチングに
よっても単結晶ＧａＡｓ層には何ら変化はなかった。
【０１００】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０１０１】本発明は、上記実施例に制限されることな
く、あらゆる化合物半導体、さらにそれら化合物半導体
に対してＳｉのエッチング速度が十分に速いエッチング
液に対して、適応できる。
く、あらゆる化合物半導体、さらにそれら化合物半導体
に対してＳｉのエッチング速度が十分に速いエッチング
液に対して、適応できる。
【０１０２】
【発明の効果】本発明によれば、光透過性基体上に結晶
性の良い化合物半導体層を得るうえで、生産性、均一
性、制御性、経済性の面において卓越した方法を提供す
ることができ、オプトエレクトロニクスに応用できる。
性の良い化合物半導体層を得るうえで、生産性、均一
性、制御性、経済性の面において卓越した方法を提供す
ることができ、オプトエレクトロニクスに応用できる。
【０１０３】さらに、本発明によれば、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体基体及びその
作製方法を提供することができる。
バイスの利点を実現し、応用可能な半導体基体及びその
作製方法を提供することができる。
【０１０４】本発明によれば、元々良質な単結晶Ｓｉ基
体出発材料として、単結晶層を表面にのみ残して下部の
Ｓｉ基体化学的に除去して光透過性基体に移設させるも
のであり、実施例にも詳細に記述したように、多数処理
を短時間に行うことが可能となり、その生産性と経済性
に多大の進歩がある。
体出発材料として、単結晶層を表面にのみ残して下部の
Ｓｉ基体化学的に除去して光透過性基体に移設させるも
のであり、実施例にも詳細に記述したように、多数処理
を短時間に行うことが可能となり、その生産性と経済性
に多大の進歩がある。
【０１０５】本発明によれば、２段目の選択比が抜群に
優れている二段階選択エッチングを行うことにより、大
面積にわたり均一平坦な、極めて優れた結晶性を有する
化合物半導体単結晶を得ることができる。
優れている二段階選択エッチングを行うことにより、大
面積にわたり均一平坦な、極めて優れた結晶性を有する
化合物半導体単結晶を得ることができる。
【０１０６】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成し、さらにこの半導体
層大面積の絶縁性基体に移し代えることにより、従来の
技術が有していた、格子定数、熱膨張係数の差を十分に
抑制し、良好な結晶性を有する化合物半導体層を光透過
性基体上に形成することができる。
良い単結晶化合物半導体層を形成し、さらにこの半導体
層大面積の絶縁性基体に移し代えることにより、従来の
技術が有していた、格子定数、熱膨張係数の差を十分に
抑制し、良好な結晶性を有する化合物半導体層を光透過
性基体上に形成することができる。
【図１】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図２】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図３】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図４】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図５】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図６】本発明の行程を説明するための模式的断面図で
ある。
ある。
１１・・・Ｓｉ基板 １２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ １３・・・単結晶化合物半導体層 １４・・・光透過性基板 １５・・・絶縁層 １６・・・エッチング耐性マスク ２１・・・Ｓｉ基板 ２２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ２３・・・単結晶化合物半導体層 ２４・・・光透過性基板 ２５・・・エッチング耐性マスク ３１・・・Ｓｉ基板 ３２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ３３・・・単結晶化合物半導体層 ３４・・・光透過性基板 ３５・・・絶縁層 ３６・・・エッチング耐性マスク ４１・・・Ｓｉ基板 ４２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ４３・・・単結晶化合物半導体層 ４４・・・光透過性基板 ４５・・・エッチング耐性マスク ５１・・・Ｓｉ基板 ５２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ５３・・・単結晶化合物半導体層 ５４・・・光透過性基板 ５５・・・絶縁層 ５６・・・エッチング耐性マスク ６１・・・Ｓｉ基板 ６２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ６３・・・単結晶化合物半導体層 ６４・・・光透過性基板 ６５・・・エッチング耐性マスク
Claims (11)
- 【請求項１】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の光透過性基体の主面とを絶縁層を
介して貼り合わせる工程、該貼り合わせ基体の光透過性
基体側にエッチング耐性マスクを形成した後、第１のＳ
ｉ基体を選択的にエッチングして除去する第１エッチン
グ工程、表面に露出した多孔質Ｓｉ層を該化合物半導体
に対してＳｉのエッチング速度の速いエッチング液を用
いて、多孔質Ｓｉのみを選択的に化学エッチングするこ
とにより除去する第２エッチング工程、を少なくとも有
することを特徴とする半導体基体の作製方法。 - 【請求項２】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の光透過性基体の主面とを貼り合わ
せる工程、該貼り合わせ基体の光透過性基体側にエッチ
ング耐性マスクを形成した後、第１のＳｉ基体を選択的
にエッチングして除去する第１エッチング工程、表面に
露出した多孔質Ｓｉ層を該化合物半導体に対してＳｉの
エッチング速度の速いエッチング液を用いて、多孔質Ｓ
ｉのみを選択的に化学エッチングすることにより除去す
る第２エッチング工程、、を少なくとも有することを特
徴とする半導体基体の作製方法。 - 【請求項３】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の光透過性基体の主面とを絶縁層を
介して貼り合わせる工程、該第１のＳｉ基体を多孔質Ｓ
ｉ層が表出する直前まで、あるいは一部表出するまで研
磨、研削により除去する工程、該貼り合わせ基体の光透
過性基体側にエッチング耐性マスクを形成した後、該第
１のＳｉ基体の残りを選択的にエッチングして除去する
第１エッチング工程、表面に露出した多孔質Ｓｉ層を、
該化合物半導体に対してＳｉのエッチング速度の速いエ
ッチング液を用いて、多孔質Ｓｉのみを選択的に化学エ
ッチングすることにより除去する第２エッチング工程、
を少なくとも有することを特徴とする半導体基体の作製
方法。 - 【請求項４】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の光透過性基体の主面とを貼り合わ
せる工程、該第１のＳｉ基体を多孔質Ｓｉ層が表出する
直前まで、あるいは一部表出するまで研磨、研削により
除去する工程、該貼り合わせ基体の光透過性基体側にエ
ッチング耐性マスクを形成した後、該第１のＳｉ基体の
残りを選択的にエッチングして除去する第１エッチング
工程、表面に露出した多孔質Ｓｉ層を、該化合物半導体
に対してＳｉのエッチング速度の速いエッチング液を用
いて、多孔質Ｓｉのみを選択的に化学エッチングするこ
とにより除去する第２エッチング工程、を少なくとも有
することを特徴とする半導体基体の作製方法。 - 【請求項５】 前記絶縁物層は、単結晶化合物半導体層
上、第２のＳｉ基体の主面上の少なくとも一方に形成す
る請求項１乃至３のいずれか１項に記載の半導体基体の
作製方法。 - 【請求項６】 前記単結晶化合物半導体層上、光透過性
基体の主面上の少なくとも一方に形成する絶縁物層は、
熱酸化膜、堆積ＳｉＯ2膜、堆積Ｓｉ3Ｎ4膜、あるいは
これらの多層膜の中から選ばれる請求項５に記載の半導
体基体の作製方法。 - 【請求項７】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる請求項１乃至４のいずれか１項
に記載の半導体基体の作製方法。 - 【請求項８】 前記多孔質化する工程は陽極化成である
請求項１乃至４のいずれか１項に記載の半導体基体の作
製方法。 - 【請求項９】 前記陽極化成はＨＦ溶液中で行われる請
求項８に記載の半導体基体の作製方法。 - 【請求項１０】 前記多孔質Ｓｉ層の酸化工程は、熱酸
化、あるいは大気中での自然酸化、あるいはＲＣＡ等の
洗浄工程中での酸化、あるいはこれらの組み合わせによ
り行われる請求項１乃至４のいずれか１項に記載の半導
体基体の作製方法。 - 【請求項１１】 請求項１乃至１０のいずれか１項に記
載の作製方法で作製された半導体基体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630592A JP3237890B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
| EP93101417A EP0553856B1 (en) | 1992-01-31 | 1993-01-29 | Method of preparing a semiconductor substrate |
| EP01119915A EP1179842A3 (en) | 1992-01-31 | 1993-01-29 | Semiconductor substrate and method for preparing same |
| DE69331816T DE69331816T2 (de) | 1992-01-31 | 1993-01-29 | Verfahren zur Herstellung eines Halbleitersubstrats |
| US08/301,263 US5439843A (en) | 1992-01-31 | 1994-09-06 | Method for preparing a semiconductor substrate using porous silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630592A JP3237890B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217829A true JPH05217829A (ja) | 1993-08-27 |
| JP3237890B2 JP3237890B2 (ja) | 2001-12-10 |
Family
ID=12743486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04630592A Expired - Fee Related JP3237890B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237890B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060017771A (ko) | 2003-05-06 | 2006-02-27 | 캐논 가부시끼가이샤 | 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법 |
-
1992
- 1992-01-31 JP JP04630592A patent/JP3237890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237890B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP3250673B2 (ja) | 半導体素子基体とその作製方法 | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3257580B2 (ja) | 半導体基板の作製方法 | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JPH09102594A (ja) | 半導体基板及びその作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3237889B2 (ja) | 半導体基体及びその作製方法 | |
| JPH05217829A (ja) | 半導体基体及びその作製方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JPH05217990A (ja) | 半導体基体とその作製方法 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JPH09121039A (ja) | 半導体部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |