JP2004103600A - 基板及びその製造方法 - Google Patents
基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004103600A JP2004103600A JP2002258971A JP2002258971A JP2004103600A JP 2004103600 A JP2004103600 A JP 2004103600A JP 2002258971 A JP2002258971 A JP 2002258971A JP 2002258971 A JP2002258971 A JP 2002258971A JP 2004103600 A JP2004103600 A JP 2004103600A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- oxide film
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Abstract
【課題】デバイスを作製するための領域を有効に確保する。
【解決手段】部分的な酸化膜１２’を第１基板１０上に形成する工程と、第１基板１０上の間の露出した第１基板１０上に選択的に第１半導体層１３を成長させる工程と、部分的な酸化膜１２’及び第１半導体層１３上に第２半導体層１４ａ、１４ｂを成長させる工程と、第１基板１０の第２半導体層１４ａ、１４ｂに第２基板１５を結合させて結合基板２０を作製する工程とを実施して、部分ＳＯＩ基板２０を得る。
【選択図】 図１Ｇ
【解決手段】部分的な酸化膜１２’を第１基板１０上に形成する工程と、第１基板１０上の間の露出した第１基板１０上に選択的に第１半導体層１３を成長させる工程と、部分的な酸化膜１２’及び第１半導体層１３上に第２半導体層１４ａ、１４ｂを成長させる工程と、第１基板１０の第２半導体層１４ａ、１４ｂに第２基板１５を結合させて結合基板２０を作製する工程とを実施して、部分ＳＯＩ基板２０を得る。
【選択図】 図１Ｇ
Description
【０００１】
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な酸化膜を有する基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、単結晶シリコンの表面に部分的な酸化膜を形成する方法が知られている。この方法は、例えば、ＳＯＩ基板上のＳＯＩ領域にロジック回路を形成し、非ＳＯＩ領域にトレンチタイプのキャパシタを用いたＤＲＡＭを形成する混載型ＩＣに有用である。これは、トレンチタイプのキャパシタは、通常、数ミクロン（約１０μｍ以下）程度の深さが必要であるため、厚さが１００ｎｍ前後しかないＳＯＩ基板のシリコン層には形成されないからである。単結晶シリコンの表面に部分的な酸化膜を形成する方法として、特開平１−１４４６６５号公報では、半導体基板の所定領域に絶縁膜を形成し、その絶縁膜上のポリシリコン層と、単結晶シリコン基板上のエピタキシャル層とを同時に形成する半導体装置の製造方法を開示している。
【特許文献１】
特開平１−１４４６６５号公報
【０００３】
【発明が解決しようとする課題】
しかしながら、特開平１−１４４６６５号公報では、半導体装置は、ポリシリコン層の成長面の高さがエピタキシャル層の成長面の高さよりも高い構造を有するため、ポリシリコン層の領域がエピタキシャル層の領域に進出する。ポリシリコン層の領域がエピタキシャル層の領域に進出すると、ポリシリコン層とエピタキシャル層との境界付近が単結晶ではなく多結晶となるため、デバイス作製に使用可能なエピタキシャル層の領域が狭まる。例えば、トレンチタイプのキャパシタをエピタキシャル層に形成する場合、ポリシリコン層が進出した領域を避けて作製しなければならないため、部分的な酸化膜の間のエピタキシャル層の領域を最大限に利用することができない。すなわち、エピタキシャル層の領域へのポリシリコン層の領域が進出することによって、デバイスの高集積化が妨げられるという問題点がある。
【０００４】
また、特開平１−１４４６６５号公報に記載された方法は、バルク基板をＳＯＩ層として用いるため、ＳＯＩ層の厚さが極めて厚く、ＳＯＩ基板を導入する利点が低減するという問題点がある。また、上記の方法において、ＳＯＩ基板のシリコン層を研削した場合であっても、トレンチタイプのキャパシタは、Ｎ−シリコン層、Ｎ＋シリコン層、複数のエピタキシャル層、Ｎ＋シリコン基板と、複数の層をまたがって形成されるため、特に、異なる層間の界面で特性が悪化するという問題点がある。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、デバイスを作製するための領域を有効に確保することを目的とする。
【発明を解決するための手段】
本発明の第１の側面は、基板の製造方法に係り、部分的な酸化膜を第１基板上に形成する工程と、前記部分的な酸化膜の間の領域に露出した前記第１基板上に選択的に第１半導体層を成長させる工程と、前記部分的な酸化膜及び前記第１半導体層上に第２半導体層を成長させる工程と、前記第１基板の第２半導体層に第２基板を結合させて結合基板を作製する工程とを含むことを特徴とする。
【０００６】
本発明の好適な実施の形態によれば、前記第１基板に分離層を形成する工程と、前記結合基板を作製する工程の後に、前記結合基板を前記分離層の部分で分割する工程と、を更に含むことが好ましい。
【０００７】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記第１半導体層を単結晶成長させることが好ましい。
【０００８】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記第１半導体層を前記絶縁層よりも厚く成長させることが好ましい。
【０００９】
本発明の好適な実施の形態によれば、前記第２半導体層を成長させる工程では、前記第１半導体層上には単結晶層を成長させ、前記絶縁層上には多結晶層又は非晶質層を成長させることが好ましい。
【００１０】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記多結晶層又は非晶質層の領域が、前記絶縁層の領域内に収まるように前記多結晶層又は非晶質層を成長させることが好ましい。
【００１１】
本発明の第２の側面は、基板に係り、請求項１乃至請求項６のいずれか１項に記載の製造方法により製造され得る。
【００１２】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１３】
（第１の実施形態）
図１Ａ〜図１Ｇは、本発明の好適な実施の形態に係る基板の製造方法を説明するための図である。図１Ａに示す工程では、単結晶シリコン基板（シード基板）１１を準備し、次いで、図１Ｂに示す工程では、単結晶シリコン基板１１上に絶縁層としての酸化膜１２を形成する。酸化膜１２は、例えば、熱酸化法により形成することができ、熱酸化法によれば一般的に良質の酸化膜を形成することができる。本発明の好適な実施の形態に係る酸化膜の形成方法は、熱酸化法に限られない。例えば、酸化膜１２は、プラズマ酸化法や液相成長法等で形成されてもよい。また、酸化膜１２の代わりに、他の絶縁材料を用いて絶縁層を形成してもよい。
【００１４】
図１Ｃに示す工程では、部分的な酸化膜１２’が、例えば、酸化膜１２上にレジストを塗布した後に、リソグラフィ工程によりこれをパターニングして開口部を形成し、該開口部の底に露出している酸化膜１２をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチング又は薬液等のウェットエッチング等でエッチングすることにより単結晶シリコン基板１１上に形成される。ここで、部分的な酸化膜とは、少なくとも一部の領域において単結晶シリコン基板１１が露出するように形成された酸化膜をいう。
【００１５】
図１Ｄに示す工程では、単結晶シリコン基板１１上の部分的な酸化膜１２’の間に露出した単結晶シリコン基板１１上に選択的に単結晶シリコン層（第１半導体層）１３を成長させる。また、単結晶シリコン層１３は、部分的な酸化膜１２’の厚さよりも厚く成長させるのが好ましい。
【００１６】
図１Ｅに示す工程では、部分的な酸化膜１２’及び単結晶シリコン層１３上にシリコン層（第２半導体層）１４ａ、１４ｂを成長させる。このとき、単結晶シリコン層１３上には単結晶層１４ｂが成長し、部分的な酸化膜１２’上には多結晶層又は非晶質層１４ａが成長する。単結晶シリコン層（第１半導体層）１３が形成されていることにより、部分的な酸化膜１２’上に成長する多結晶層又は非晶質層１４ａの領域は、部分的な酸化膜１２’上の領域内に収まる。すなわち、多結晶層又は非晶質層１４ａの領域が、部分的な酸化膜１２’の間の単結晶シリコン層１３の領域に進出することがない。その結果、深いデバイスを作製するために用いられる単結晶シリコン層１３及び単結晶層１４ｂの領域を有効に利用することができる。
【００１７】
図１Ｆに示す工程では、図１Ｅに示す第１基板１０の表面を研磨或いは研削等により平坦化し、次いで、図１Ｇに示す工程では、図１Ｆに示す第１基板１０の表面（多結晶層又は非晶質層１４ａ及び単結晶層１４ｂが露出している面）に第２基板（ハンドル基板）１５を結合させて、結合基板（はり合わせ基板）２０を形成する。なお、図２に示すように、結合に先立って、第１基板１０の表面又は第２基板（ハンドル基板）１５に絶縁膜（例えば、酸化膜等）１６を形成してもよい。第２基板１５としては、典型的には、単結晶シリコン基板又はその表面に絶縁膜（例えば、酸化膜等）を形成した基板を採用することができる。しかしながら、第２基板１５は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。なお、ここでは、図１Ｆに示す構造を有する基板を便宜上第１基板と呼んでいるが、図１Ａ〜図１Ｅに示す構造を含む基板を第１基板と呼んでもよい。
【００１８】
このようにして、単結晶シリコン基板１１を有し、単結晶シリコン基板１１上に部分的な酸化膜１２’を有する単結晶シリコン基板１１を形成し、単結晶シリコン基板１１上の部分的な酸化膜１２’の間の領域に露出した単結晶シリコン基板１１上に選択的に単結晶シリコン層（第１半導体層）１３を成長させ、部分的な酸化膜１２’及び単結晶シリコン層１３上にシリコン層（第２半導体層）１４ａ、１４ｂを成長させ、単結晶シリコン基板１１のシリコン層１４ａ、１４ｂに第２基板１５を結合させて結合基板が作製される。
【００１９】
（第２の実施形態）
図３Ａ〜図３Ｊは、本発明の好適な第２の実施の形態に係る基板の製造方法を説明するための図である。図３Ａに示す工程では、単結晶シリコン基板（シード基板）３１を準備し、次いで、図３Ｂに示す工程では、単結晶シリコン基板３１の表面に分離層３２を形成する。この分離層３２としては、例えば、単結晶シリコン基板３１の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板３１を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる２以上の層で構成されてもよい。
【００２０】
図３Ｃに示す工程では、分離層３２上にエピタキシャル成長法により単結晶シリコン層３３を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層３３を形成することができる。
【００２１】
図３Ｄに示す工程では、単結晶シリコン層３３上に絶縁層としての酸化膜３４を形成する。酸化膜３４は、例えば熱酸化法により形成することができ、熱酸化法によれば、良質の酸化膜を形成することができる。本発明の好適な実施の形態に係る酸化膜の形成方法は、熱酸化法に限られない。例えば、酸化膜３４は、プラズマ酸化法や液相成長法等で形成されてもよい。また、酸化膜３４の代わりに、他の絶縁材料を用いて絶縁層を形成してもよい。
【００２２】
図３Ｅに示す工程では、部分的な酸化膜３４’が、例えば、図３Ｄの酸化膜３４上にレジストを塗布した後に、リソグラフィ工程によりこれをパターニングして開口部を形成し、該開口部の底に露出している酸化膜３４をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチング又は薬液等のウェットエッチング等でエッチングすることにより単結晶シリコン層３３上に形成される。ここで、部分的な酸化膜とは、少なくとも一部の領域において単結晶シリコン層３３が露出するように形成された酸化膜をいう。
【００２３】
図３Ｆに示す工程では、単結晶シリコン層３３上の部分的な酸化膜３４’の間に露出した単結晶シリコン層３３上に選択的に単結晶シリコン層（第１半導体層）３５を成長させる。また、単結晶シリコン層３５は、部分的な酸化膜３４’の厚さよりも厚く成長させるのが好ましい。次に、部分的な酸化膜３４’及び単結晶シリコン層３５上にシリコン層（第２半導体層）３６ａ、３６ｂを成長させる。このとき、単結晶シリコン層３５上には単結晶層３６ｂが成長し、部分的な酸化膜３４’上には多結晶層又は非晶質層３６ａが成長する。単結晶シリコン層（第１半導体層）３５が形成されていることにより、多結晶層又は非晶質層３６ａの領域は、部分的な酸化膜３４’の領域内に収まる。すなわち、多結晶層又は非晶質層３６ａの領域が、部分的な酸化膜３４’の間の単結晶シリコン層３５の領域に進出することがない。その結果、深いデバイスを作製するために用いられる単結晶シリコン層３５及び単結晶層３６ｂの領域を有効に利用することができる。
【００２４】
図３Ｇに示す工程では、図３Ｆに示す第１基板３０の表面を研磨或いは研削等により平坦化し、次いで、図３Ｈに示す工程では、図３Ｇに示す第１基板３０の表面（多結晶層又は非晶質層３６ａ及び単結晶層３６ｂが露出している面）に第２基板（ハンドル基板）３７を結合させて、結合基板（はり合わせ基板）４０を形成する。なお、結合に先立って、第１基板３０の表面に絶縁膜（例えば、酸化膜等）を形成してもよい。第２基板３７としては、典型的には、単結晶シリコン基板又はその表面に絶縁膜（例えば、酸化膜等）を形成した基板を採用することができる。しかしながら、第２基板３７は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。なお、ここでは、図３Ｇに示す構造を有する基板を便宜上第１基板と呼んでいるが、図３Ａ〜図３Ｆに示す構造を含む基板を第１基板と呼んでもよい。
【００２５】
図３Ｉに示す工程では、結合基板４０を分離層３２の部分で切断することにより２枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体（液体又は気体）の噴流を形成してこれを分離層３２に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板４０に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層３２としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層３２に挿入することによっても実施することができる。
【００２６】
ここで、上記のような分割方法の他、結合基板４０をその裏面（露出面）から研削、研磨し、絶縁層３４’上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層３２を予め形成する必要はない。
【００２７】
図３Ｊに示す工程では、第２基板３７の単結晶シリコン層３３上に残っている分離層３２ｂをエッチング液等を使って除去する。このとき、単結晶シリコン層３３をエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【００２８】
このようにして、図３Ｊに示すように、単結晶シリコン層３３を有し、単結晶シリコン層３３上の全体のうち所定部分に部分的な酸化膜３４’を有する単結晶シリコン層３３を形成し、単結晶シリコン層３３上の部分的な酸化膜３４’の間に露出した単結晶シリコン層３３上に選択的に単結晶シリコン層（第１半導体層）３５を成長させ、部分的な酸化膜３４’上に多結晶層又は非晶質層３６ａ、単結晶シリコン層３５上に単結晶層３６ｂを成長させ、多結晶層又は非晶質層３６ａ及び単結晶層３６ｂ上に第２基板３７を結合させて結合基板が形成される。
【００２９】
［実施例］
以下、本発明の好適な実施例を挙げる。
【００３０】
（実施例１）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶シリコン基板１１を準備した（図１Ａに示す工程に相当）。
【００３１】
次いで、単結晶シリコン基板１１の表面に熱酸化法により２００ｎｍ厚の酸化膜１２を形成した（図１Ｂに示す工程に相当）。
【００３２】
次いで、酸化膜上にマスク材（ＳｉＮ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいはＳＯＩ層が厚く形成された厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパターニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＬＴＲＡＮは、登録商標））を用いるので、パターニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００３３】
ここで、酸化膜１２上にマスク材を堆積しない場合には、酸化膜１２上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通して酸化膜１２をエッチングして、単結晶シリコン基板１１を露出させる。
【００３４】
一方、酸化膜１２上にマスク材を堆積する場合には、その上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通してマスク材をエッチングして、マスク材をパターニングする。次いで、マスク材の開口部を通して、単結晶シリコン基板１１が露出するまで酸化膜１２をエッチングして、酸化膜をパターニングする。その際、必要に応じて、マスク材のパターニングの後、酸化膜１２のパターニングの前にレジストを剥離してもよい。
【００３５】
レジスト及びマスク材を除去すると、部分的に単結晶シリコン基板１１が表出した基板が得られた。
【００３６】
次いで、部分的な酸化膜１２’の間に表出した単結晶シリコン基板１１上に選択的に単結晶シリコン層１３（第１半導体層）をエピタキシャル成長する工程、非選択的にシリコン層（第２半導体層）１４ａ、１４ｂを堆積する工程を順に実施した。ここで、単結晶シリコン層１３上に選択成長されたシリコン層１４ｂは、部分的な酸化膜１２’よりも厚く成長させることが好ましい。このとき、単結晶シリコン層１３上には単結晶層１４ｂが成長し、部分的な酸化膜１２’上には多結晶層又は非晶質層１４ａが成長する。ここで、第２半導体層１４ａ、１４ｂの厚さは、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。以上のようにして、多結晶層又は非晶質層１４ａ、１４ｂの領域は酸化膜を開口した領域には進出せず、酸化膜１２上にのみ形成された（図１Ｅに示す工程に相当）。
【００３７】
次いで、基板の表面を研磨して平滑化した（図１Ｆに示す工程に相当）。この研磨工程として、ＣＭＰ工程を実施してもよい。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００３８】
次いで、第１基板１０の表面と別に用意した第２のＳｉ基板１５の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板１０と第２基板１５との結合強度を向上させた（図１Ｇに示す工程に相当）。これにより、結合基板２０が得られた。
【００３９】
第１基板１０の表面及び第２基板１５の表面の少なくとも一方の上に酸化膜を形成した場合には、第２のエピタキシャルＳｉ層（第２半導体層）１４ｂを成長させた領域は、非ＳＯＩ領域ではなく厚ＳＯＩ領域となる（図２参照）。厚ＳＯＩ領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００４０】
上記のような酸化膜を形成しない場合には、部分的な酸化膜が存在しない領域は、ＳＯＩ構造にはならず、エピタキシャルウエハと同じ構造になる（図１Ｇ参照）。
【００４１】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００４２】
第１半導体層１３、第２半導体層１４ａ、１４ｂは、シリコン（Ｓｉ）に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等で形成されてもよい。
【００４３】
第２基板１５としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００４４】
（実施例２）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶シリコン基板３１を準備した（図３Ａに示す工程に相当）。
【００４５】
次いで、第１の単結晶シリコン基板３１を陽極化成溶液中において陽極化成して、分離層３２としての多孔質シリコン層を形成した。陽極化成条件は、以下の通りであった。
【００４６】
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１２（μｍ）
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層（多孔質シリコン層）３２の厚さや構造等に応じて適宜変更し得る。電流密度は、０〜７００ｍＡ／ｃｍ２の範囲が好ましく、陽極化成溶液の濃度は、１：１０：１０〜１：０：０の範囲が好ましい。
【００４７】
多孔質シリコン層は、その上に高品質のエピタキシャルシリコン層を形成するため、及び、分離層として機能させるために有用である。なお、第１基板と第２基板とを結合させて結合基板を作製した後に、結合基板を研削して第１基板の部分を除去する場合には、多孔質シリコン層を分離層として使用する必要はない。
【００４８】
陽極化成溶液は、ＨＦ含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【００４９】
多孔質シリコン層の厚さは、上記の例に限られず、例えば、数百μｍ〜０．１μｍ程度の範囲で良好な結果を得ることができる。
【００５０】
次いで、陽極化成後の基板を酸素雰囲気中４００℃で１時間にわたって酸化させた。この酸化工程により多孔質シリコン層の孔の内壁は熱酸化膜で覆われた。
【００５１】
次いで、多孔質シリコン層上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により０．３μｍ厚の単結晶シリコン層３３をエピタキシャル成長させた（図３Ｃに示す工程に相当）。成長条件は、以下の通りであった。
【００５２】
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
なお、この成長条件は、要求される単結晶シリコン層３３の仕様に応じて適宜変更可能である。
【００５３】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び／又は、エピタキシャル装置内の基板に極少量のシリコンソースを供給して、多孔質シリコン層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質シリコン層上に、欠陥密度が非常に少ない（１０４ｃｍ− ２以下）エピタキシャル層を形成することができた。
【００５４】
次いで、エピタキシャルシリコン層３３の表面に熱酸化法により２００ｎｍ厚の酸化膜３４を形成した（図３Ｄに示す工程に相当）。
【００５５】
次いで、酸化膜上にマスク材（ＳｉＮ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいは厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパターニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＬＴＲＡＮは、登録商標））を用いるので、パターニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００５６】
ここで、酸化膜３４上にマスク材を堆積しない場合には、酸化膜３４上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通して酸化膜３４をエッチングして、エピタキシャルシリコン層３３を露出させる。
【００５７】
一方、酸化膜３４上にマスク材を堆積する場合には、その上にレジストを塗布しこれをパターンしてレジストパターンを形成し、その後、レジストパターンの開口部を通してマスク材をエッチングして、マスク材をパターニングする。次いで、マスク材の開口部を通して、エピタキシャルシリコン層３３が露出するまで酸化膜３４をエッチングして、酸化膜をパターニングする。その際、必要に応じて、マスク材のパターニングの後、酸化膜３４のパターニングの前にレジストを剥離してもよい。
【００５８】
レジスト及びマスク材を除去すると、部分的にエピタキシャルシリコン層３３が表出した基板が得られた。
【００５９】
次いで、開口したエピタキシャルシリコン層３３に選択的に単結晶シリコン３５（第１半導体層）をエピタキシャル成長する工程、非選択的に半導体層３６ａ、３６ｂ（第２半導体層）を堆積する工程、の順に成長を行った。ここで、単結晶シリコン３５上に選択成長された半導体層３６ｂは、部分的な酸化膜３４’よりも厚く成長させることが好ましい。このとき、単結晶シリコン３５上には単結晶層３６ｂが成長し、部分的な酸化膜３４’上には多結晶層又は非晶質層３６ａが成長する。ここで、半導体層３６ａ、３６ｂの厚さは、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。以上のようにして、多結晶層又は非晶質層３６ａの領域は酸化膜を開口した領域には進出せず、部分的な酸化膜３４’上にのみ形成された（図３Ｆに示す工程に相当）。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００６０】
次いで、基板の表面を研磨して平滑化した（図３Ｇに示す工程に相当）。この研磨工程として、ＣＭＰ工程を実施してもよい。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００６１】
次いで、第１基板３０の表面と別に用意した第２のシリコン基板３７の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板３０と第２基板３７との結合強度を向上させた（図３Ｈに示す工程に相当）。これにより、結合基板４０が得られた。
【００６２】
第１基板３０の表面及び第２基板３７の表面の少なくとも一方の上に酸化膜を形成した場合には、半導体層３６ｂを成長させた領域は、非ＳＯＩ領域ではなくＳＯＩ層が厚く形成された厚ＳＯＩ領域となる。厚ＳＯＩ領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００６３】
上記のような酸化膜を形成しない場合には、部分的な酸化膜が存在しない領域は、ＳＯＩ構造にはならず、エピタキシャルウエハと同じ構造になる。
【００６４】
次いで、結合基板４０の周辺部の隙間（２枚の基板３０、３７のベベリングで構成された隙間）に向けて、結合基板４０の結合界面に平行な方向に、ウォータージェット装置の０．１ｍｍのノズルから５０ＭＰａの圧力で高圧の純水を噴射して、結合基板４０を分離層３２の部分で切断し、結合基板４０を２枚の基板に分割した（図３Ｉに示す工程に相当）。ここで、純水の圧力は、例えば、数Ｍ〜１００ＭＰａであることが好ましい。
【００６５】
この分割工程では、（１）ノズルから噴射される純水で構成される噴流（ジェット）がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
（２）結合基板４０をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
（３）上記の（１）及び（２）を併用していもよい。
【００６６】
その結果、元々第１基板３０に形成されていた多結晶層又は非晶質層３６ａ、部分的な酸化膜３４’、エピタキシャルシリコン層３５、３６ｂ、及び多孔質シリコン層３２の一部３２ｂが、第２基板３７側に移設された。第１基板３０の表面には多孔質シリコン層３２ａのみが残った。
【００６７】
結合基板をウォータージェット法で分割（分離）する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【００６８】
更には、結合基板を分割せずに、結合基板を構成する２枚の基板のうち第１基体４０の裏面側から多孔質シリコン層までを研削、研磨、エッチング等で除去し、多孔質シリコンの全面を表出させてもよい。
【００６９】
この際、
（１）結合基板の第１基板の露出面から多孔質シリコン層まで連続的に研削してもよいし、
（２）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、ＲＩＥ等のドライエッチング又はウェットエッチングで除去してもよいし、
（３）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、研磨で除去してもよい。
【００７０】
次いで、第２基板３７上の最表面に移設された多孔質シリコン層３２ｂを少なくとも４９％弗化水素酸と３０％過酸化水素水と水とが混合されたエッチング液で選択エッチングした（図３Ｊに示す工程に相当）。単結晶シリコン層３３はエッチングされずに残り、単結晶シリコン層３３をエッチ・ストップの材料として多孔質シリコン層３２ｂが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をＯＮ／ＯＦＦさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【００７１】
非多孔質シリコン単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視することができる膜厚減少である。
【００７２】
以上の工程により、部分的な酸化膜３４’及びそれらの間の単結晶シリコン層３５上に０．２μｍの厚みを持った単結晶シリコン層３３を有する半導体基板が得られた。ここで、多孔質シリコンの選択エッチングによっても単結晶シリコン層３３には何ら変化はなかった。形成された単結晶シリコン層３３の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±４ｎｍであった。
【００７３】
透過電子顕微鏡による断面観察の結果、単結晶シリコン層３３には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【００７４】
更に、水素中で１１００℃で熱処理（水素アニール）を１時間行い、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍであり、通常市販されているシリコンウエハと同等であった。
【００７５】
水素アニールの代わりに、ＣＭＰ等の研磨によっても表面平坦化を行ってもよい。
【００７６】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００７７】
なお、分割工程では、複数の結合基板（はり合わせ基板）をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【００７８】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにＸ−Ｙスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【００７９】
単結晶シリコン層３３、第１半導体層３５、第２半導体層３６ａ、３６ｂは、シリコン（Ｓｉ）に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等で形成されてもよい。
【００８０】
第２基板３７としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００８１】
（実施例３）
この実施例は、実施例２の改良例であり、陽極化成条件を除いて実施例２と同様である。
【００８２】
この実施例では、準備した単結晶シリコン基板３１に対して、ＨＦ含有溶液中において、次の陽極化成条件に従って陽極化成を行った。
【００８３】
（第１の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１３（μｍ）
（第２段階）、
電流密度：２２（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：２（分）
多孔質シリコンの厚み：３（μｍ）
或いは、
（第２の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質シリコンの厚み：６（μｍ）
（第２段階）、
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１．３（分）
多孔質シリコンの厚み：３（μｍ）
第１段階の陽極化成で形成される第１多孔質シリコン層は、その上に高品質のエピタキシャルシリコン層を形成させるために使用され、第２段階の陽極化成で第１多孔質シリコン層の下に形成される第２多孔質シリコンは、分離層として使用される。なお、結合基板を研削して第１基板を除去する場合には、多孔質シリコン層は、分離層としては用いられない。
【００８４】
分離面（分離すべき面）を第１多孔質シリコン層と第２多孔質シリコン層との界面付近に制限することは、分離面の平坦化に効果があった。
【００８５】
（実施例４）
実施例１〜３に挙げた各方法で製造した図１Ｇ、図３Ｊに示す構造を有する半導体基板の非ＳＯＩ領域に、トレンチキャパシタを有するＤＲＡＭを形成し、ＳＯＩ領域に、論理回路を含む他のデバイスを形成した。実施例１〜３に挙げた方法は、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ（基板表面の凹凸に起因する焦点ずれ）は起こらなかった。非ＳＯＩ領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【００８６】
なお、上記の半導体基板は、ＤＲＡＭを混載した集積回路以外の集積回路の形成にも有効である。
【００８７】
（その他）
上記示した実施例において、単結晶シリコン層、第１半導体層、及び第２半導体層を形成するためのエピタキシャル成長工程には、ＣＶＤ法、ＭＢＥ法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。また、分割後に残留する分離層（多孔質層、イオン注入層等）の選択エッチング工程には、上記の４９％弗化水素酸と３０％過酸化水素水と水との混同液の他、他の種々のエッチング液（例えば、フッ化水素酸、硝酸、酢酸の混合液）を適用することができる。以上のようにして、非ＳＯＩとＳＯＩ、あるいは厚さの異なるＳＯＩ領域が混在するウエハにおいて、深いデバイスを作製するための領域を拡大することができる。
【００８８】
【発明の効果】
本発明によれば、例えば、デバイスを作製するための領域を有効に確保することができる。
【図面の簡単な説明】
【図１Ａ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｂ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｃ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｄ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｅ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｆ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｇ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図２】本発明の好適な第１の実施形態に係る基板の他の構造を示す図である。
【図３Ａ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｂ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｃ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｄ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｅ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｆ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｇ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｈ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｉ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｊ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【符号の説明】
１１ 単結晶シリコン基板
１２ 酸化膜
１３ 単結晶シリコン層
１４ａ 多結晶層又は非晶質層
１４ｂ 単結晶層
１５ 第２基板
２０ 結合基板
【発明の属する技術分野】
本発明は、基板及びその製造方法に係り、特に、内部に部分的な酸化膜を有する基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、単結晶シリコンの表面に部分的な酸化膜を形成する方法が知られている。この方法は、例えば、ＳＯＩ基板上のＳＯＩ領域にロジック回路を形成し、非ＳＯＩ領域にトレンチタイプのキャパシタを用いたＤＲＡＭを形成する混載型ＩＣに有用である。これは、トレンチタイプのキャパシタは、通常、数ミクロン（約１０μｍ以下）程度の深さが必要であるため、厚さが１００ｎｍ前後しかないＳＯＩ基板のシリコン層には形成されないからである。単結晶シリコンの表面に部分的な酸化膜を形成する方法として、特開平１−１４４６６５号公報では、半導体基板の所定領域に絶縁膜を形成し、その絶縁膜上のポリシリコン層と、単結晶シリコン基板上のエピタキシャル層とを同時に形成する半導体装置の製造方法を開示している。
【特許文献１】
特開平１−１４４６６５号公報
【０００３】
【発明が解決しようとする課題】
しかしながら、特開平１−１４４６６５号公報では、半導体装置は、ポリシリコン層の成長面の高さがエピタキシャル層の成長面の高さよりも高い構造を有するため、ポリシリコン層の領域がエピタキシャル層の領域に進出する。ポリシリコン層の領域がエピタキシャル層の領域に進出すると、ポリシリコン層とエピタキシャル層との境界付近が単結晶ではなく多結晶となるため、デバイス作製に使用可能なエピタキシャル層の領域が狭まる。例えば、トレンチタイプのキャパシタをエピタキシャル層に形成する場合、ポリシリコン層が進出した領域を避けて作製しなければならないため、部分的な酸化膜の間のエピタキシャル層の領域を最大限に利用することができない。すなわち、エピタキシャル層の領域へのポリシリコン層の領域が進出することによって、デバイスの高集積化が妨げられるという問題点がある。
【０００４】
また、特開平１−１４４６６５号公報に記載された方法は、バルク基板をＳＯＩ層として用いるため、ＳＯＩ層の厚さが極めて厚く、ＳＯＩ基板を導入する利点が低減するという問題点がある。また、上記の方法において、ＳＯＩ基板のシリコン層を研削した場合であっても、トレンチタイプのキャパシタは、Ｎ−シリコン層、Ｎ＋シリコン層、複数のエピタキシャル層、Ｎ＋シリコン基板と、複数の層をまたがって形成されるため、特に、異なる層間の界面で特性が悪化するという問題点がある。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、デバイスを作製するための領域を有効に確保することを目的とする。
【発明を解決するための手段】
本発明の第１の側面は、基板の製造方法に係り、部分的な酸化膜を第１基板上に形成する工程と、前記部分的な酸化膜の間の領域に露出した前記第１基板上に選択的に第１半導体層を成長させる工程と、前記部分的な酸化膜及び前記第１半導体層上に第２半導体層を成長させる工程と、前記第１基板の第２半導体層に第２基板を結合させて結合基板を作製する工程とを含むことを特徴とする。
【０００６】
本発明の好適な実施の形態によれば、前記第１基板に分離層を形成する工程と、前記結合基板を作製する工程の後に、前記結合基板を前記分離層の部分で分割する工程と、を更に含むことが好ましい。
【０００７】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記第１半導体層を単結晶成長させることが好ましい。
【０００８】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記第１半導体層を前記絶縁層よりも厚く成長させることが好ましい。
【０００９】
本発明の好適な実施の形態によれば、前記第２半導体層を成長させる工程では、前記第１半導体層上には単結晶層を成長させ、前記絶縁層上には多結晶層又は非晶質層を成長させることが好ましい。
【００１０】
本発明の好適な実施の形態によれば、前記第１半導体層を成長させる工程では、前記多結晶層又は非晶質層の領域が、前記絶縁層の領域内に収まるように前記多結晶層又は非晶質層を成長させることが好ましい。
【００１１】
本発明の第２の側面は、基板に係り、請求項１乃至請求項６のいずれか１項に記載の製造方法により製造され得る。
【００１２】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１３】
（第１の実施形態）
図１Ａ〜図１Ｇは、本発明の好適な実施の形態に係る基板の製造方法を説明するための図である。図１Ａに示す工程では、単結晶シリコン基板（シード基板）１１を準備し、次いで、図１Ｂに示す工程では、単結晶シリコン基板１１上に絶縁層としての酸化膜１２を形成する。酸化膜１２は、例えば、熱酸化法により形成することができ、熱酸化法によれば一般的に良質の酸化膜を形成することができる。本発明の好適な実施の形態に係る酸化膜の形成方法は、熱酸化法に限られない。例えば、酸化膜１２は、プラズマ酸化法や液相成長法等で形成されてもよい。また、酸化膜１２の代わりに、他の絶縁材料を用いて絶縁層を形成してもよい。
【００１４】
図１Ｃに示す工程では、部分的な酸化膜１２’が、例えば、酸化膜１２上にレジストを塗布した後に、リソグラフィ工程によりこれをパターニングして開口部を形成し、該開口部の底に露出している酸化膜１２をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチング又は薬液等のウェットエッチング等でエッチングすることにより単結晶シリコン基板１１上に形成される。ここで、部分的な酸化膜とは、少なくとも一部の領域において単結晶シリコン基板１１が露出するように形成された酸化膜をいう。
【００１５】
図１Ｄに示す工程では、単結晶シリコン基板１１上の部分的な酸化膜１２’の間に露出した単結晶シリコン基板１１上に選択的に単結晶シリコン層（第１半導体層）１３を成長させる。また、単結晶シリコン層１３は、部分的な酸化膜１２’の厚さよりも厚く成長させるのが好ましい。
【００１６】
図１Ｅに示す工程では、部分的な酸化膜１２’及び単結晶シリコン層１３上にシリコン層（第２半導体層）１４ａ、１４ｂを成長させる。このとき、単結晶シリコン層１３上には単結晶層１４ｂが成長し、部分的な酸化膜１２’上には多結晶層又は非晶質層１４ａが成長する。単結晶シリコン層（第１半導体層）１３が形成されていることにより、部分的な酸化膜１２’上に成長する多結晶層又は非晶質層１４ａの領域は、部分的な酸化膜１２’上の領域内に収まる。すなわち、多結晶層又は非晶質層１４ａの領域が、部分的な酸化膜１２’の間の単結晶シリコン層１３の領域に進出することがない。その結果、深いデバイスを作製するために用いられる単結晶シリコン層１３及び単結晶層１４ｂの領域を有効に利用することができる。
【００１７】
図１Ｆに示す工程では、図１Ｅに示す第１基板１０の表面を研磨或いは研削等により平坦化し、次いで、図１Ｇに示す工程では、図１Ｆに示す第１基板１０の表面（多結晶層又は非晶質層１４ａ及び単結晶層１４ｂが露出している面）に第２基板（ハンドル基板）１５を結合させて、結合基板（はり合わせ基板）２０を形成する。なお、図２に示すように、結合に先立って、第１基板１０の表面又は第２基板（ハンドル基板）１５に絶縁膜（例えば、酸化膜等）１６を形成してもよい。第２基板１５としては、典型的には、単結晶シリコン基板又はその表面に絶縁膜（例えば、酸化膜等）を形成した基板を採用することができる。しかしながら、第２基板１５は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。なお、ここでは、図１Ｆに示す構造を有する基板を便宜上第１基板と呼んでいるが、図１Ａ〜図１Ｅに示す構造を含む基板を第１基板と呼んでもよい。
【００１８】
このようにして、単結晶シリコン基板１１を有し、単結晶シリコン基板１１上に部分的な酸化膜１２’を有する単結晶シリコン基板１１を形成し、単結晶シリコン基板１１上の部分的な酸化膜１２’の間の領域に露出した単結晶シリコン基板１１上に選択的に単結晶シリコン層（第１半導体層）１３を成長させ、部分的な酸化膜１２’及び単結晶シリコン層１３上にシリコン層（第２半導体層）１４ａ、１４ｂを成長させ、単結晶シリコン基板１１のシリコン層１４ａ、１４ｂに第２基板１５を結合させて結合基板が作製される。
【００１９】
（第２の実施形態）
図３Ａ〜図３Ｊは、本発明の好適な第２の実施の形態に係る基板の製造方法を説明するための図である。図３Ａに示す工程では、単結晶シリコン基板（シード基板）３１を準備し、次いで、図３Ｂに示す工程では、単結晶シリコン基板３１の表面に分離層３２を形成する。この分離層３２としては、例えば、単結晶シリコン基板３１の表面を陽極化成することにより形成することができる多孔質層が好適である。陽極化成は、例えば、フッ化水素酸を含む電解液中に陽極及び陰極を配置し、それらの電極の間に単結晶シリコン基板３１を配置し、それらの電極間に電流を流すことにより実施することができる。多孔質層は、互いに多孔度が異なる２以上の層で構成されてもよい。
【００２０】
図３Ｃに示す工程では、分離層３２上にエピタキシャル成長法により単結晶シリコン層３３を形成する。ここで、エピタキシャル成長法によれば、良質の単結晶シリコン層３３を形成することができる。
【００２１】
図３Ｄに示す工程では、単結晶シリコン層３３上に絶縁層としての酸化膜３４を形成する。酸化膜３４は、例えば熱酸化法により形成することができ、熱酸化法によれば、良質の酸化膜を形成することができる。本発明の好適な実施の形態に係る酸化膜の形成方法は、熱酸化法に限られない。例えば、酸化膜３４は、プラズマ酸化法や液相成長法等で形成されてもよい。また、酸化膜３４の代わりに、他の絶縁材料を用いて絶縁層を形成してもよい。
【００２２】
図３Ｅに示す工程では、部分的な酸化膜３４’が、例えば、図３Ｄの酸化膜３４上にレジストを塗布した後に、リソグラフィ工程によりこれをパターニングして開口部を形成し、該開口部の底に露出している酸化膜３４をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）法等のドライエッチング又は薬液等のウェットエッチング等でエッチングすることにより単結晶シリコン層３３上に形成される。ここで、部分的な酸化膜とは、少なくとも一部の領域において単結晶シリコン層３３が露出するように形成された酸化膜をいう。
【００２３】
図３Ｆに示す工程では、単結晶シリコン層３３上の部分的な酸化膜３４’の間に露出した単結晶シリコン層３３上に選択的に単結晶シリコン層（第１半導体層）３５を成長させる。また、単結晶シリコン層３５は、部分的な酸化膜３４’の厚さよりも厚く成長させるのが好ましい。次に、部分的な酸化膜３４’及び単結晶シリコン層３５上にシリコン層（第２半導体層）３６ａ、３６ｂを成長させる。このとき、単結晶シリコン層３５上には単結晶層３６ｂが成長し、部分的な酸化膜３４’上には多結晶層又は非晶質層３６ａが成長する。単結晶シリコン層（第１半導体層）３５が形成されていることにより、多結晶層又は非晶質層３６ａの領域は、部分的な酸化膜３４’の領域内に収まる。すなわち、多結晶層又は非晶質層３６ａの領域が、部分的な酸化膜３４’の間の単結晶シリコン層３５の領域に進出することがない。その結果、深いデバイスを作製するために用いられる単結晶シリコン層３５及び単結晶層３６ｂの領域を有効に利用することができる。
【００２４】
図３Ｇに示す工程では、図３Ｆに示す第１基板３０の表面を研磨或いは研削等により平坦化し、次いで、図３Ｈに示す工程では、図３Ｇに示す第１基板３０の表面（多結晶層又は非晶質層３６ａ及び単結晶層３６ｂが露出している面）に第２基板（ハンドル基板）３７を結合させて、結合基板（はり合わせ基板）４０を形成する。なお、結合に先立って、第１基板３０の表面に絶縁膜（例えば、酸化膜等）を形成してもよい。第２基板３７としては、典型的には、単結晶シリコン基板又はその表面に絶縁膜（例えば、酸化膜等）を形成した基板を採用することができる。しかしながら、第２基板３７は、それ以外の基板、例えば、絶縁性基板（例えば、ガラス基板等）であってもよい。なお、ここでは、図３Ｇに示す構造を有する基板を便宜上第１基板と呼んでいるが、図３Ａ〜図３Ｆに示す構造を含む基板を第１基板と呼んでもよい。
【００２５】
図３Ｉに示す工程では、結合基板４０を分離層３２の部分で切断することにより２枚の基板に分割する。この分割は、例えば、流体を使って行うことができる。流体を使う方法としては、例えば、流体（液体又は気体）の噴流を形成してこれを分離層３２に打ち込む方法や、流体の静圧を利用する方法等が好適である。前者の方法において、流体として水を利用する方法は、ウォータージェット法と呼ばれる。更に、上記の分割は、例えば、結合基板４０に熱処理を施すことによっても実施することができる。このような熱処理による分割は、分離層３２としてイオン注入層を形成した場合に特に有効である。更に、上記の分割は、例えば、固体の楔等の部材を分離層３２に挿入することによっても実施することができる。
【００２６】
ここで、上記のような分割方法の他、結合基板４０をその裏面（露出面）から研削、研磨し、絶縁層３４’上に所定厚の単結晶シリコン層を残す研削・研磨方法を採用してもよい。なお、この場合、必ずしも分離層３２を予め形成する必要はない。
【００２７】
図３Ｊに示す工程では、第２基板３７の単結晶シリコン層３３上に残っている分離層３２ｂをエッチング液等を使って除去する。このとき、単結晶シリコン層３３をエッチングストップ層として利用すればよい。その後、必要に応じて、水素アニール工程、研磨工程等の平坦化工程を実施して基板表面を平坦化してもよい。
【００２８】
このようにして、図３Ｊに示すように、単結晶シリコン層３３を有し、単結晶シリコン層３３上の全体のうち所定部分に部分的な酸化膜３４’を有する単結晶シリコン層３３を形成し、単結晶シリコン層３３上の部分的な酸化膜３４’の間に露出した単結晶シリコン層３３上に選択的に単結晶シリコン層（第１半導体層）３５を成長させ、部分的な酸化膜３４’上に多結晶層又は非晶質層３６ａ、単結晶シリコン層３５上に単結晶層３６ｂを成長させ、多結晶層又は非晶質層３６ａ及び単結晶層３６ｂ上に第２基板３７を結合させて結合基板が形成される。
【００２９】
［実施例］
以下、本発明の好適な実施例を挙げる。
【００３０】
（実施例１）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶シリコン基板１１を準備した（図１Ａに示す工程に相当）。
【００３１】
次いで、単結晶シリコン基板１１の表面に熱酸化法により２００ｎｍ厚の酸化膜１２を形成した（図１Ｂに示す工程に相当）。
【００３２】
次いで、酸化膜上にマスク材（ＳｉＮ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいはＳＯＩ層が厚く形成された厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパターニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＬＴＲＡＮは、登録商標））を用いるので、パターニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００３３】
ここで、酸化膜１２上にマスク材を堆積しない場合には、酸化膜１２上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通して酸化膜１２をエッチングして、単結晶シリコン基板１１を露出させる。
【００３４】
一方、酸化膜１２上にマスク材を堆積する場合には、その上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通してマスク材をエッチングして、マスク材をパターニングする。次いで、マスク材の開口部を通して、単結晶シリコン基板１１が露出するまで酸化膜１２をエッチングして、酸化膜をパターニングする。その際、必要に応じて、マスク材のパターニングの後、酸化膜１２のパターニングの前にレジストを剥離してもよい。
【００３５】
レジスト及びマスク材を除去すると、部分的に単結晶シリコン基板１１が表出した基板が得られた。
【００３６】
次いで、部分的な酸化膜１２’の間に表出した単結晶シリコン基板１１上に選択的に単結晶シリコン層１３（第１半導体層）をエピタキシャル成長する工程、非選択的にシリコン層（第２半導体層）１４ａ、１４ｂを堆積する工程を順に実施した。ここで、単結晶シリコン層１３上に選択成長されたシリコン層１４ｂは、部分的な酸化膜１２’よりも厚く成長させることが好ましい。このとき、単結晶シリコン層１３上には単結晶層１４ｂが成長し、部分的な酸化膜１２’上には多結晶層又は非晶質層１４ａが成長する。ここで、第２半導体層１４ａ、１４ｂの厚さは、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。以上のようにして、多結晶層又は非晶質層１４ａ、１４ｂの領域は酸化膜を開口した領域には進出せず、酸化膜１２上にのみ形成された（図１Ｅに示す工程に相当）。
【００３７】
次いで、基板の表面を研磨して平滑化した（図１Ｆに示す工程に相当）。この研磨工程として、ＣＭＰ工程を実施してもよい。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００３８】
次いで、第１基板１０の表面と別に用意した第２のＳｉ基板１５の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板１０と第２基板１５との結合強度を向上させた（図１Ｇに示す工程に相当）。これにより、結合基板２０が得られた。
【００３９】
第１基板１０の表面及び第２基板１５の表面の少なくとも一方の上に酸化膜を形成した場合には、第２のエピタキシャルＳｉ層（第２半導体層）１４ｂを成長させた領域は、非ＳＯＩ領域ではなく厚ＳＯＩ領域となる（図２参照）。厚ＳＯＩ領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００４０】
上記のような酸化膜を形成しない場合には、部分的な酸化膜が存在しない領域は、ＳＯＩ構造にはならず、エピタキシャルウエハと同じ構造になる（図１Ｇ参照）。
【００４１】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００４２】
第１半導体層１３、第２半導体層１４ａ、１４ｂは、シリコン（Ｓｉ）に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等で形成されてもよい。
【００４３】
第２基板１５としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００４４】
（実施例２）
まず、比抵抗０．０１〜０．０２Ω・ｃｍのＰ型又はＮ型の第１の単結晶シリコン基板３１を準備した（図３Ａに示す工程に相当）。
【００４５】
次いで、第１の単結晶シリコン基板３１を陽極化成溶液中において陽極化成して、分離層３２としての多孔質シリコン層を形成した。陽極化成条件は、以下の通りであった。
【００４６】
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１２（μｍ）
ここで、電流密度や、陽極化成溶液の濃度は、形成すべき分離層（多孔質シリコン層）３２の厚さや構造等に応じて適宜変更し得る。電流密度は、０〜７００ｍＡ／ｃｍ２の範囲が好ましく、陽極化成溶液の濃度は、１：１０：１０〜１：０：０の範囲が好ましい。
【００４７】
多孔質シリコン層は、その上に高品質のエピタキシャルシリコン層を形成するため、及び、分離層として機能させるために有用である。なお、第１基板と第２基板とを結合させて結合基板を作製した後に、結合基板を研削して第１基板の部分を除去する場合には、多孔質シリコン層を分離層として使用する必要はない。
【００４８】
陽極化成溶液は、ＨＦ含有液であればよく、エタノールを含まなくてもよい。しかしながら、エタノールは、基板表面から発生する気泡を除去するために有効であるので、陽極化成溶液に添加することが好ましい。このような気泡の除去機能を有する薬品としては、エタノールの他、例えば、メチルアルコール、イソプロピルアルコール等の他のアルコール類や、界面活性剤を挙げることができる。また、これらの薬品を添加する代わりに、超音波等の振動で気泡を基板表面から脱離させることも有効である。
【００４９】
多孔質シリコン層の厚さは、上記の例に限られず、例えば、数百μｍ〜０．１μｍ程度の範囲で良好な結果を得ることができる。
【００５０】
次いで、陽極化成後の基板を酸素雰囲気中４００℃で１時間にわたって酸化させた。この酸化工程により多孔質シリコン層の孔の内壁は熱酸化膜で覆われた。
【００５１】
次いで、多孔質シリコン層上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により０．３μｍ厚の単結晶シリコン層３３をエピタキシャル成長させた（図３Ｃに示す工程に相当）。成長条件は、以下の通りであった。
【００５２】
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
なお、この成長条件は、要求される単結晶シリコン層３３の仕様に応じて適宜変更可能である。
【００５３】
ここで、エピタキシャル成長工程に先立って、エピタキシャル装置内において水素雰囲気中で基板をベークして、及び／又は、エピタキシャル装置内の基板に極少量のシリコンソースを供給して、多孔質シリコン層の表面の孔を埋めて基板を平滑化してもよい。このような付加的な工程を実施することにより、多孔質シリコン層上に、欠陥密度が非常に少ない（１０４ｃｍ− ２以下）エピタキシャル層を形成することができた。
【００５４】
次いで、エピタキシャルシリコン層３３の表面に熱酸化法により２００ｎｍ厚の酸化膜３４を形成した（図３Ｄに示す工程に相当）。
【００５５】
次いで、酸化膜上にマスク材（ＳｉＮ等が好適）を堆積して、その上に更にレジストを塗布し、非ＳＯＩ領域（あるいは厚ＳＯＩ領域）とする領域に開口が形成されるように、これらを順にパターニングした。なお、ここでは、第１基板と第２基板とを結合させる結合法（例えば、ＥＬＴＲＡＮ法（ＥＬＴＲＡＮは、登録商標））を用いるので、パターニングは、正常なパターンの鏡像が形成されるように行う必要が有る。
【００５６】
ここで、酸化膜３４上にマスク材を堆積しない場合には、酸化膜３４上にレジストを塗布しこれをパターニングしてレジストパターンを形成し、その後、レジストパターンの開口部を通して酸化膜３４をエッチングして、エピタキシャルシリコン層３３を露出させる。
【００５７】
一方、酸化膜３４上にマスク材を堆積する場合には、その上にレジストを塗布しこれをパターンしてレジストパターンを形成し、その後、レジストパターンの開口部を通してマスク材をエッチングして、マスク材をパターニングする。次いで、マスク材の開口部を通して、エピタキシャルシリコン層３３が露出するまで酸化膜３４をエッチングして、酸化膜をパターニングする。その際、必要に応じて、マスク材のパターニングの後、酸化膜３４のパターニングの前にレジストを剥離してもよい。
【００５８】
レジスト及びマスク材を除去すると、部分的にエピタキシャルシリコン層３３が表出した基板が得られた。
【００５９】
次いで、開口したエピタキシャルシリコン層３３に選択的に単結晶シリコン３５（第１半導体層）をエピタキシャル成長する工程、非選択的に半導体層３６ａ、３６ｂ（第２半導体層）を堆積する工程、の順に成長を行った。ここで、単結晶シリコン３５上に選択成長された半導体層３６ｂは、部分的な酸化膜３４’よりも厚く成長させることが好ましい。このとき、単結晶シリコン３５上には単結晶層３６ｂが成長し、部分的な酸化膜３４’上には多結晶層又は非晶質層３６ａが成長する。ここで、半導体層３６ａ、３６ｂの厚さは、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。以上のようにして、多結晶層又は非晶質層３６ａの領域は酸化膜を開口した領域には進出せず、部分的な酸化膜３４’上にのみ形成された（図３Ｆに示す工程に相当）。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００６０】
次いで、基板の表面を研磨して平滑化した（図３Ｇに示す工程に相当）。この研磨工程として、ＣＭＰ工程を実施してもよい。ここで、研磨工程における研磨ダメージを除去するために洗浄工程及び／又はエッチング工程を更に実施してもよい。
【００６１】
次いで、第１基板３０の表面と別に用意した第２のシリコン基板３７の表面とを重ね合わせ、接触させた後、窒素雰囲気あるいは酸化雰囲気中において温度１１００℃で１時間の熱処理をし、第１基板３０と第２基板３７との結合強度を向上させた（図３Ｈに示す工程に相当）。これにより、結合基板４０が得られた。
【００６２】
第１基板３０の表面及び第２基板３７の表面の少なくとも一方の上に酸化膜を形成した場合には、半導体層３６ｂを成長させた領域は、非ＳＯＩ領域ではなくＳＯＩ層が厚く形成された厚ＳＯＩ領域となる。厚ＳＯＩ領域のシリコン膜厚は、最終的な半導体基板に要求される仕様に応じて適宜決定することができ、例えば、１０ミクロンとすることができる。
【００６３】
上記のような酸化膜を形成しない場合には、部分的な酸化膜が存在しない領域は、ＳＯＩ構造にはならず、エピタキシャルウエハと同じ構造になる。
【００６４】
次いで、結合基板４０の周辺部の隙間（２枚の基板３０、３７のベベリングで構成された隙間）に向けて、結合基板４０の結合界面に平行な方向に、ウォータージェット装置の０．１ｍｍのノズルから５０ＭＰａの圧力で高圧の純水を噴射して、結合基板４０を分離層３２の部分で切断し、結合基板４０を２枚の基板に分割した（図３Ｉに示す工程に相当）。ここで、純水の圧力は、例えば、数Ｍ〜１００ＭＰａであることが好ましい。
【００６５】
この分割工程では、（１）ノズルから噴射される純水で構成される噴流（ジェット）がベベリングで構成された隙間に沿って移動するようにノズルを走査してもよいし、
（２）結合基板４０をウエハホルダで挟んで保持しながら自転させ、結合基板の全外周にわたってベベリングで構成された隙間に純水が注入されるようにしてもよいし、
（３）上記の（１）及び（２）を併用していもよい。
【００６６】
その結果、元々第１基板３０に形成されていた多結晶層又は非晶質層３６ａ、部分的な酸化膜３４’、エピタキシャルシリコン層３５、３６ｂ、及び多孔質シリコン層３２の一部３２ｂが、第２基板３７側に移設された。第１基板３０の表面には多孔質シリコン層３２ａのみが残った。
【００６７】
結合基板をウォータージェット法で分割（分離）する代わりに、気体ジェットを利用してもよいし、結合基板の分離層に固体楔を挿入してもよいし、結合基板に引っ張り力やせん断力等の機械的な力を印加してもよいし、結合基板に超音波を印加してもよいし、他の方法を採用してもよい。
【００６８】
更には、結合基板を分割せずに、結合基板を構成する２枚の基板のうち第１基体４０の裏面側から多孔質シリコン層までを研削、研磨、エッチング等で除去し、多孔質シリコンの全面を表出させてもよい。
【００６９】
この際、
（１）結合基板の第１基板の露出面から多孔質シリコン層まで連続的に研削してもよいし、
（２）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、ＲＩＥ等のドライエッチング又はウェットエッチングで除去してもよいし、
（３）結合基板の第１基板の露出面から多孔質シリコン層の直前まで研削して、残りのバルクシリコンについては、研磨で除去してもよい。
【００７０】
次いで、第２基板３７上の最表面に移設された多孔質シリコン層３２ｂを少なくとも４９％弗化水素酸と３０％過酸化水素水と水とが混合されたエッチング液で選択エッチングした（図３Ｊに示す工程に相当）。単結晶シリコン層３３はエッチングされずに残り、単結晶シリコン層３３をエッチ・ストップの材料として多孔質シリコン層３２ｂが選択エッチングされて完全に除去された。選択エッチングでは、循環装置を併せ持った装置で超音波をＯＮ／ＯＦＦさせるとともにウエハを回転させながらエッチングすると、エッチングの不均一な分布を面内及び基板間で抑制することができる。また、エッチング液にアルコールや界面活性剤を混ぜることにより、反応気泡が表面に付着することに起因するエッチングむらを抑制することができる。
【００７１】
非多孔質シリコン単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視することができる膜厚減少である。
【００７２】
以上の工程により、部分的な酸化膜３４’及びそれらの間の単結晶シリコン層３５上に０．２μｍの厚みを持った単結晶シリコン層３３を有する半導体基板が得られた。ここで、多孔質シリコンの選択エッチングによっても単結晶シリコン層３３には何ら変化はなかった。形成された単結晶シリコン層３３の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±４ｎｍであった。
【００７３】
透過電子顕微鏡による断面観察の結果、単結晶シリコン層３３には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【００７４】
更に、水素中で１１００℃で熱処理（水素アニール）を１時間行い、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍであり、通常市販されているシリコンウエハと同等であった。
【００７５】
水素アニールの代わりに、ＣＭＰ等の研磨によっても表面平坦化を行ってもよい。
【００７６】
結合工程（はり合わせ工程）の前処理として、結合させる第１、第２基板のそれぞれの面の少なくとも一方にプラズマ処理を行うと、低温のアニールでも結合強度を高めることができる。更に、プラズマ処理の後に処理された基板を水洗することが好ましい。
【００７７】
なお、分割工程では、複数の結合基板（はり合わせ基板）をその面方向に並べて配置し、ウォータージェット装置のノズルを該面方向に沿って走査することにより、複数の結合基板を連続的に分割させることも可能である。
【００７８】
更に、複数の結合基板をその面に垂直方向に並べてセットし、ウォータージェットのノズルにＸ−Ｙスキャンを持たせて、複数の結合に向けて順にウォータージェットを噴射し、複数の結合基板を自動で連続的に分割することも可能である。
【００７９】
単結晶シリコン層３３、第１半導体層３５、第２半導体層３６ａ、３６ｂは、シリコン（Ｓｉ）に代えて、例えば、ＳｉＧｅ、ＧａＡｓ、ＳｉＣ、Ｃ等で形成されてもよい。
【００８０】
第２基板３７としては、例えば、シリコン基板の他、石英、サファイア、セラミック、カーボン、ＳｉＣ等からなる基板を採用することもできる。
【００８１】
（実施例３）
この実施例は、実施例２の改良例であり、陽極化成条件を除いて実施例２と同様である。
【００８２】
この実施例では、準備した単結晶シリコン基板３１に対して、ＨＦ含有溶液中において、次の陽極化成条件に従って陽極化成を行った。
【００８３】
（第１の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１１（分）
多孔質シリコンの厚み：１３（μｍ）
（第２段階）、
電流密度：２２（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：２（分）
多孔質シリコンの厚み：３（μｍ）
或いは、
（第２の陽極化成条件）
（第１段階）
電流密度：８（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：５（分）
多孔質シリコンの厚み：６（μｍ）
（第２段階）、
電流密度：３３（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１
時間：１．３（分）
多孔質シリコンの厚み：３（μｍ）
第１段階の陽極化成で形成される第１多孔質シリコン層は、その上に高品質のエピタキシャルシリコン層を形成させるために使用され、第２段階の陽極化成で第１多孔質シリコン層の下に形成される第２多孔質シリコンは、分離層として使用される。なお、結合基板を研削して第１基板を除去する場合には、多孔質シリコン層は、分離層としては用いられない。
【００８４】
分離面（分離すべき面）を第１多孔質シリコン層と第２多孔質シリコン層との界面付近に制限することは、分離面の平坦化に効果があった。
【００８５】
（実施例４）
実施例１〜３に挙げた各方法で製造した図１Ｇ、図３Ｊに示す構造を有する半導体基板の非ＳＯＩ領域に、トレンチキャパシタを有するＤＲＡＭを形成し、ＳＯＩ領域に、論理回路を含む他のデバイスを形成した。実施例１〜３に挙げた方法は、製造される半導体基板の表面が平坦である。したがって、露光工程において、露光ショットの全域が投影光学系の深度内に収まり、局所的な焦点ずれ（基板表面の凹凸に起因する焦点ずれ）は起こらなかった。非ＳＯＩ領域には、十分な厚さの単結晶シリコン層が形成されているので、トレンチキャパシタを形成する上で何ら障害がなかった。
【００８６】
なお、上記の半導体基板は、ＤＲＡＭを混載した集積回路以外の集積回路の形成にも有効である。
【００８７】
（その他）
上記示した実施例において、単結晶シリコン層、第１半導体層、及び第２半導体層を形成するためのエピタキシャル成長工程には、ＣＶＤ法、ＭＢＥ法、スパッタ法、液相成長法等の各種の成膜技術を適用することができる。また、分割後に残留する分離層（多孔質層、イオン注入層等）の選択エッチング工程には、上記の４９％弗化水素酸と３０％過酸化水素水と水との混同液の他、他の種々のエッチング液（例えば、フッ化水素酸、硝酸、酢酸の混合液）を適用することができる。以上のようにして、非ＳＯＩとＳＯＩ、あるいは厚さの異なるＳＯＩ領域が混在するウエハにおいて、深いデバイスを作製するための領域を拡大することができる。
【００８８】
【発明の効果】
本発明によれば、例えば、デバイスを作製するための領域を有効に確保することができる。
【図面の簡単な説明】
【図１Ａ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｂ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｃ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｄ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｅ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｆ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図１Ｇ】本発明の好適な第１の実施形態に係る基板製造方法を説明するための図である。
【図２】本発明の好適な第１の実施形態に係る基板の他の構造を示す図である。
【図３Ａ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｂ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｃ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｄ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｅ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｆ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｇ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｈ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｉ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【図３Ｊ】本発明の好適な第２の実施形態に係る基板製造方法を説明するための図である。
【符号の説明】
１１ 単結晶シリコン基板
１２ 酸化膜
１３ 単結晶シリコン層
１４ａ 多結晶層又は非晶質層
１４ｂ 単結晶層
１５ 第２基板
２０ 結合基板
Claims (7)
- 基板の製造方法であって、
部分的な酸化膜を第１基板上に形成する工程と、
前記部分的な酸化膜の間の領域に露出した前記第１基板上に選択的に第１半導体層を成長させる工程と、
前記部分的な酸化膜及び前記第１半導体層上に第２半導体層を成長させる工程と、
前記第１基板の第２半導体層に第２基板を結合させて結合基板を作製する工程と、
を含むことを特徴とする基板の製造方法。 - 前記第１基板に分離層を形成する工程と、
前記結合基板を作製する工程の後に、前記結合基板を前記分離層の部分で分割する工程と、
を更に含むことを特徴とする請求項１に記載の基板の製造方法。 - 前記第１半導体層を成長させる工程では、前記第１半導体層を単結晶成長させることを特徴とする請求項１又は請求項２に記載の基板の製造方法。
- 前記第１半導体層を成長させる工程では、前記第１半導体層を前記部分的な酸化膜よりも厚く成長させることを特徴とする請求項１乃至請求項３のいずれか１項に記載の基板の製造方法。
- 前記第２半導体層を成長させる工程では、前記第１半導体層上には単結晶層を成長させ、前記部分的な酸化膜上には多結晶層又は非晶質層を成長させることを特徴とする請求項１乃至請求項４のいずれか１項に記載の基板の製造方法。
- 前記第２半導体層を成長させる工程では、前記多結晶層又は非晶質層の領域が、前記絶縁層の領域内に収まるように前記多結晶層又は非晶質層を成長させることを特徴とする請求項５に記載の基板の製造方法。
- 請求項１乃至請求項６のいずれか１項に記載の製造方法により製造され得る基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258971A JP2004103600A (ja) | 2002-09-04 | 2002-09-04 | 基板及びその製造方法 |
| US10/653,949 US20040040492A1 (en) | 2002-09-04 | 2003-09-04 | Substrate and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258971A JP2004103600A (ja) | 2002-09-04 | 2002-09-04 | 基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004103600A true JP2004103600A (ja) | 2004-04-02 |
Family
ID=31973048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002258971A Withdrawn JP2004103600A (ja) | 2002-09-04 | 2002-09-04 | 基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040040492A1 (ja) |
| JP (1) | JP2004103600A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071493A (ja) * | 2009-08-25 | 2011-04-07 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 |
| JP2011071494A (ja) * | 2009-08-25 | 2011-04-07 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 |
| KR102204732B1 (ko) * | 2019-11-11 | 2021-01-19 | (주)더숨 | Soi 기판 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
| KR100741856B1 (ko) * | 2006-04-24 | 2007-07-24 | 삼성전자주식회사 | 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판 |
| US7790529B2 (en) * | 2007-05-08 | 2010-09-07 | Micron Technology, Inc. | Methods of forming memory arrays and semiconductor constructions |
| JP5505367B2 (ja) * | 2011-05-11 | 2014-05-28 | 信越半導体株式会社 | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3372063A (en) * | 1964-12-22 | 1968-03-05 | Hitachi Ltd | Method for manufacturing at least one electrically isolated region of a semiconductive material |
| US5362682A (en) * | 1980-04-10 | 1994-11-08 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| US5328549A (en) * | 1980-04-10 | 1994-07-12 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| JPS6055148B2 (ja) * | 1981-04-10 | 1985-12-03 | 三菱電機株式会社 | 工業用模様縫いミシン |
| JPS5861622A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 単結晶薄膜の製造方法 |
| US4585493A (en) * | 1984-06-26 | 1986-04-29 | General Electric Company | Grain-driven zone-melting of silicon films on insulating substrates |
| FR2571544B1 (fr) * | 1984-10-05 | 1987-07-31 | Haond Michel | Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres |
| US5086011A (en) * | 1987-01-27 | 1992-02-04 | Advanced Micro Devices, Inc. | Process for producing thin single crystal silicon islands on insulator |
| US4851078A (en) * | 1987-06-29 | 1989-07-25 | Harris Corporation | Dielectric isolation process using double wafer bonding |
| JPS6432622A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Formation of soi film |
| US5138422A (en) * | 1987-10-27 | 1992-08-11 | Nippondenso Co., Ltd. | Semiconductor device which includes multiple isolated semiconductor segments on one chip |
| US4963505A (en) * | 1987-10-27 | 1990-10-16 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP2643262B2 (ja) * | 1988-03-23 | 1997-08-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| FR2640428B1 (fr) * | 1988-12-09 | 1992-10-30 | Thomson Csf | Procede de durcissement vis-a-vis des rayonnements ionisants de composants electroniques actifs, et composants durcis de grandes dimensions |
| EP0688048A3 (en) * | 1990-08-03 | 1996-02-28 | Canon Kk | Semiconductor substrate with SOI structure |
| US5403751A (en) * | 1990-11-29 | 1995-04-04 | Canon Kabushiki Kaisha | Process for producing a thin silicon solar cell |
| US5403771A (en) * | 1990-12-26 | 1995-04-04 | Canon Kabushiki Kaisha | Process for producing a solar cell by means of epitaxial growth process |
| JP2690412B2 (ja) * | 1991-06-11 | 1997-12-10 | ローム株式会社 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
| JPH06267848A (ja) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
| JPH07161936A (ja) * | 1993-12-07 | 1995-06-23 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| US6103598A (en) * | 1995-07-13 | 2000-08-15 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| DE69628505T2 (de) * | 1995-07-21 | 2004-05-06 | Canon K.K. | Halbleitendes Substrat und dessen Herstellungsverfahren |
| EP0757377B1 (en) * | 1995-08-02 | 2003-04-09 | Canon Kabushiki Kaisha | Semiconductor substrate and fabrication method for the same |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| US5710057A (en) * | 1996-07-12 | 1998-01-20 | Kenney; Donald M. | SOI fabrication method |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| US6054363A (en) * | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| SG55413A1 (en) * | 1996-11-15 | 1998-12-21 | Method Of Manufacturing Semico | Method of manufacturing semiconductor article |
| SG67458A1 (en) * | 1996-12-18 | 1999-09-21 | Canon Kk | Process for producing semiconductor article |
| SG68035A1 (en) * | 1997-03-27 | 1999-10-19 | Canon Kk | Method and apparatus for separating composite member using fluid |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6155909A (en) * | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| US5894152A (en) * | 1997-06-18 | 1999-04-13 | International Business Machines Corporation | SOI/bulk hybrid substrate and method of forming the same |
| JP2002510275A (ja) * | 1997-07-03 | 2002-04-02 | シービーエル テクノロジーズ | エピタキシャル層中の欠陥の除去 |
| MY118019A (en) * | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| EP1100124A4 (en) * | 1998-06-26 | 2007-05-02 | Mitsubishi Material Silicon | DIELECTRIC SEPARATION WAFER AND METHOD FOR MANUFACTURING THE SAME |
| JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
| JP3555500B2 (ja) * | 1999-05-21 | 2004-08-18 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体及びその製造方法 |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| US6602767B2 (en) * | 2000-01-27 | 2003-08-05 | Canon Kabushiki Kaisha | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery |
| KR100356577B1 (ko) * | 2000-03-30 | 2002-10-18 | 삼성전자 주식회사 | 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티 |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| TWI242796B (en) * | 2002-09-04 | 2005-11-01 | Canon Kk | Substrate and manufacturing method therefor |
| JP2004103855A (ja) * | 2002-09-10 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
-
2002
- 2002-09-04 JP JP2002258971A patent/JP2004103600A/ja not_active Withdrawn
-
2003
- 2003-09-04 US US10/653,949 patent/US20040040492A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071493A (ja) * | 2009-08-25 | 2011-04-07 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 |
| JP2011071494A (ja) * | 2009-08-25 | 2011-04-07 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法 |
| KR102204732B1 (ko) * | 2019-11-11 | 2021-01-19 | (주)더숨 | Soi 기판 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040040492A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426270B1 (en) | Substrate processing method and method of manufacturing semiconductor substrate | |
| US6376332B1 (en) | Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method | |
| KR100371450B1 (ko) | 기판 및 그의 제조방법 | |
| KR100265539B1 (ko) | 기판 및 그 제작방법 | |
| EP0554795B1 (en) | Semiconductor device substrate and process for preparing the same | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP2004335642A (ja) | 基板およびその製造方法 | |
| US6946354B2 (en) | Substrate and manufacturing method therefor | |
| TWI242796B (en) | Substrate and manufacturing method therefor | |
| JP2004103946A (ja) | 基板及びその製造方法 | |
| JPH11243076A (ja) | 陽極化成方法及び陽極化成装置並びに半導体基板の製造方法 | |
| JP2002134375A (ja) | 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP2006173354A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2004103600A (ja) | 基板及びその製造方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP2000100680A (ja) | 半導体基材の作製方法および半導体基材 | |
| JP2000188269A (ja) | 部材の分離方法及び分離装置並びに基板の製造方法 | |
| JP2004103602A (ja) | 基板及びその製造方法 | |
| JP2004103601A (ja) | 基板及びその製造方法 | |
| JPH05217994A (ja) | 半導体基板の作製方法 | |
| JP2004103801A (ja) | 基板及びその製造方法 | |
| JP2005347301A (ja) | 基板の作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060413 |