JP2002510275A - エピタキシャル層中の欠陥の除去 - Google Patents

エピタキシャル層中の欠陥の除去

Info

Publication number
JP2002510275A
JP2002510275A JP50741199A JP50741199A JP2002510275A JP 2002510275 A JP2002510275 A JP 2002510275A JP 50741199 A JP50741199 A JP 50741199A JP 50741199 A JP50741199 A JP 50741199A JP 2002510275 A JP2002510275 A JP 2002510275A
Authority
JP
Japan
Prior art keywords
substrate
layer
intermediate layer
epitaxial layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50741199A
Other languages
English (en)
Inventor
エス. ソロモン、グレン
Original Assignee
シービーエル テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シービーエル テクノロジーズ filed Critical シービーエル テクノロジーズ
Publication of JP2002510275A publication Critical patent/JP2002510275A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/46Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/64Flat crystals, e.g. plates, strips or discs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913Graphoepitaxy or surface modification to enhance epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 高温においてエピタキシャル蒸着層を基板から分離し、熱的不整合ひずみによりエピタキシャル層に欠陥が生じるのを防止するプロセス及び装置について開示する。このプロセスは、エピタキシャル蒸着後に、意図的に蒸着させた中間層をガス流中の成分と反応させる気相反応によって起こる。中間層(20)はエピタキシャル層(21)の核形成を助長するが、その目的は、成長温度又はその付近の温度において中間層の上部のエピタキシャル層を中間層の下部の基板(18)から分離して、基板及びエピタキシャル層間の熱的不整合の影響を減小させることにある。エピタキシャル層は高温において基板から分離され、基板とエピタキシとの熱膨張の相違による欠陥を生成することなく冷却される。エピタキシャル層は更なるエピタキシャル蒸着又はデバイス形成に利用される。

Description

【発明の詳細な説明】 エピタキシャル層中の欠陥の除去 関連出願の相互参照 本願は、米国特許仮出願第60/051,816号及び第60/051,68 8号を元に優先権を主張したものである。これらの出願は本願に文献援用される 。 背景:発明の技術分野 本発明はエピタキシャル層及び基板の結晶成長の分野に関する。詳しくは、本 発明は熱的不整合を有するエピタキシ及び基板の結晶成長に関する。 背景:従来技術の説明 ヘテロエピタキシャル結晶成長は数十年にわたって利用されてきたが、大規模 な不整合系のエピタキシャル成長が研究されるようになったのはほんの最近のこ とである。不整合物質系の例の中には、Si基板上のGaAsエピタキシやサフ ァイア基板上のGaNエピタキシがある。これらの系で重要なのは、エピタキシ と基板との間の格子不整合とされていた。格子不整合は、基板とエピタキシとの 適当な基本的な結晶学的単位長さ(格子定数と呼ばれる)の相違である。この不 整合が大きすぎる場合、基板は所望のエピタキシに対して許容可能なテンプレー トを形成しない。基板のテンプレートの質が劣ると、エピタキシの欠陥密度が大 きくなったり、基板に関して正しく配向されずしばしばマルチドメインとなる。 格子の不整合が小さい場合は、エピタキシは同一単位で計れる(commensurate) が、エピタキシが転位によって弛緩するまでエピタキシの厚さに伴ってひずみエ ネルギーは増加するだろう。 しかしながら、場合によっては基板とエピタキシとの間には大きな熱膨張不整 合が存在することもあり、これはちょうど上述の格子不整合と同様に問題となり 得る。エピタキシと基板との間の熱膨張不整合は、温度に関する二つの物質の格 子定数の変化の相違である。熱的不整合の問題を回避する方法の一つとして、成 長温度における基板の完全な除去が挙げられる。例えば、ティシュラーら(Ti schler et al.)の米国特許第5,679,152号は、成長基板 上にGaNをエピタキシャル蒸着することによる単結晶GaN基板の製造方法に ついて開示している。成長温度において、基板はGaNの蒸着を完了する前か後 にエッチングにより完全に除去される。GaN層を引き続いて冷却すると、基板 がもはや存在しないために熱的不整合は生じない。しかしながら、この技術には 欠点がいくつか存在する。この技術では基板を完全に除去する必要があるため、 このアプローチにはかなりのエッチングが必要とされる。このエッチングにより コストが増大し、プロセスが複雑となる。さらに、基板をエッチングにより除去 した後でGaN層を適切な位置に保持することは困難でもある。 熱的不整合の問題とは無関係の種々の目的で、基板除去プロセスが他にも利用 されてきたことを記すことは有益である。そのプロセスには、基板−エピタキシ の系を冷却させた後で基板をエッチング又は研摩により除去することによる、エ ピタキシからの基板の除去が含まれる。このような方法では熱的不整合の問題は 解決されない。この成長後の除去プロセスは、基板による光の吸収を減小させる か又は良好なヒートシンクをエピタキシャル層に直接施すことによりエピタキシ ャル層の抵抗による加熱を減小させるかのいずれかにより誘導される。この2つ のプロセスは電子装置又は光電子装置の実行により誘導されるが、エピタキシの 構造上の問題とは関係しない。 発明の概要 上述の観点から、本発明の目的は、エピタキシャル層の従来の製造方法に関す る熱的不整合の問題を克服することにある。本発明のもう1つの目的は、基板を エッチングで除去することなく熱的不整合の問題を克服することにある。本発明 の1態様において、中間層と呼ばれる予め蒸着しておいた層の気相エッチングに より基板から分離したエピタキシャル層を製造する方法が提供される。本発明の 更なる態様は、中間層のエッチングを高温で行うことである。本発明の別の態様 において、熱膨張不整合が基板とエピタキシャル層との間に存在する場合に、熱 膨張不整合ひずみ及び関連するエピタキシャル層の損傷を減小させる機構として このプロセスを利用する方法が提供される。 上述のプロセスにおいて、予め加工処理又はパターン形成した中間層を使用す ることは本発明のもう1つの実施形態である。中間層にパターン形成して、種々 の大きさのチャネル、うね(ridge)、又は孔を形成してもよい。このように、エ ピタキシは中間層の存在しない領域に結晶核を生成し、中間層の周囲に成長する が、中間層は依然としてエッチング可能であり、エピタキシの熱的不整合を基板 から有効に切り離すことができる。このように、基板とエピタキシとは、完全に 分離する必要はなく、且つ/又は基板の核形成の性質はエピタキシャル成長に主 として利用可能であり、中間層はエピタキシャルプロセスから切り離される。 本発明の重要な構成要素は、基板とエピタキシャル層との間における中間層物 質の利用である。中間層は、高温でエッチングにより除去され得る薄い均質な又 はパターン形成された領域であり、エピタキシャル層と基板とを分離する。中間 層が非常に薄いため、中間層を除去するには、基板全体(基板は中間層よりかな り厚い)を除去する必要がある従来技術に比較して、必要なエッチングは少量で 済む。核形成層がこれまでエピタキシャル成長に使用されてきたが、エピタキシ ャル層成長プロセスにおける熱的不整合の損傷を防止するために、高温で気相エ ッチングされた中間層を利用することについて開示している従来技術は存在しな い。 本発明は、別々の工程で又はエピタキシと共に1つの工程で蒸着された中間層 の気相エッチングを利用して、in situで(すなわち冷却前のエピタキシャル層 蒸着温度かその温度の付近で)エピタキシから基板を分離する方法を提供する。 本発明の一部として、この気相での中間層除去を利用して成長温度で基板から厚 いエピタキシャル蒸着層を分離する応用が提案されるが、この場合、そのように しなければ、基板−エピタキシの熱膨張不整合は蒸着温度から冷却すると、エピ タキシにクラック又は他の構造上の欠陥を有することになる。基板は分離されエ ッチングを受けないか、又はそうでなければ破壊されるため、別のエピタキシャ ル層を成長させるために基板を再び利用することが可能である。それ故本発明で は、厚い基板をエッチングする必要がないという事実からも、基板を再利用可能 であるという事実からも、コストを削減することができる。 気相でのエピタキシー基板の分離の有効性を高めるために、本発明の好適な実 施形態には、追加的な技術が含まれる。第1の技術は、中間層の前処理工程の追 加である。中間層を加工処理して、基板を完全には被覆しないパターンを形成す る。この処理は、メイン層のエピタキシャル蒸着を行う前に行う。中間層の処理 により、メインエピタキシは基板上に直接核形成して成長する。その結果、中間 層を成長温度かその温度付近で除去した場合、基板は基板と小さな領域で接触し たままとなる。この技術を、エピタキシに対する良好な核形成表面を基板により 形成する場合や、基板をエピタキシと接触させたままにする場合に利用すること が可能である。 第2の追加的な技術は、中間層のエッチング効率を高めると共に、このエッチ ング工程をメインエピタキシャル蒸着部分から分離させておくために、成長系の 設計を一連に変化させることである。この設計には、分離を形成するクランプ又 はピンと、メイン蒸着領域の下にガスを導入する側面インジェクタとが含まれる 。 図面の簡単な説明 図1a及び1bは、1aが蒸着温度におけるエピタキシャル層及び基板を示し 、1bが温度変化によりエピタキシャル層に熱的不整合欠陥が生じたエピタキシ ャル層及び基板を示す従来技術の側面図である。 図2aは、本発明による、エピタキシャル層と基板との間に中間層を備えた、 エピタキシャル層及び基板の側面図である。 図2bは、中間層を除去した後の図2aの同じエピタキシャル層−中間層−基 板系の側面図である。 図3aは、本発明による、基板の上に蒸着された中間層の側面図である。 図3bは、本発明による、中間層にパターン形成した後の、基板上に蒸着され た中間層の側面図である。 図3dは、パターン形成された中間層を除去した後の、エピタキシャル層−パ ターン形成された中間層−基板の側面図である。 図4は、本発明の好適な実施形態による、中間層をエッチングにより除去する サンプルホルダーの側面図である。 詳細な説明 本発明は、エピタキシャル層及び基板間の熱膨張不整合により蒸着温度から冷 却した場合にエピタキシャル層の欠陥が生成されるという、基板上に物質をエピ タキシャル蒸着する際の問題を解決する。本発明は、中間層の気相エッチングに よりエピタキシャル層をエピタキシャル蒸着温度かその温度付近で基板から分離 するプロセスを提供する。中間層はエピタキシャルプロセスの一部として蒸着し てもよいし、異なるプロセスにおいて蒸着してもよい。本発明は、最も好ましく は、エピタキシャル層が十分な厚さで形成され、基板の除去によりエピタキシャ ル層の構造上の欠陥が生じないプロセスに適用される。 「熱による(熱的)」不整合は温度変化に関する2つの物質の格子定数の変化の 相違として定義されている。エピタキシャル成長不整合の間題の技術分野におけ る従来技術は、エピタキシャル層と基板との間に大きな「格子」不整合を有する 物質を蒸着させる技術にほぼ限られている。格子不整合は、エピタキシ(又はエ ピタキシの各構成要素)の格子定数の相違として定義されている。本発明は格子 不整合ではなく、熱的不整合に関する問題を解決することを目的とする。 本発明は、基板上への厚いエピタキシャル蒸着層の形成に適用可能である。G aN、InN、AIN、又はこれらの合金を初めとする物質系の場合、これらの 物質は基板上に蒸着され、更なるデバイス品質のエピタキシ用のホモエピタキシ ャル基板として利用され得る。本発明はGaNや、関連するIII−V、II− VI、IV族化合物又は合金を初めとする様々な物質系に適用可能ではあるが、 例示のために、主としてGaN基板の製造に関して述べる。GaN基板には、他 の元素を添加したGaNの全ての変形物も含まれるものとする。 図1aは成長温度、すなわちエピタキシャル蒸着が起こる温度における基板1 0上に配置された従来のエピタキシャル蒸着層11の断面図を示す。一般に、基 板は約300ミクロンの厚さであり、エピタキシャル層は約1乃至10ミクロン の厚さである(すなわち、基板はエピタキシャル層よりも30乃至300倍厚い) 。図1bにおいて、エピタキシャル層及び基板は異なる温度にある。成長温度で は蒸着層及び基板にはひずみが存在しなかったが、2つの物質間には熱膨張不整 合があるため、冷却すると構造中にひずみが発達する。このひずみは、ひずみに 関するエネルギーが構造上の変化を生じるために必要なエネルギーを超えてひず みが軽減されるまでは、エピタキシと基板との両方に存在する。このような構造 上の変化の例は、転位又はクラックである。エピタキシに蓄積されたひずみエネ ルギーが、クラックや転位を生じるのに必要なエネルギーを超えた場合、転位や クラックが生じて広がり、ひずみは軽減される。 エピタキシャル層にクラックや欠陥が生じるのを回避するか又は低減するため 、本発明の好適な実施形態により以下の技術を提供する。図2aにおいて、中間 層15が、エピタキシ14を蒸着させる前に基板16上に蒸着される。基板は、 珪素、サファイア又は炭化珪素等の様々な化合物より構成可能である。中間層は 、珪素、酸化珪素、窒化珪素、又は炭化珪素等の様々な化合物より構成可能であ る。図2bにおいて、中間層は成長温度かその付近の温度において除去し、図に 空隙17で示すように存在しないようにするか、又は構造を支持させるため少量 のみが残るようにする。本発明の好適な実施形態において、基板及びエピタキシ ャル層の厚さは一般に50−300ミクロンの範囲内である。エピタキシャル層 は標準的な化学蒸着法を用いて蒸着される(例:気相エピタキシャル成長)。好適 な実施形態では水素化物気相エピタキシャル成長が使用されるが、これは成長速 度が大きく、費用がかからずに済む上、安全だからである。高圧、低圧、又は大 気圧でこの成長を実行可能である。この技術は当該技術分野において公知であり 、エピタキシャル層を蒸着させるのによく使用されている。中間層15の厚さは 一般に、約1ミクロン以下である。中間層はエピタキシャルプロセスの最初の構 成要素として予め蒸着されるか、又は何らかの表面反応により基板上に形成され る。中間層は例えば酸化珪素、窒化珪素、又は炭化珪素のような、様々な材料よ り構成可能である。 図3aに、基板18及び中間層19の断面図を示す。図3bにおいて、中間層 はパターン20に処理される。このパターンは、基板18の上部に存在する一連 のストリップである。気相エピタキシャル成長を初めとする標準的な化学蒸着法 を用いて、薄いパターン層を約0.1〜数ミクロンの厚さで蒸着させる。このパ ターンは一般に10乃至1000ミクロン間隔をあけた構造を有するが、特定の 基板材料や他のパラメータに応じて別の間隔を使用してもよい。基板の一部はパ ターン化構造間において露出され、エピタキシに対する核形成の部位を提供し得 る。 図3cにおいて、エピタキシ21はパターン中間層20及び基板18の上部に 蒸着されている。エピタキシは基板との界面に核を形成し、中間層の上部まで成 長し、続いて、中間層の上をおおって外方向へ成長する。図3dにおいて、中間 層は、サンプルを冷却する前にエッチングにより除去され、熱的不整合応力は除 去される。ここでエピタキシが小さな予め選択された領域において基板へ取り付 けられると、全熱的不整合応力が減小し、熱的不整合ひずみの大部分はこの小さ な領域に分離される。 本発明は、中間層をエピタキシャル蒸着の部分から分離した選択ガスによりエ ッチングするために使用される、改良型サンプルホルダーを提供する。図4に改 良型サンプルホルダーを示すが、符号23はエピタキシ、符号25は中間層、符 号25は基板、符号26はエピタキシャルガスの注入点、符号27は中間層上へ と下方にクランプすると共に中間層の上の領域(上部領域)を中間層の下の領域 (下部領域)から分離するピンである。側面のガスインジェクタ28は中間層物 質にエッチングを施すために任意に使用可能である。基板ヒーターブロックアセ ンブリ29はプロセスの間基板を加熱するのに使用される。中間層のエッチング に使用される特定のガスは、中間層用に選ばれた特定の物質を有効にエッチング すべく選択される。望ましい結果を得るために種々の物質及び腐食液を使用可能 であることが理解されるであろう。更に、様々なエッチング技術を適用すること が可能である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),CA,JP,K R

Claims (1)

  1. 【特許請求の範囲】 1.半導体材料の厚い層を形成する方法であって、 成長温度にて化学蒸着法により、半導体材料のエピタキシャル層を、基板上 に予め蒸着させておいた中間層の上に蒸着させる工程であって、同工程において エピタキシャル層及び基板は熱的に不整合であることと、 前記成長温度にて気相エッチング法により、中間層のほぼ全体を除去し、エ ピタキシャル層を基板から概ね分離する工程と、 エピタキシャル層及び基板を冷却する工程と から成り、 熱的不整合による損傷が低減された高品質な半導体材料の厚い層が形成され る方法。 2.基板が珪素、サファイア又は炭化珪素である請求項1に記載の方法。 3.中間層が珪素、酸化珪素、窒化珪素、又は炭化珪素である請求項1に記載の 方法。 4.中間層をパターン形成して、中間層の除去によりエピタキシャル層と基板と を予め選択された領域において付着させる請求項1に記載の方法。 5.基板の一部が露出されるように中間層をパターン形成し、基板の露出部分が エピタキシに対する核形成部位を提供する請求項1に記載の方法。 6.半導体材料がGaN又は関連するIII−V、II−VI又はIV族化合物 又は合金である請求項1に記載の方法。 7.請求項1に記載の方法により製造された半導体材料の層。 8.半導体材料の厚い層を形成するための装置であって、 成長温度にて化学蒸着法により、装置の上部領域において、半導体材料の工 ピタキシャル層を、基板上に予め蒸着させておいた中間層の上に蒸着させる手段 であって、同手段においてエピタキシャル層及び基板は熱的に不整合であること と、 前記成長温度にて気相エッチング法により、装置の下部領域において、中間 層のほぼ全体を除去し、エピタキシャル層を基板から概ね分離する手段と、 上部領域を下部領域から概ね分離する手段と を備えた装置。
JP50741199A 1997-07-03 1998-07-02 エピタキシャル層中の欠陥の除去 Pending JP2002510275A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US5168897P 1997-07-03 1997-07-03
US5181697P 1997-07-03 1997-07-03
US60/051,816 1997-07-03
US60/051,688 1997-07-03
PCT/US1998/013845 WO1999001593A2 (en) 1997-07-03 1998-07-02 Elimination of defects in epitaxial films

Publications (1)

Publication Number Publication Date
JP2002510275A true JP2002510275A (ja) 2002-04-02

Family

ID=26729719

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50741199A Pending JP2002510275A (ja) 1997-07-03 1998-07-02 エピタキシャル層中の欠陥の除去
JP50746499A Pending JP2002511831A (ja) 1997-07-03 1998-07-02 エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP50746499A Pending JP2002511831A (ja) 1997-07-03 1998-07-02 エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償

Country Status (5)

Country Link
US (2) US5919305A (ja)
EP (2) EP1007771A4 (ja)
JP (2) JP2002510275A (ja)
KR (2) KR20010021496A (ja)
WO (2) WO1999001593A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2012188342A (ja) * 2011-03-08 2012-10-04 Jiaotong Univ 半導体製造方法

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Iii族窒化物半導体及びその製造方法
DE19929591A1 (de) * 1999-06-28 2001-01-04 Max Planck Gesellschaft Herstellung von epitaktischen GaN-Schichten auf Substraten
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系iii−v族化合物層の成長方法およびそれを用いた基板の製造方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
US6417077B1 (en) * 2000-02-07 2002-07-09 Motorola, Inc. Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体及びその製造方法
EP1265273A4 (en) * 2000-03-14 2009-05-06 Toyoda Gosei Kk PROCESS FOR PRODUCING NITRIDE III COMPOUND SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT BASED ON NITRIDE III COMPOUND
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP5095064B2 (ja) * 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US6787010B2 (en) 2000-11-30 2004-09-07 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4534356B2 (ja) * 2001-01-16 2010-09-01 パナソニック株式会社 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
KR20030074824A (ko) 2001-02-14 2003-09-19 도요다 고세이 가부시키가이샤 반도체 결정의 제조 방법 및 반도체 발광 소자
JP4084541B2 (ja) * 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法、及びそれに基づくiii族窒化物系化合物半導体素子
US6656272B2 (en) * 2001-03-30 2003-12-02 Technologies And Devices International, Inc. Method of epitaxially growing submicron group III nitride layers utilizing HVPE
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20060011135A1 (en) * 2001-07-06 2006-01-19 Dmitriev Vladimir A HVPE apparatus for simultaneously producing multiple wafers during a single epitaxial growth run
US6613143B1 (en) 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
US6616757B1 (en) 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
US20030205193A1 (en) * 2001-07-06 2003-11-06 Melnik Yuri V. Method for achieving low defect density aigan single crystal boules
US20070032046A1 (en) * 2001-07-06 2007-02-08 Dmitriev Vladimir A Method for simultaneously producing multiple wafers during a single epitaxial growth run and semiconductor structure grown thereby
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
US7169227B2 (en) * 2001-08-01 2007-01-30 Crystal Photonics, Incorporated Method for making free-standing AIGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
JP3690326B2 (ja) 2001-10-12 2005-08-31 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法
KR100811492B1 (ko) * 2002-02-26 2008-03-07 주식회사 엘지이아이 GaN계 전자소자 제조방법
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
DE10334202A1 (de) * 2003-07-24 2005-02-17 Aixtron Ag CVD-Verfahren zum Abscheiden mindestens einer III-V-N-Schicht auf einem Substrat
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
WO2005060007A1 (en) 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
WO2006050403A2 (en) * 2004-10-28 2006-05-11 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
KR100615146B1 (ko) * 2005-02-03 2006-08-22 엘지전자 주식회사 질화갈륨 박막을 리프트 오프시키는 방법
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US9608102B2 (en) * 2005-12-02 2017-03-28 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7897490B2 (en) 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US20100269819A1 (en) * 2006-08-14 2010-10-28 Sievers Robert E Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
CN100454490C (zh) * 2006-09-30 2009-01-21 中国科学院合肥物质科学研究院 自剥离氮化镓衬底材料的制备方法
US9416464B1 (en) 2006-10-11 2016-08-16 Ostendo Technologies, Inc. Apparatus and methods for controlling gas flows in a HVPE reactor
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US20100244203A1 (en) * 2007-11-15 2010-09-30 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
KR101423718B1 (ko) * 2008-02-26 2014-08-04 서울바이오시스 주식회사 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
CN102412356B (zh) * 2010-09-23 2015-05-13 展晶科技(深圳)有限公司 外延基板
EP2636075A1 (en) * 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Iii-nitride layer grown on a substrate
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
TWI523263B (zh) * 2011-02-01 2016-02-21 隆達電子股份有限公司 發光二極體及其製造方法
CN102222734B (zh) * 2011-07-07 2012-11-14 厦门市三安光电科技有限公司 一种倒置太阳能电池制作方法
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
CN102828239B (zh) * 2012-08-24 2015-02-18 东莞市中镓半导体科技有限公司 一种通过缺陷应力去除技术自分离氮化镓单晶材料制备自支撑衬底的方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
TWI588085B (zh) * 2015-03-26 2017-06-21 環球晶圓股份有限公司 微奈米化晶片及其製造方法
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2653132C3 (de) * 1976-11-23 1979-09-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen großflächiger Kristallscheiben
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5328549A (en) * 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4550014A (en) * 1982-09-09 1985-10-29 The United States Of America As Represented By The United States Department Of Energy Method for production of free-standing polycrystalline boron phosphide film
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
DE4317274A1 (de) * 1993-05-25 1994-12-01 Bosch Gmbh Robert Verfahren zur Herstellung oberflächen-mikromechanischer Strukturen
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法,及び薄膜太陽電池
US5512375A (en) * 1993-10-14 1996-04-30 Intevac, Inc. Pseudomorphic substrates
US5445107A (en) * 1993-11-22 1995-08-29 Motorola, Inc. Semiconductor device and method of formation
JP3169497B2 (ja) * 1993-12-24 2001-05-28 三菱電機株式会社 太陽電池の製造方法
JPH07202265A (ja) * 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Iii族窒化物半導体の製造方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5641381A (en) * 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2012188342A (ja) * 2011-03-08 2012-10-04 Jiaotong Univ 半導体製造方法

Also Published As

Publication number Publication date
WO1999001593A3 (en) 1999-09-30
EP1007771A1 (en) 2000-06-14
EP1007771A4 (en) 2003-03-05
KR20010021494A (ko) 2001-03-15
EP1007768A4 (en) 2003-07-16
JP2002511831A (ja) 2002-04-16
EP1007768A2 (en) 2000-06-14
KR20010021496A (ko) 2001-03-15
WO1999001594A1 (en) 1999-01-14
WO1999001593A2 (en) 1999-01-14
US6146457A (en) 2000-11-14
US5919305A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
JP2002510275A (ja) エピタキシャル層中の欠陥の除去
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
CN1909190B (zh) 含晶格参数改变元素的氮化镓器件衬底
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US5413679A (en) Method of producing a silicon membrane using a silicon alloy etch stop layer
CN101388338B (zh) 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法
JP2015216378A (ja) 窒化物半導体素子ならびにその製法
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
JP2009527913A5 (ja)
TWI407491B (zh) 分離半導體及其基板之方法
JP2003536257A (ja) 窒化ガリウムのコーティングの製造方法
CN111192853B (zh) 一种基于3d叠层掩模衬底的外延层材料剥离方法
KR100531178B1 (ko) 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JPH05217923A (ja) ヘテロエピタキシャル層の成長方法
EP0969499A3 (en) Crystal growth process for a semiconductor device
US20100013057A1 (en) Semiconductor substrate suitable for the realisation of electronic and/or optoelectronic devices and relative manufacturing process
JPH0752713B2 (ja) 化合物半導体の成長方法
TWI844930B (zh) 接合基板及其製造方法
US9970126B2 (en) Production of free-standing crystalline material layers
JPS62274618A (ja) エピタキシヤル結晶成長方法
CN116798855A (zh) 一种氮化镓外延层的制备方法
WO2019047121A1 (zh) 衬底及其制备方法
JPS61220321A (ja) 選択気相成長方法