CN1698206A - 衬底、其制造方法以及半导体器件 - Google Patents

衬底、其制造方法以及半导体器件 Download PDF

Info

Publication number
CN1698206A
CN1698206A CNA2004800006977A CN200480000697A CN1698206A CN 1698206 A CN1698206 A CN 1698206A CN A2004800006977 A CNA2004800006977 A CN A2004800006977A CN 200480000697 A CN200480000697 A CN 200480000697A CN 1698206 A CN1698206 A CN 1698206A
Authority
CN
China
Prior art keywords
substrate
layer
separating layer
insulating barrier
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800006977A
Other languages
English (en)
Inventor
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1698206A publication Critical patent/CN1698206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

执行形成具有分离层和所述分离层上的Ge层的第一衬底的步骤、通过将所述第一衬底经由绝缘层键合于第二衬底而形成键合衬底叠层的步骤、以及在所述分离层处分开键合衬底叠层的步骤，从而获得具有GOI结构的衬底。

Description

衬底、其制造方法以及半导体器件
技术领域
本发明涉及衬底、其制造方法以及半导体器件，并且更具体地说，本发明涉及具有在绝缘体上具有Ge层的GOI(绝缘体上锗结构)结构的衬底、其制造方法以及半导体器件。
背景技术
近年来，具有在绝缘体上具有Si层的SOI(绝缘体上硅结构)结构的衬底已受到关注。例如，日本专利No.2,608,351、No.2,877,800以及No.3,048,201都披露了制造所述GOI衬底的方法。
最近已提出了具有在绝缘体上具有Ge层的GOI(绝缘体上锗结构)结构的半导体器件。具有GOI结构的半导体器件应该是优于具有SOI结构的半导体器件，尤其是在执行速度方面。例如，USP6,501,135披露了一种具有GOI结构的半导体器件和制造GOI衬底的方法，USP6,501,135中所披露的制造方法将Si衬底键合于形成在Ge衬底上的绝缘膜，从而获得GOI衬底。所述GOI衬底用于获得使用具有500厚度的薄Ge膜作为活性层的半导体器件。
如USP6,501,135中所披露的，为了使用通过将Ge衬底与Si衬底键合在一起而形成的GOI衬底获得使用薄Ge膜作为活性层的半导体器件，在形成所述半导体器件的步骤之前，需要通过抛光或蚀刻去除掉具有大约几百μm厚度的大部分Ge衬底。在通过抛光等去除Ge衬底的过程中难于将薄Ge膜的厚度控制得较为均匀。因此，所要获得的半导体器件不能充分地显示出其作为具有GOI结构的器件的优越性。难于在高产量下制造所述半导体器件，并且几乎去除Ge衬底的整个部分的程序增加了制造成本。
发明内容
根据上述背景作出了本发明，并且本发明的一个目的是提供一种制造GOI衬底的方法，所述方法充分显示出作为具有GOI结构的半导体器件的优越性并且可确保良好的经济性。
依照本发明，提供了一种制造衬底的方法，所述衬底具有绝缘层上的Ge层，其特征在于，所述方法包括以下步骤：形成具有分离层和所述分离层上的Ge层的第一衬底、通过将所述第一衬底经由绝缘层键合于第二衬底而形成键合衬底叠层、以及在所述分离层处分开键合衬底叠层。
从结合附图所作出的描述中将明白本发明的其他特征和优点，其中在所述附图中相似的附图标记表示相同或相似的部件。
附图说明
包含在说明书中并构成说明书一部分的附图示出了本发明的实施例并且与其描述一起用于解释本发明的原理。
图1是本发明一个优选实施例所涉及的用于解释衬底制造方法的视图；
图2是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图3是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图4是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图5是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图6是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图7是本发明优选实施例所涉及的用于解释衬底制造方法的视图；
图8是本发明优选实施例所涉及的用于解释衬底制造方法的视图；以及
图9是本发明优选实施例所涉及的用于解释半导体器件的视图。
具体实施模式
下面将参照附图描述本发明的一个优选实施例。
图1到图8是本发明优选实施例所涉及的用于解释制造GOI衬底的方法的视图。在图1中所示的步骤中，制备半导体衬底11。在图2中所示的步骤中，将分离层12形成在半导体衬底11的表面上。最好使用Si衬底和Ge衬底作为半导体衬底11。最好使用通过阳极化处理半导体衬底11的表面所形成的多孔层作为分离层12。可通过例如在包含氢氟酸(HF)的电解液中布置阳极和阴极、在电极之间布置半导体衬底以及在它们之间提供电流而执行阳极化处理。所述多孔层可由具有不同多孔性的多个(即，两个或多个)层构成。
在图3中所示的步骤中，通过外延生长将Ge层13形成在分离层12上。用作分离层12的多孔层上的外延生长使得Ge层13具有均匀的厚度和良好的结晶度。如果Si衬底用作半导体衬底11的话，Si衬底11与Ge层13之间的多孔Si层12可缓和Si的点阵常数与Ge的点阵常数之间的失谐，从而获得具有良好结晶度的Ge层13。另一方面，当Ge衬底用作半导体衬底11的话，不会出现点阵常数的失谐，并且可获得具有更好结晶度的Ge层13。
取代图2和图3中所示的程序，例如，可使用在图1中所示的阶段中从半导体衬底11的表面在预定深度下注入离子(氢离子)以形成离子注入层作为分离层12的方法。在这种情况下，Ge衬底最好用作半导体衬底11，并且从分离层12处看到的表面侧上的一部分用作Ge层13。
在图4中所示的步骤中，绝缘层14被形成在Ge层13上。以上述方式，形成了具有用作分离层12的离子注入层或多孔层上的Ge层13的第一衬底10。可使用二氧化硅(SiO2)作为绝缘层14。绝缘层14的其他优选示例包括氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)等的氧化膜。
在图5中所示的步骤中，第二衬底20被键合于图4中所示的第一衬底10的表面上以便于形成键合衬底叠层30。通常，Si衬底或通过在其表面上形成绝缘膜(诸如SiO2)层所获得的衬底最好用作第二衬底20。另外，诸如玻璃衬底等任何其他衬底都可用作第二衬底20。
在图6中所示的步骤中，键合衬底叠层30通过在分离层12处切割它而被分成为两个衬底。可通过例如使用流体的方法执行这种分开。最好使用形成流体(液体或气体)射流并且将所述射流注入到分离层12的方法、使用流体的静压力的方法等作为所述方法。在射流注入方法中，使用水作为流体的方法被称作水注方法。也可通过对键合衬底叠层30退火而执行所述分开。当离子注入层被形成为分离层12时通过退火的所述分开尤为有效。或者，通过将固体部件(诸如楔)插入到分离层12中可执行所述分开。
在图7中所示的步骤中，使用蚀刻剂等去除遗留在第二衬底20的Ge层13上的分离层12b。此时，Ge层13最好用作蚀刻停止层。然后，当需要使得Ge层13平面化时可执行诸如氢气退火步骤、抛光步骤等平面化步骤。
在上述操作的情况下，获得了图8中所示的半导体衬底40。图8中所示的半导体衬底40在其表面上具有薄Ge层13和刚好位于Ge层13之下的绝缘层14。术语“薄Ge层”是指比通常的半导体衬底薄的层。为了显示出作为半导体器件的优越性，Ge层13的厚度最好落在5nm到2μm的范围内。取决于半导体器件的规格，可在Ge层13上形成砷化镓(GaAs)层。由于Ge的点阵常数与GaAs的点阵常数之间的失谐较小，可获得具有良好结晶度的GaAs层。
在图6中所示的步骤中将键合衬底叠层30分开之后，使用蚀刻剂等去除遗留在第一衬底10中的分离层12a。然后，可执行氢气退火步骤、抛光步骤等步骤以使得第一衬底10平面化。平面化的衬底可被重新用作图1中所示的步骤中将使用的半导体衬底11。半导体衬底11的重复使用可大大减小GOI衬底的制造成本。
如上面已经描述的，本发明所涉及的制造方法可获得GOI衬底，所述GOI衬底包括具有均匀厚度和良好结晶度的薄Ge膜。另外，本发明所涉及的制造方法可大大减小GOI衬底的制造成本。
[示例]
下面将描述本发明的优选示例。
(示例1)
制备具有0.01Ω·cm电阻系数的第一P-型Si衬底11。然后在阳极电解液中阳极化第一Si衬底11以便于形成用作分离层12的多孔Si层。阳极化条件如下所述的。
电流密度：7(mA/cm2)
阳极电解液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(分钟)
多孔硅的厚度：12(μm)
电流密度和阳极电解液的各个成分的浓度可依照将要形成的分离层(多孔Si层)12的厚度、结构等适当地改变。电流密度最好落在0.5到700mA/cm2的范围内，并且阳极电解液的成分的浓度之间的比例最好落在1∶10∶10到1∶0∶0的范围内。
由于高质量外延Ge层被形成在其上因此多孔Si层是有用的，并且多孔Si层用作分离层。多孔Si层的厚度不局限于上述示例中所列举的。只要厚度落在例如0.1μm到几百μm的范围内就可获得较好的结果。
阳极电解液只需要包含HF而不需包含乙醇。然而，乙醇可用于从衬底的表面上去除任何气泡并且最好被加入到阳极电解液中。具有去除气泡的功能的化学药剂的示例除乙醇以外还包括例如诸如甲醇和异丙醇等酒精、表面活性剂等。取代加入这些化学药剂，可通过超声波等的振动从衬底表面上消除气泡。
阳极化衬底在氧气环境中在400℃下被氧化1小时。在该氧化步骤中，多孔Si层的小孔的内壁被热氧化膜覆盖。具有0.3μm厚度的Ge层13通过化学气相沉积(CVD)被外延生长在多孔Si层上。生长条件如下所述的。
源气体：GeH4/H2
气体流速：0.5/180L/分钟
气体压力：80托
温度：600℃
生长速度：0.3μm/分钟
应该注意的是，这些生长条件可依照Ge层13的要求的规格适当地改变。
然后，通过在室温下在超高真空中溅射而在外延Ge层13的表面上将Zr沉积到200nm的厚度。第一Si衬底11在相同腔室的原地中通过臭氧被氧化以形成ZrO2层14。
第一衬底10的表面和第二衬底20的表面被结合在一起并且相互接触。使得第一衬底10和第二衬底20在800℃下经受退火5分钟，从而增加结合强度。通过这种操作，获得了键合衬底叠层30。
沿平行于键合衬底叠层30的结合界面的方向在50Mpa的高压下从喷水设备的0.1mm喷嘴中朝向键合衬底叠层30的圆周的凹入部分(通过这两个衬底10和20的有斜面部分所形成的凹入部分)注射入纯水。通过这种操作，键合衬底叠层40在分离层12处被切割并且被分成为两个衬底。所述纯水的压力最好落在例如几Mpa到100Mpa的范围内。
在该分开步骤中，可执行以下操作的任意一个。
(1)喷嘴执行扫描以使得从喷嘴中注射的纯水射流沿有斜面部分所形成的凹入部分移动。
(2)键合衬底叠层30被晶片固定器固定并且在其轴线上转动以便于将纯水喷射到键合衬底叠层30的圆周周围的有斜面部分所形成的凹入部分中。
(3)组合执行操作(1)和(2)。
因此，最初形成在第一衬底10侧部上的ZrO2层14、外延Ge层13、以及多孔Si层12的一部分12b被转移到第二衬底20侧部上。只有多孔Si层12a被遗留在第一衬底10的表面上。
取代通过注水方法分开(分离)键合衬底叠层，可使用气体的射流或可将固体楔插入到键合衬底叠层的分离层中。或者，诸如张力、剪切力等机械力可被施加于键合衬底叠层或者超声波可被施加于键合衬底叠层。另外，也可使用任何其他方法。
使用蚀刻剂选择性地蚀刻被转移到第二衬底20的最上层表面的多孔Si层12b，在所述蚀刻剂中混合有至少49％的氢氟酸(HF)溶液、30％过氧化氢(H2O2)溶液、以及水(H2O)。Ge层13被遗留下来未蚀刻而多孔Si层12b被选择性地蚀刻并且完全去除。如果在转动衬底并且使用与使得蚀刻剂循环的循环器相组合的设备开始/停止产生超声波的同时执行选择性的蚀刻的话，可抑制每个衬底的表面上以及衬底之间的不均匀蚀刻。另外，如果酒精或表面活性剂与蚀刻剂相混合的话，可抑制表面上的反应气泡所导致的蚀刻中的不均匀性。
具有蚀刻剂的Ge层的蚀刻速度极低，并且与多孔层的蚀刻速度的选择性比率达到105或更高。Ge层中的蚀刻量实际上可被忽略。
通过上述步骤，获得了具有ZrO2层14上的0.3μm厚度的Ge层13的半导体衬底。尽管多孔Si层被选择性地蚀刻，但是在Ge层13中不会出现改变。当在表面上的100个点处测量所形成的Ge层13的膜厚度时，膜厚度的均匀性为301nm+4nm。
使用透射电子显微镜观察横截面示出了Ge层13保持良好的结晶度。
而且，在氢气氛中在600℃下使得所述衬底经历1小时退火，并且使用原子力显微镜评价Ge的表面粗糙度。50-μm-正方形区域中的均方粗糙度大约为0.2nm，这相当于市场上可买到的Si晶片的均方粗糙度。
取代氢气退火，可通过诸如CMP的抛光对表面进行平面化。
如果作为结合(键合)步骤的预加工对于所要键合的第一和第二表面的相应表面中的至少一个执行等离子加工的话，甚至通过在低温下退火都可增加键合强度。另外，最好用水清洗已经历等离子加工的衬底。
在分开步骤中，可沿其平面方向布置多个键合衬底叠层，并且注水设备的喷嘴可沿平面方向执行扫描，从而连续地分开多个键合衬底叠层。
或者，可沿垂直于每个平面的方向布置多个键合衬底叠层，并且可提供具有X-Y扫描功能的注水设备的喷嘴。然后，水射流可相继朝向键合衬底叠层的多个键合部分被注射，并且键合衬底叠层可被自动地分开。
在分开步骤之后，遗留在第一衬底10上的多孔Si层12a被去除，并且第一衬底10经历平面化。第一衬底的形成步骤中的平面化衬底的再使用可减小GOI衬底的制造成本。重复的再使用可大大减小GOI衬底的制造成本。
(示例2)
该示例是示例1的改进示例并且除了阳极化的条件以外与示例1相同。
在该示例中，在以下阳极化条件的任意一个下制备Si衬底11并且在包含HF的电解液中使其阳极化。
(第一阳极化条件)
(第一步骤)
电流密度：8(mA/cm2)
阳极电解液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(分钟)
多孔硅的厚度：13(μm)
(第二步骤)
电流密度：22(mA/cm2)
阳极电解液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：2(分钟)
多孔硅的厚度：3(μm)
或者
(第二阳极化条件)
(第一步骤)
电流密度：8(mA/cm2)
阳极电解液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5(分钟)
多孔硅的厚度：6(μm)
(第二步骤)
电流密度：33(mA/cm2)
阳极电解液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：1.3(分钟)
多孔硅的厚度：3(μm)
在阳极化第一步骤处将被形成的第一多孔Si层用于在其上形成高质量的外延Ge层。在阳极化第二步骤处在第一多孔Si层下面将被形成的第二多孔Si层用作分离层。
(示例3)
具有图9中所示的结构的FET被形成在通过示例1和2中所述的每个方法所制造的半导体衬底上。由氧化锆(ZrO2)制成的栅绝缘膜41、多孔硅制成的栅电极42、沟道区域43、以及源/漏区域44被形成在具有GOI结构的半导体衬底40中，所述GOI结构具有由氧化锆(ZrO2)制成的绝缘层14上的Ge层13。除氧化锆(ZrO2)之外，最好可使用例如氧化铝(Al2O3)、二氧化铪(HfO2)、氧化钽(Ta2O5)等的氧化膜作为栅绝缘膜41。在该示例中，FET被形成在通过示例1和2中所述的每个方法所制造的半导体衬底上。然而，本发明不局限于此，并且也可形成诸如晶体管、二极管、LSI等其他半导体器件。
(其他示例)
诸如CVD、MBE、溅射、液相生长等各种膜形成技术可适用于用于形成Ge层的外延生长步骤。
另外，除以上所述的49％的氢氟酸(HF)溶液、30％过氧化氢(H2O2)溶液以及水(H2O)的混合物以外，各种其他蚀刻剂(例如，氢氟酸溶液、硝酸溶液和乙酸溶液的混合物)可被施加于选择性地蚀刻分离层(多孔层、离子注入层等)的步骤。
在不脱离本发明的精神和保护范围的前提下可作出本发明的多个明显不同实施例，应该理解的是，除所附权利要求中所限定的以外，本发明不局限于其具体实施例。

Claims (19)

1.一种制造衬底的方法，所述衬底具有绝缘层上的Ge层，所述方法包括以下步骤：
形成具有分离层和所述分离层上的Ge层的第一衬底；
通过将所述第一衬底经由绝缘层键合于第二衬底而形成键合衬底叠层；以及
在所述分离层处分开键合衬底叠层。
2.依照权利要求1中所述的方法，其特征在于，所述绝缘层被形成在Ge层上。
3.依照权利要求1中所述的方法，其特征在于，所述绝缘层被形成在第二衬底上。
4.依照权利要求1中所述的方法，其特征在于，所述分离层是通过阳极化使得所述半导体衬底具有多孔性而被形成在第二衬底上。
5.依照权利要求1中所述的方法，其特征在于，所述分离层通过在半导体衬底中注入离子而被形成。
6.依照权利要求4中所述的方法，其特征在于，所述半导体衬底包含硅和锗中的一种。
7.依照权利要求1中所述的方法，其特征在于，所述Ge层通过外延生长被形成。
8.依照权利要求1中所述的方法，其特征在于，所述绝缘层包括氧化膜。
9.依照权利要求1中所述的方法，其特征在于，所述绝缘层包含二氧化硅(SiO2)。
10.依照权利要求1中所述的方法，其特征在于，所述绝缘层包含氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O5)中的至少一种。
11.依照权利要求1中所述的方法，其特征在于，所述分开步骤包括通过流体的射流或静压力分开所述分离层的步骤。
12.依照权利要求1中所述的方法，其特征在于，所述分开步骤包括通过使得键合衬底叠层退火而分开所述分离层的步骤。
13.依照权利要求1中所述的方法，其特征在于，所述分开步骤包括通过将部件插入到所述分离层中而分开所述分离层的步骤。
14.依照权利要求1中所述的方法，还包括在分开步骤之后去除遗留在第二衬底上的Ge层上的分离层的一部分的步骤。
15.依照权利要求1中所述的方法，还包括在分开步骤之后使得Ge层的表面平面化的步骤。
16.依照权利要求1中所述的方法，还包括在分开步骤之后去除遗留在第一衬底上的分离层的一部分的步骤。
17.依照权利要求1中所述的方法，还包括在分开步骤之后使得第一衬底的表面平面化以及在形成第一衬底的步骤中再使用该平面化的第一衬底的步骤。
18.一种衬底，所述衬底通过权利要求1中所限定的制造衬底的方法制造。
19.一种半导体器件，所述半导体器件利用通过权利要求1中所限定的制造衬底的方法制造的衬底而被制造。
CNA2004800006977A 2003-05-06 2004-04-28 衬底、其制造方法以及半导体器件 Pending CN1698206A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003128000A JP2004335642A (ja) 2003-05-06 2003-05-06 基板およびその製造方法
JP128000/2003 2003-05-06

Publications (1)

Publication Number Publication Date
CN1698206A true CN1698206A (zh) 2005-11-16

Family

ID=33432034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800006977A Pending CN1698206A (zh) 2003-05-06 2004-04-28 衬底、其制造方法以及半导体器件

Country Status (7)

Country Link
US (1) US7341923B2 (zh)
EP (1) EP1620894A4 (zh)
JP (1) JP2004335642A (zh)
KR (1) KR20060007428A (zh)
CN (1) CN1698206A (zh)
TW (1) TW200425260A (zh)
WO (1) WO2004100268A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN102237369A (zh) * 2010-04-20 2011-11-09 北京大学 一种半导体锗基衬底材料及其制备方法
CN111001979A (zh) * 2019-12-04 2020-04-14 广东电网有限责任公司 一种引流板的拆卸方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
WO2006012544A2 (en) * 2004-07-22 2006-02-02 The Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
EP1659623B1 (en) * 2004-11-19 2008-04-16 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for fabricating a germanium on insulator (GeOI) type wafer
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
US7767541B2 (en) 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
KR100693453B1 (ko) * 2006-03-28 2007-03-12 금호타이어 주식회사 타이어용 캡플라이 압연을 위한 싱글코드 정렬장치
GB0612093D0 (en) * 2006-06-19 2006-07-26 Univ Belfast IC Substrate and Method of Manufacture of IC Substrate
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
FR2933235B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
DE102009004560B3 (de) * 2009-01-14 2010-08-26 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Germaniumdünnschicht
JP5003699B2 (ja) * 2009-03-10 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
JP6199323B2 (ja) * 2012-02-29 2017-09-20 ソレクセル、インコーポレイテッド 効率的化合物の半導体太陽電池のための構造及び方法
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
CN104701360B (zh) * 2015-03-17 2017-09-29 福建工程学院 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
WO2017065692A1 (en) * 2015-10-13 2017-04-20 Nanyang Technological University Method of manufacturing a germanium-on-insulator substrate

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203779A (en) 1989-03-17 1993-04-20 Schott Glaswerke Catheter system for vessel recanalization in the human body
EP0387754A1 (de) 1989-03-17 1990-09-19 Schott Glaswerke Kathetersystem zur Uebertragung von Laserstrahlung in Gefaesssysteme des menschlichen Koerpers
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
EP0688048A3 (en) 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP2693032B2 (ja) 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JP2754295B2 (ja) * 1991-06-10 1998-05-20 株式会社日立製作所 半導体基板
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69232347T2 (de) 1991-09-27 2002-07-11 Canon Kk Verfahren zur Behandlung eines Substrats aus Silizium
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06196674A (ja) * 1992-12-25 1994-07-15 Canon Inc 半導体基板の製造方法
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
JPH09331049A (ja) 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
EP0851513B1 (en) 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2231625C (en) 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
TW376585B (en) 1997-03-26 1999-12-11 Canon Kk Semiconductor substrate and process for producing same
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3647191B2 (ja) 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6501135B1 (en) * 2001-05-04 2002-12-31 Advanced Micro Devices, Inc. Germanium-on-insulator (GOI) device
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN102237369A (zh) * 2010-04-20 2011-11-09 北京大学 一种半导体锗基衬底材料及其制备方法
CN102237369B (zh) * 2010-04-20 2013-01-16 北京大学 一种半导体锗基衬底材料及其制备方法
CN111001979A (zh) * 2019-12-04 2020-04-14 广东电网有限责任公司 一种引流板的拆卸方法
CN111001979B (zh) * 2019-12-04 2021-09-03 广东电网有限责任公司 一种引流板的拆卸方法

Also Published As

Publication number Publication date
TW200425260A (en) 2004-11-16
EP1620894A4 (en) 2010-07-21
US7341923B2 (en) 2008-03-11
JP2004335642A (ja) 2004-11-25
KR20060007428A (ko) 2006-01-24
US20050148122A1 (en) 2005-07-07
EP1620894A1 (en) 2006-02-01
WO2004100268A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN1698206A (zh) 衬底、其制造方法以及半导体器件
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
CN1058354C (zh) 半导体部件的制造方法
CN1210763C (zh) 半导体器件及其生产工艺
US6199563B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
CN1187792C (zh) 清洗多孔体的方法
CN1314120C (zh) 半导体衬底及其制造方法以及半导体器件
CN1802737A (zh) 用于获得具有支撑衬底和超薄层的结构的方法
JP4365920B2 (ja) 分離方法及び半導体基板の製造方法
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1126148C (zh) Soi衬底的回收方法和再生的衬底
EP1998367A2 (en) Method for manufacturing soi wafer
JP2003506883A (ja) 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
JP2010535419A (ja) 超薄膜単結晶半導体ｔｆｔとその製造処理
TWI242796B (en) Substrate and manufacturing method therefor
CN1862791A (zh) 半导体器件制造方法
TW201120961A (en) Semiconductor device having an InGaN layer
JP2006173354A (ja) Ｓｏｉ基板の製造方法
CN1255865C (zh) 半导体装置的制造方法
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
CN1828943A (zh) 半导体装置及半导体装置的制造方法
JP2004103600A (ja) 基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication