CN1255865C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1255865C
CN1255865C CN03160070.0A CN03160070A CN1255865C CN 1255865 C CN1255865 C CN 1255865C CN 03160070 A CN03160070 A CN 03160070A CN 1255865 C CN1255865 C CN 1255865C
Authority
CN
China
Prior art keywords
layer
tantalum
etching
insulating barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03160070.0A
Other languages
English (en)
Other versions
CN1494119A (zh
Inventor
岛田浩行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1494119A publication Critical patent/CN1494119A/zh
Application granted granted Critical
Publication of CN1255865C publication Critical patent/CN1255865C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种关于对导电层进行垂直或近似垂直的各向异性蚀刻的半导体装置制造方法，包括以下步骤：在半导体层上面形成绝缘层；在所述绝缘层的上面形成含有钽层或氮化钽层中的至少一种的导电层；以及使用含SiCl4和NF3的气体进行所述导电层的蚀刻。

Description

半导体装置的制造方法
技术领域
本发明涉及一种在半导体装置的制造方法中，对含有钽层或氮化钽层中至少一种的导电层进行蚀刻的方法；尤其涉及在半导体装置的制造方法中，对含有钽层及氮化钽层的任何一种金属栅电极的蚀刻方法。
背景技术
在现有的半导体集成电路所采用的绝缘栅场效应晶体管(MISFET)中，因为形成低电阻的原因，通常把掺杂了高浓度杂质的多结晶硅层作为栅电极。但是，众所周知，尽管构成栅电极的多结晶硅层掺杂了高浓度杂质，但在沟道反转时栅极绝缘层侧面仍会发生部分耗尽。如果发生这样的部分耗尽时，与栅电极串联插入电容是等效的，完全降低了沟道所需的实效电场。其结果，使MISFET的电流驱动能力下降。为了解决这个问题，研究使用不能因低电阻引起栅电极耗尽的金属作为栅电极材料。
在日本专利第1999-168212号公告中，公开了用钽作为金属栅电极的技术。在该文献里，阐述了通过用SiCl4等离子体对钽膜进行各向异性蚀刻而形成栅电极的方法(段落0015)。然而，根据本发明人的研究证明，当只用SiCl4进行各向异性蚀刻时，钽不能被均匀地蚀刻，有部分残留在衬底上，若将其完全蚀刻需要相当长的时间。
再有，在日本专利第2002-83805号公告中，公开了将含有高熔点金属或这些金属的合金等组成的栅电极，用氯化气体和氟化气体进行蚀刻的技术。在这项技术中，根据上述蚀刻，使栅电极的侧壁变成锥形。变成锥形后的栅电极的剖面形状为底部比顶部宽。还有，这项技术把锥形化的栅电极用于掩模，以自对齐方式掺入杂质(段落0028等)。另外，这项技术中，作为干式蚀刻所用气体，使用Cl1和CF4气体的组合(段落0065的表1等)、或Cl2和SF4气体的组合(段落0103的表2等)。可是，此技术的目的是把栅电极加工成锥形，因此不能以垂直或近似垂直角度加工栅电极的侧壁。
另外，日本专利第1993-102090号公告中，公开了使用含有覆盖性组成成分和化学蚀刻组成成分的蚀刻物质，进行铝等金属层的蚀刻的技术。在该项技术中，通过上述蚀刻，金属层的侧壁被加工成垂直或锥形形状。变成锥形的栅电极的剖面形状为底部比顶部宽(图3、图4等)。可是，此项技术里，允许把金属层加工为锥形，但关于究竟在怎样的条件下金属层的侧壁成为垂直的，没有具体的描述。还有关于垂直加工含有钽或氮化钽之中至少一种的导电层的侧壁这一点上完全没有记载。
[专利文献1]
日本专利第1999-168212号公告
[专利文献2]
日本专利第2002-83805号公告
[专利文献3]
日本专利第1993-102090号公告
发明内容
本发明的目的在于提供一种半导体装置的制造方法，即，在绝缘层上形成含有钽或氮化钽至少其中一种的导电层，并垂直或基本垂直地对其进行各向异性蚀刻的半导体制造方法。
本发明的半导体装置制造方法，包括以下步骤：
在半导体层的上面形成绝缘层；
在所述绝缘层的上面，形成含有钽层或氮化钽层至少其中一种的导电层；
以及使用含有SiCl4和NF3气体，蚀刻所述导电层。
根据本发明，在蚀刻含有钽层和氮化钽层至少其中一种的导电层时，通过使用含有SiCl4和NF3的气体，可以垂直或基本垂直地进行导电层的蚀刻。本发明人发现了NF3对结晶面的依赖性小，也就是说，其不同金属结晶面的蚀刻速率不同的性质比含氯物质要少，无论哪种结晶面都能以基本均一的速率进行蚀刻。另一方面，SiCl4的不理想特性是对结晶面的依赖性比较高，但优点是与构成绝缘层的绝缘物质，以及与金属、或者金属氮化物的选择比高。因此，通过使SiCl4和NF3的混合，既确保了对于绝缘层的高选择比，又能快速地以良好形状蚀刻含有钽层或氮化钽层至少其中一种的导电层。这里所说的“良好形状”，是指形成图案的导电层的侧壁不是锥形，而是垂直或基本垂直。所谓基本垂直的意思是，被蚀刻的导电层的侧壁与在该导电层的下方设置的绝缘层的表面形成的角度为85°至90°，优选89°～90°。能以如此良好的形状蚀刻导电层的特征，这在本发明中其他的部分也如此。
另外，本发明涉及的半导体装置制造方法，依次包括以下步骤：
在半导体层的上面形成绝缘层；
在所述绝缘层的上面，形成含有钽层和氮化钽层的至少其中一种的导电层；
用含有NF3和碳氟化合物气体，蚀刻所述导电层；
以及使用含有SiCl4和NF3气体，蚀刻所述导电层。
根据本发明，对于绝缘层，在既确保了高选择比的同时，又能快速地以良好的形状蚀刻含有钽层或氮化钽层的至少其中一种的导电层，因此缩短了蚀刻时间。这是因为将导电层的蚀刻分为两个阶段，在第一阶段使用了对于导电层蚀刻速率比其他气体大的碳氟化合物的缘故。
本发明的半导体装置的制造方法还包括以下步骤：
在半导体层的上面形成栅极绝缘层；
在所述绝缘层的上面，依次形成第一氮化钽层；体心立方晶格相的钽层；以及第二氮化钽层；
使用含有SiCl4和NF3的气体，蚀刻所述第一氮化钽层；所述体心立方晶格相的钽层；以及所述第二氮化钽层，从而形成栅电极；
以及将杂质导入所述半导体层，构成源极区或漏极区，形成第一及第二的杂质层。
根据本发明，与栅极绝缘层相邻，可以形成氮化钽层。氮化钽的功函数约为4.5eV，与本征硅的中间能带隙(Close to mid gapenergy of intrinsic silicon)4.61eV非常接近。其结果，在由金属-绝缘层-硅形成的MOS电容器中，平带电压的绝对值增加不大，并且，用N沟道绝缘栅场效应晶体管和P沟道绝缘栅场效应晶体管，可大幅度缩小所述绝对值之差。因此，在混装具有完全耗尽型SOI构造的N沟道绝缘栅场效应晶体管和P沟道绝缘栅场效应晶体管的互补型半导体装置中，能正确且简单地控制二者的阈值平衡。
附图说明
图1表示由本实施方式涉及的制造方法获得的半导体装置的剖面图。
图2表示本实施方式的半导体装置制造方法的剖面图。
图3表示本实施方式的半导体装置制造方法的剖面图。
图4表示本实施方式的半导体装置制造方法的剖面图。
图5表示本实施方式的半导体装置制造方法的剖面图。
图6表示本实施方式的半导体装置制造方法的剖面图。
图7表示蚀刻气体的组成与选择比的关系图。
图8表示蚀刻气体的组成与选择比的关系图。
图9表示蚀刻气体的组成与选择比的关系图。
图10是被蚀刻层的SEM照片。
图11表示过蚀刻时间与堆积层厚度的关系图。
图12(A)、(B)表示晶体管的Id-Vg特性图。
图13表示晶体管的截止电流和累积数的关系图。
图14是关于比较例的被蚀刻导电层的示意图。
具体实施方式
下面，就本发明的实施方式参照附图进行说明。
图1是根据本发明的制造方法具体实施方式获得的半导体装置1000的模式示意剖面图。半导体装置1000是CMOS型半导体装置，它包含N沟道绝缘栅场效应晶体管(NMOSFET)100A；P沟道绝缘栅场效应晶体管(PMOSFET)100B。NMOSFET 100A与PMOSFET 100B形成于SOI(Silicon On Insulator硅绝缘体)衬底1。SOI衬底1是在支持衬底1c上进行层压绝缘层(氧化硅层)1b和半导体层1a而形成的。在本实施方式中的半导体层1a为硅层，不过，半导体层也可以是容积半导体衬底。
此外，NMOSFET 100A与PMOSFET 100B，分别通过在SOI衬底1的硅层1a上形成的元件分离区20进行电分离。
各MOSFET 100A与100B所具有的结构是在硅层1a上，使栅极绝缘层介入其间，形成层压型的栅电极3。该层压型的栅电极3是依次层压氮化钽层4、体心立方晶格相的钽层5以及作为间隔层的氮化钽层6而构成的。另外，在本实施方式中，也有将体心立方晶格相的钽描述为α钽或者bcc-Ta(body centered cubic-Ta)的。而且，栅极绝缘层2的正下方设有沟道区7，在沟道区7的两端设有构成源极区或漏极区的杂质层8a、8b。
在NMOSFET 100A中，杂质层8a、8b形成为N型，在PMOSFET100B中，杂质层8a、8b形成为P型。在杂质层8a、8b的上部，分别形成硅化物层10a、10b。
下面，就本实施方式的半导体装置1000的制造方法参照附图2至图6进行说明。
(a)在支持衬底1c上，准备已被层压了绝缘层(氧化硅层)1b及低浓度的P型硅层1a的SOI衬底1。P型硅层1a具有，例如，厚度50nm、电阻率14～26Ω/cm、和平面的方向(100)。首先，如图2所示，在P型硅层1a上形成元件分离区20。元件分离区20是用STI(Shallow Trench Isolation)等方法形成的。
(b)接着，如图3所示，用热氧化方法、CVD方法等形成栅极绝缘层的绝缘层2a。绝缘层2a膜的厚是3nm左右。作为绝缘层2a，可采用氧化硅、氮化硅及氮氧化硅中的任一单层，或者采用它们的叠层。
然后，用氙气体，采用溅镀法(sputtering)依次使氮化钽层4a、体心立方晶格相钽层5a以及帽层6a成膜。
如果考虑到导电性及阈值特性等方面，优选氮化钽层4a用TaNx表示的氮与钽的组成比(x)为0.25～1.0。
帽层6a，可以从TaNx、TaSixNy、TiNx、TiAlxNy、Si以及过渡金属的硅化物等中至少选择一种材料形成。其中，优选抗洗涤药品性能非常强的氮化钽(TaNx)。在本实施方式中，作为帽层6a用的是氮化钽层。氮化钽层6a具有防止在栅电极蚀刻后的工序中，钽层5a被氧化的保护层的作用。
在溅镀中，通过使用质量更大的氙代替通常使用的氩，而不会使基底的栅极绝缘层2a及硅层1a产生缺陷或损伤，还可以仅对成膜中的层表面给予能量。也就是说，氩的原子半径是0.188nm，而氙的原子半径大，是0.217nm，不容易进入层中，可以只有效地给予层表面能量。而且，氩的原子量为39.95，氙的原子量为131.3，氙比氩的原子量大。因此，氙与氩相比，可以说，向层中的能量及动量的传递效率低，不容易形成缺陷或损坏。因此，氙与氩相比，能够在不使栅极绝缘层2a产生缺陷或损伤的情况下，形成氮化钽层4a、6a以及钽层5a。可以说对氪也有该倾向。
在本实施方式中证实了：因为采用了上述成膜方法，可在氮化钽层4a上通过晶格整合，以异质外延生长来形成低电阻的体心立方晶格相的钽层5a。体心立方晶格相的钽比β钽相的电阻低，适合于电极材料。具体地说，体心立方晶格相的钽可以比β钽相的电阻小到1/10的程度。
还有，优选这些氮化钽层4a、体心立方晶格相的钽层5a及氮化钽层6a不暴露在空气中，而连续形成。在成膜过程中，一旦膜暴露在空气中，则会发生吸附水或膜表面形成氧化物。
(c)接着，如图4所示，利用平版印刷(lithographie)技术及干式蚀刻技术，使氮化钽层4a、钽层5a以及氮化钽层6a形成图案，从而形成栅电极3。也就是说，栅电极3具有基底氮化钽层4、体心立方晶格相的钽层5以及帽层的氮化钽层6。在该例中，绝缘层2a也通过形成图案而形成绝缘层2。
在本实施方式中，具有在该图案形成中的干式蚀刻中，使用特定的蚀刻气体的特点。在此工序中，利用平版印刷技术形成规定图案的保护层(无图示)后，连续进行第二阶段的蚀刻。
首先，作为第一阶段的蚀刻，使用含有NF3和碳氟化合物(CF4或C2F6)的气体，进行反应性离子蚀刻。作为蚀刻条件的一个例子，可以采用：NF3与CF4的流量(sccm)之比(CF4/NF3)为70/30、压力为4mTorr、衬底温度50℃、RF偏压为191mW/cm2。此时的钽的蚀刻速率是100nm/分左右。在该第一阶段的蚀刻中，对氮化钽层6a和钽层5a的大部分(厚度约70-80％)进行了蚀刻。像这样，通过利用对钽的蚀刻速率较其它气体大的碳氟化合物以及结晶面依赖性小的NF3来蚀刻钽层5a，可以缩短蚀刻的时间。
接着，作为第二阶段的蚀刻，采用含有SiCl4和NF3的气体，进行反应性离子蚀刻。该第二阶段的蚀刻，NF3相对于SiCl4与NF3之和的流量(sccm)比(NF3/(SiCl4+NF3))，优选1-30％，最好是5～25％。如果二者的比率在这个范围内，对绝缘层2a的选择比就有足够的选择余地，而且可以用更短的时间，对导电层的侧壁进行垂直或基本垂直的加工。
作为蚀刻条件的一个例子，对于SiCl4与NF3的混合气体，可以采用NF3流量比15％，压力9mTorr、衬底温度50℃、RF偏压127mW/cm2。此时，钽的蚀刻速率为40nm/分左右。
在第二阶段的蚀刻，可以对钽层5a和氮化钽层4a进行垂直或基本垂直的蚀刻。这可以由以下理由推测出来。NF3和/或SiCl4引发的反应生成物堆积在导电层的侧壁。导电层侧壁堆积的反应生成物起到了导电层侧壁保护膜的作用，并且可以垂直或基本垂直蚀刻导电层的侧壁。另外，NF3对于结晶面依赖性少，无论在哪个结晶面都能以大致均匀的速率进行蚀刻。而且，由于SiCl4和NF3共存，含有Si、N等的化合物堆积在绝缘层2a上，所以可以提高绝缘层2a的钽层5a和氮化钽层4a的选择比。
另一方面，在没有利用上述条件进行各向异性蚀刻的时候，栅电极不能进行垂直或基本垂直加工。换言之，栅电极的侧壁为锥形。这就意味着不能正确地在可蚀刻物质上复制蚀刻用的掩膜形状。因此，就不能将栅电极加工成所要求的栅长。
还有，如果以形成锥形的栅电极为掩膜，通过自对准进行离子注入杂质，就不能获得所要求的杂质浓度的剖面。因此，会带给半导体层内形成源极/漏极区的下一道工序很大的不良影响。
接着，变更蚀刻气体，绝缘层2a形成图案，从而形成栅极绝缘层2。
(d)然后，如图5所示，将电极3作为掩膜，对NMOSFET，注入砷离子或磷离子，对于PMOSFET，注入硼离子或二氟化硼离子，以使浓度大于等于1020cm-3。在形成NMOSFET或PMOSFET杂质层时，在特定区域形成保护层等的掩膜层，使其不掺杂反转极性的杂质离子。之后，在700℃以下；最好是450℃-550℃的低温下进行退火，从而，通过自对准，就能形成杂质层8a、8b。
接着，利用CVD(Chemical Vapor Deposition)方法，在形成栅电极3的SOI衬底1上全面堆积氧化硅层后，采用干式蚀刻法进行蚀刻，形成侧壁隔离物9。
还有，过渡性金属，例如，用溅镀方法成膜，经过退火，在杂质层8a、8b的暴露部分形成硅化镍层10a、10b。作为这种过渡性金属，有钛或者钴等，只要能制作硅化物即可。然后，用硫酸等除掉侧壁9上未反应的过渡性金属层，通过自对准，形成硅化物层10a、10b。
(e)然后，如图6所示，用一般的CMOS加工技术，经过布线工序，形成层间绝缘层12及布线层13，便可以完成半导体装置1000的制造。
根据该半导体的制造方法，具有以下特征：
在蚀刻钽层时，因使用含有SiCl4和NF3的气体，所以，对于绝缘层，既确保高的选择比，又能快速地以良好的形状蚀刻钽层。而且，在使用含有SiCl4和NF3气体进行蚀刻以前，由于使用含有NF3和碳氟化合物(CF4或C2F6)气体进行蚀刻，从而可缩短整体蚀刻时间。
还有，与绝缘层2邻接，若具有氮化钽层4，则有以下优点：氮化钽其功函数约4.5eV，与本征硅中间能带隙(Close to mid gapenergy of intrinsic silicon)4.6eV非常近似。其结果，MOS电容器中的平带电压的绝对值增加的少，不需要为控制阈值，而提高沟道区掺杂的杂质浓度。因此，可防止降低载体(Carrier)的移动性，能够以成品率获得具有高度电流驱动能力的MOSFET。
实施例
以下，围绕实施例进行具体说明，以使本发明的特征更为明确。
(1)绝缘层和体心立方晶格相的钽之间的选择比关系
图7是NF3相对于由实验所得，并在第二阶段蚀刻中采用的混合气体(NF3+SiCl4)的流量比与绝缘材料(氧化硅或氮化硅)和体心立方晶格相的钽(以下称{bcc-钽})的选择比之间的关系示意图。图7中，标号a所示曲线是钽对氧化硅的选择比(任意单位)、标号b所示曲线是钽对氮化硅的选择比(任意单位)。反应性离子蚀刻的条件是：压力9mTorr、衬底温度50℃、RF偏压55mW/cm2。另外，样品是通过在硅衬底上形成3nm厚的氧化硅层或氮化硅层，并且由溅镀形成30nm厚的氮化钽层和100nm厚的体心立方晶格相的钽层而获得的。通过1000℃的热氧化形成氧化硅层。而由含氨气和氩气环境中的高密度等离子体CVD形成氮化硅层。
如图7所示，NF3对混合气体(NF3+SiCl4)的流量比是1～30％，更理想的是在5～25％时，可得到充分高的选择比。另外，被蚀刻层的侧壁基本是垂直的。
(2)绝缘层和bcc-钽的选择比关系
图8给出的结果，是在与图7所示的实施例不同的RF偏压蚀刻条件下进行的同样实验结果。即图8表示NF3相对于蚀刻所用的混和气体(NF3+SiCl4)的流量比与绝缘物材料(氧化硅或氮化硅)和bcc-钽的选择比之间的关系图。图8中，标号a所示曲线表示钽对氧化硅的选择比，标号b所示曲线表示钽对氮化硅的选择比。
反应性离子蚀刻的条件为：压力9mTorr、衬底温度50℃、RF偏压127mW/cm2。另外，样品是通过在硅衬底上形成3nm厚的氧化硅层或氮化硅层，再由溅镀形成100nm厚的bcc-钽层后获得的。通过750℃的热氧化形成氧化硅层。由在氨气和氩气环境中的高密度等离子体CVD形成氮化硅层。
如图8所示，NE3对混合气体(NF3+SiCl4)的流量比是1～30％，最理想的是在5～25％时，可得到充分高的选择比。例如，图8所示的实施例中，若将最佳选择比考虑为大于等于50时，则氧化硅层的优选流量比是5～25％；氮化硅层的优选流量比是1～30％。还有，例如在图8所示的实施例中，若最佳选择比考虑为大于等于100时，则氮化硅层的优选流量比是5～25％。
(3)绝缘层和氮化钽的选择比关系
图9表示NF3对蚀刻所用的混和气体(NF3+SiCl4)的流量比，与绝缘物(层)(氧化硅或氮化硅)和氮化钽的选择比之间的关系。图9中，标号a所示曲线是显示氮化钽对氧化硅的选择比，标号b所示曲线是显示氮化钽对氮化硅的选择比。
反应性离子蚀刻的条件是：压力9mTorr、衬底温度50℃、RF偏压127mW/cm2。另外，样品是通过在硅衬底上形成3nm厚的氧化硅层或氮化硅层，再由溅镀形成100nm厚的氮化钽层后获得的。通过750℃的热氧化形成氧化硅层。另外，由在氨气和氩气环境中的高密度等离子体CVD形成氮化硅层。
如图9所示，NF3对混合气体(NF3+SiCl4)的流量比是1～30％，最理想的是在5～25％时，可得到充分高(最佳)的选择比。例如，图9所示的实施例中，若将最佳选择比考虑为大于等于20时，则氧化硅层的优选流量比是5～25％；氮化硅层的优选流量比是1～30％。还有，例如在图9所示的实施例中，若将最佳选择比考虑为大于等于50时，氮化硅层的优选流量比是5～25％。
(4)用SEM(电子扫描显微镜)的形状观察
使用由以下方法形成的样品，进行了SiCl4和NF3的混合气体的反应性离子蚀刻。蚀刻的条件是：NF3对SiCl4和NF3混合气体的流量比是10％、压力9mTorr、衬底温度50℃、RF偏压127mW/cm2。此时，钽的蚀刻速率是40nm/分左右。图10给出了在电子扫描显微镜(SEM)下看到的所获得样品的照片结果。
如图10所示，通过本实施例证实了，对氮化钽层-bcc-钽层-氮化钽层的叠层进行的蚀刻，具有几乎垂直(89°)的侧壁。还有，在图10所示的示例中，叠层的线/间隔是3.5μm。
本实例的样品，由以下方法取得。在硅衬底上根据热氧化法，形成成为栅极绝缘层的氧化硅层。氧化硅层的膜厚大约是3nm。接着，用氙气溅镀法，将氮化钽层(膜厚30nm)、bcc-钽层(膜厚100nm)、及作为帽层的氮化钽层(膜厚30nm)依次成膜。在如此得到的叠层上形成特定图案的保护层，供上述反应性离子蚀刻。
(5)蚀刻和堆积物的关系
图11是关于使用SiCl4和NF3的混合气体的蚀刻中，堆积层和过蚀刻时间的关系图。在图11中，横轴表示过蚀刻的时间，纵轴表示堆积层的厚度。在这个实施例中，用以下方法确认了堆积层依存于RF偏压。首先将样品的bcc-钽层进行蚀刻，然后再进行过蚀刻，测定了新形成的堆积层的膜厚。
作为样品，采用了在硅衬底上形成氮化硅层(膜厚3nm)，再在该氮化硅层上依次形成氮化钽层(膜厚30nm)、bcc-钽层(膜厚100nm)而获得的样品。bcc-钽层及氮化钽层的反应性离子蚀刻的条件是：压力9mTorr、衬底温度50℃、RF偏压64mW/cm2。另外，NF3对SiCl4和NF3混合气体的流量比是15％。
如图11所示，根据本实施例的蚀刻条件，在结束基础的氮化钽层蚀刻的同时，开始形成堆积层(换言之，开始反应生成物的堆积)。并且，堆积层的厚度随过蚀刻的时间而增加。可以认为，此堆积层至少是由SiCl4形成的。本实施例与上述实施例(2)～(4)比较，RF偏压小；蚀刻的各向异性比这些实施例弱，因此，容易形成堆积物。由此可见，在反应性离子蚀刻中，最好在设定RF偏压时，考虑蚀刻速度和堆积物形成速度。
(6)晶体管的Vg-Id特性
图12(A)、(B)表示本实施例相关的晶体管的Vg-Id特性。图12(A)表示n沟道MOSFET的Vg-Id特性，图12(B)表示P沟道MNSFET的Vg-Id特性。两者的晶体管都具有氮化钽层(膜厚30nm)、bcc-钽层(膜厚100nm)、及作为帽层的氮化钽层(膜厚30nm)的叠层构造。还有，N沟道MOSFET中，由热氧化形成的氧化硅层(膜厚2.9nm)作为栅极绝缘膜。P沟道MNSFET中，由在氨-氩气体中的高密度等离子体CVD形成的氮化硅层(膜厚3.55nm)作为栅极绝缘膜。此氮化硅层的等价氧化膜厚(EOT)是1.75nm。
如图12(A)、(B)所示，P沟道MNSFET及n沟道MOSFET都具有良好的Vg-Id特性。
(7)晶体管的截止电流(OFF电流)特性
图13是表示测定上述(6)Vg-Id特性所用的同一个P沟道MNSFET的截止电流特性的示意图。在图13中，横轴表示截止电流、纵轴表示由威布尔(WEIBULL)累积数([In(-In(1-F))]得出的weibull(威布尔)分布)。在本实施例中，分别求出了在6英寸极板上的MNSFET 60测试点的截止电流。
如图13所示，本实施例中的MNSFET，截止电流散差非常少，确实以高选择比，且均匀地进行了栅电极蚀刻。
另外，本发明人还进行了以下比较试验：
首先，在导电层(钽)的蚀刻过程中，用SF6替换了NF3。其结果显示，SF6比NF3具有更强的各向同性蚀刻性质。结果正如图14所示，被蚀刻的导电层(钽层)50具有锥体形状，此时的锥度约60°。因此，在垂直蚀刻导电层的侧壁的步骤中，优选使用NF3。另外，用Cl2替换了SiCl4来作为蚀刻气体，其结果显示，导电层的侧壁不能充分形成堆积物，不能获得对于导电层和氧化硅层实用的选择比。
以上是对本发明优选实施方式进行了说明，但在本发明要点的范围内还可以采用其他各种实施方式。
例如，栅电极不仅限定于氮化硅层和钽层的叠层结构。栅电极可以具有钽、钨、钼、铬、铌、钒、钛、锆、铪等金属的单层；以及这些金属氮化物层的单层；或者该金属层与该金属氮化物层的叠层构造。
另外，被蚀刻的导电层优选用作栅电极，也可以是其他的布线层。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
标号的说明
1    SOI衬底
1a   半导体层
1b   绝缘层(氧化硅层)
1c   支持衬底
2    栅极绝缘层
3    叠层型栅电极
4    氮化钽层
5    体心立方晶格相的钽层
6    氮化钽层
20   元件分离区

Claims (8)

1.一种半导体装置的制造方法，包括以下步骤：
在半导体层的上面形成绝缘层；
在所述绝缘层的上面，形成含有体心立方晶格相的钽层和/或氮化钽层之中的至少一种的导电层；以及
使用含有SiCl4和NF3的气体蚀刻所述导电层。
2.根据权利要求1所述的半导体装置的制造方法，其中，所述NF3相对于所述SiCl4与NF3之和的流量比是1～30％。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述绝缘层含有氧化硅、氮化硅和/或氮氧化硅之中的至少一种。
4.一种半导体装置的制造方法，包括以下步骤：
在半导体层的上面形成绝缘层；
在所述绝缘层的上面，形成含有体心立方晶格相的钽层和/或氮化钽层之中的至少一种的导电层；
使用含有NF3和碳氟化合物的气体蚀刻所述导电层；
以及
使用含有SiCl4和NF3的气体蚀刻所述导电层。
5.根据权利要求4所述的半导体装置的制造方法，其中，所述NF3相对于所述SiCl4与NF3之和的流量比是1～30％。
6.根据权利要求4所述的半导体装置的制造方法，其中，所述绝缘层含有氧化硅、氮化硅和/或氮氧化硅之中的至少一种。
7.一种半导体装置的制造方法，包括以下步骤：
在半导体层的上面，形成作为栅极绝缘层的绝缘层；
在所述绝缘层的上面，顺序形成第一氮化钽层、体心立方晶格相的钽层以及第二氮化钽层；
使用含有SiCl4和NF3的气体，通过蚀刻所述第一氮化钽层、所述体心立方晶格相的钽层以及所述第二氮化钽层，形成栅电极；
将杂质导入所述半导体层，形成作为源极区或漏极区的第一及第二杂质层。
8.根据权利要求7所述的半导体装置的制造方法，其中，所述NF3相对于所述SiCl4与NF3之和的流量比是1～30％。
CN03160070.0A 2002-10-04 2003-09-26 半导体装置的制造方法 Expired - Fee Related CN1255865C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002292277 2002-10-04
JP2002292277 2002-10-04
JP2003130757 2003-05-08
JP2003130757A JP3646718B2 (ja) 2002-10-04 2003-05-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1494119A CN1494119A (zh) 2004-05-05
CN1255865C true CN1255865C (zh) 2006-05-10

Family

ID=32473441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03160070.0A Expired - Fee Related CN1255865C (zh) 2002-10-04 2003-09-26 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US7138339B2 (zh)
JP (1) JP3646718B2 (zh)
CN (1) CN1255865C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208424B2 (en) * 2004-09-17 2007-04-24 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a metal layer
TW200633216A (en) * 2004-10-05 2006-09-16 St Microelectronics Crolles 2 Gate structure and manufacturing method
KR100663357B1 (ko) 2005-02-22 2007-01-02 삼성전자주식회사 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
CN107546323B (zh) * 2016-06-29 2020-09-08 上海磁宇信息科技有限公司 一种磁性隧道结钽掩模的制备方法
US10049940B1 (en) * 2017-08-25 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for metal gates with roughened barrier layer
CN110504302A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 一种高k金属栅极结构及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100505A (en) 1990-10-18 1992-03-31 Micron Technology, Inc. Process for etching semiconductor devices
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP4856297B2 (ja) 1997-12-02 2012-01-18 公益財団法人国際科学振興財団 半導体装置の製造方法
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6261406B1 (en) * 1999-01-11 2001-07-17 Lsi Logic Corporation Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface
JP2000208519A (ja) 1999-01-18 2000-07-28 Seiko Epson Corp 低抵抗膜、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2000298193A (ja) 1999-04-13 2000-10-24 Ishikawajima Harima Heavy Ind Co Ltd 再処理用圧力容器
JP2000298192A (ja) 1999-04-14 2000-10-24 Japan Nuclear Cycle Development Inst States Of Projects グローブボックスの接続構造
JP2001298193A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
JP5046439B2 (ja) 2000-05-12 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4011304B2 (ja) 2000-05-12 2007-11-21 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
JP2003163194A (ja) 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 研磨方法及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20040110376A1 (en) 2004-06-10
JP3646718B2 (ja) 2005-05-11
JP2004179612A (ja) 2004-06-24
US7138339B2 (en) 2006-11-21
CN1494119A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1270380C (zh) 半导体器件及其制造方法
CN2731718Y (zh) 具有多样的金属硅化物的半导体元件
CN1320659C (zh) 具有多方位的绝缘层上覆硅芯片及其制作方法
CN1260817C (zh) 含有绝缘栅场效应晶体管的半导体器件及其制造方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1288717C (zh) 半导体衬底及其制造方法、半导体器件及其制造方法
CN1649112A (zh) 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法
CN1941329A (zh) 用于cmos技术的应变感应迁移率增强纳米器件及工艺
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1658401A (zh) 栅极结构、具有栅极结构的半导体器件及形成栅极结构和半导体器件的方法
CN1734786A (zh) 晶体管及其形成方法
CN1645625A (zh) 半导体装置及其形成方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1738049A (zh) 微电子元件及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN1255865C (zh) 半导体装置的制造方法
CN101038874A (zh) 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN1591901A (zh) 半导体装置
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1540742A (zh) 半导体装置及其制造方法
CN1581442A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060510

Termination date: 20160926

CF01 Termination of patent right due to non-payment of annual fee