JP4856297B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4856297B2 JP4856297B2 JP34866397A JP34866397A JP4856297B2 JP 4856297 B2 JP4856297 B2 JP 4856297B2 JP 34866397 A JP34866397 A JP 34866397A JP 34866397 A JP34866397 A JP 34866397A JP 4856297 B2 JP4856297 B2 JP 4856297B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- gate electrode
- metal
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 30
- 239000007789 gas Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000002407 reforming Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明が属する技術分野】
本発明は、高速動作を実現する金属ゲート電極を有したMOSトランジスタの信頼性向上のために、新たな構造を導入した半導体装置の製造方法に関する。
【0002】
【従来の技術】
過去30年近くにわたり、半導体デバイスの素子寸法の縮少により、半導体集積回路の動作速度の増大が実現されてきた。現在までは半導体デバイスのチャネル長といった素子寸法の縮小により、デバイスの電流駆動能力の増大、すなわち、回路の高速化が可能であったが、デバイス寸法がサブクオーターミクロンの領域に入り、回路速度が寄生抵抗・寄生容量により決定されつつある。
【0003】
これらの問題を回避するために、MOSデバイスのゲート・ソース・ドレイン領域を自己整合的にシリサイド化するサリサイド技術、あるいは、ゲートのシート抵抗をさらに小さくするために、ゲート電極を高濃度にドーピングされた多結晶シリコンと金属シリサイドの積層構造としたポリサイド技術が開発されてきた。また、配線構造においても、低抵抗化のために銅配線が、低負荷容量化のために低誘電率層間絶縁膜が導入されつつある。しかし、次世代のMOSデバイス高速化のためには、さらに寄生抵抗を小さくしなければならない。そのための解決手段として、近年、金属をゲート電極に用いたMOSデバイス構造が注目を浴びている。
【0004】
しかし、金属をゲート電極材料として用いることにより高速化は実現されるが、信頼性が劣化するという問題があり、この解決手段が強く求められている。
【0005】
特に大きな問題は、ゲート・ソース間、あるいは、ゲート・ドレイン間の耐圧の減少である。多結晶シリコンをゲート電極材料として用いた場合、ゲート電極を異方性エッチングにより形成した後に、酸化雰囲気で熱処理し(再酸化工程と一般に呼ばれる)ゲート電極エッジ部を丸め、エッジ部での電界集中を緩和し、さらに、ゲート電極エッジ部のシリコン酸化膜SiO2(ゲート絶縁膜)を厚くすることにより、ゲート・ソース間、および、ゲート・ドレイン間の耐圧をゲート・基板(チャネル)間の耐圧より大きくすることが可能であった。しかし、金属をゲート電極に用いた場合、薄く良質な絶縁膜を形成することができない。さらにゲート絶縁膜を形成する工程において酸素欠損により良質な絶縁膜を形成することができない。
【0006】
【発明が解決しようとする課題】
本発明は、上記従来例の問題点を解決すべく、金属の酸化物によるゲート絶縁膜を、酸素欠損を減らして改質し、デバイスの、すなわち、回路・システムの信頼性を向上する半導体装置の製作方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の700℃以下の低温で行われる半導体装置の製造方法は、MOS(Metal-Oxide-Semiconductor)デバイスのゲート電極を金属により形成する半導体装置の製造方法において、当該金属の酸化物によるゲート絶縁膜を形成する成膜工程と、前記ゲート絶縁膜を、700℃以下の低温で、Xe及びHeを含むガスプラズマを用いて酸化させる改質工程、を有することを特徴とする。
【0008】
【実施例】
以下、図面を参照して本発明の実施例を示す。
【0009】
(実施例1)
図1に本発明のデバイスの製作フロー概略図を、図2に製作の際用いたクラスターツールの一部を示す。フィールド酸化膜102により素子分離を行ない、室温ウェット洗浄を枚葉洗浄装置202でおこなった後、水分・ハイドロカーボン等の不純物濃度が10ppb以下の乾燥空気雰囲気の搬送路201を経て、基板はクラスターツールのローディングチャンバ203に搬送される。本クラスターツールは全てのチャンバが、窒素を適量流すことにより数mTorrの圧力に維持されており、常に、微量のガスを流すことによりガス排気系からの不純物逆拡散を抑えている。プロセスチャンバ204でゲート絶縁膜Ta2O5を有機金属ガスソースを用いた化学気相成長(MOCVD)により膜厚8nm成膜後、プロセスチャンバ205で、Ta2O5薄膜の改質をXe/He(20%)/O2(3%)プラズマを用い行う。
【0010】
Ta2O5の成膜はTa(OC2H5)5/O2/Arを用い、基板温度450℃、圧力1Torrで行った。但し、成膜条件はこれに限定されるものではなく、TaのソースガスとしてTaCl5、Ta(N(CH3)2)5、H3Ta(C2H5)2などを用いてもよい。また、Ta2O5の替わりにSiO2、Si3N4、TiO2、BST[(Ba,Sr)TiO3]などの他の絶縁膜、あるいはPZTなどの強誘電体薄膜を用いてもよいことは言うまでもない。さらに、成膜・改質時の酸化種として、O2を用いているが、H2O・H2O/H2・N2・NO2等の酸化種を用いても同様の結果が得られることは言うまでもない。
【0011】
Ta2O5薄膜の改質に用いたプラズマ装置の概略図を図3に示す。このプラズマ装置は、真空容器301と前記容器内でプラズマを生成させるために必要な原料ガスの導入口302、前記容器内に導入された原料ガスを排気する真空ポンプ303を有し、前記容器を構成する壁部の一部はマイクロ波を略略損失なく透過できる材料からなる誘電体板304であり、その誘電体板をはさんで前記容器の外側にはマイクロ波を放射するアンテナ305が設置されている。前記容器の内側には、処理される基板308を載置するための電極306が設けられており、前記アンテナのマイクロ波の放射面と基体のプラズマ処理を行う面とを略々平行に対向して配置されている。電極306には加熱機構が設けられており、プロセス中、基板温度を上昇させることが可能となっている。アンテナより放射されたマイクロ波を排気口側へ伝搬するのを防ぎ、前記基板上だけに均一にプラズマを生成させる目的で反射板309が設けられている。また、原料ガス導入の均一化のため、本装置の原料ガスは、シャワープレート307をとうして多数の小孔からプロセス空間に導入される。この原料ガスは複数の真空ポンプ303より外部へ排気される。各真空ポンプの上部には、ガスのコンダクタンスを低下させないよう比較的広い空間が設けてある。このように前記基体側部に略々等間隔に並べられた複数の真空ポンプから排気すると、ガスのコンダクタンスをほとんど低下させることなく回転方向に均一な基体上のガス流を実現することができる。
【0012】
本例では、マイクロ波アンテナとしてラジアルラインスロットアンテナを用い、基板温度500℃で行った。本マイクロ波プラズマの特徴は電子温度が約1eVと低く、基板に入射するイオンのエネルギを10eV以下に制御できる点である。また、質量の重いXeイオンを用いることにより下地Si基板に欠陥を入れることなく、表面近傍にのみエネルギを伝えることが可能となる。一般によく使用されるArの原子半径が1.88Åであるのに比べ、Xeの原子半径は2.17Åと大きく、基板中に打ち込まれづらく、基板表面にのみ効率よくエネルギを伝えることができるためである。また、ArおよびXeの原子量はそれぞれ39.95、131.3であり、XeはArなどにくらべ重く、基板表面へのエネルギおよび運動量の伝達効率が低く欠陥をつくりずらいという効果もあり、欠陥に非常に敏感なゲート酸化膜の改質をイオン照射を用いて行う際、適している。MOCVDにより成膜したTa2O5は改質を行わない場合、10-6A/cm2程度のリーク電流が流れてしまうが、Xe/He(20%)/O2(3%)プラズマを用いて改質を行うと、リーク電流を10-9 A/cm2に減少させられる。これは、膜中の酸素欠損がなくなったことに起因する。改質前のO/Ta比が2.43であったのに対し、改質することによりO/Ta比を化学量論的な2.50にすることができた。これは、Heをガス中に添加することで酸素ラジカルの生成率を向上し、加えて高圧にしたことで分子間衝突が効果的に発生しより酸素ラジカルを効率よく生成できるようになったことと、低エネルギのXeイオン照射により下地にダメージを与えること無く表面近傍のみを活性化できたためである。
【0013】
ゲート絶縁膜形成後、大気に曝すことなくプロセスチャンバ206でゲート電極として用いるTa薄膜104をスッパタ法により成膜した。Xeプラズマを用い、Ta原子の入射に対し25倍の量のXeイオンを成膜表面に照射し、かつ、イオン照射エネルギを40eVに制御し、bcc構造のTaを成膜できた。成膜したbcc−Taの比抵抗は14μΩcmであり、β−Ta(比抵抗が160μΩcm程度)に比べ一桁以上小さな値を得ることができ、200nm厚で0.7/□の低シート抵抗が実現された。
【0014】
ゲート電極堆積後、金属表面の酸化を防止するために、Ta表面の窒化処理を図3に示したラジアルラインスロットアンテナを用いたマイクロ波プラズマによりプロセスチャンバ207で行い、5nm厚のTaN層105を形成した。このとき、用いたガスはAr/N2(5%)である。その後、マスク用のSiO2膜106の堆積を行い、クラスターチャンバから搬出した。
【0015】
リソグラフィ工程によりゲートのレジストマスクを形成し、図4に示すクラスターチャンバでゲートの加工およびゲート電極側壁の再酸化工程を行った。ローディングチャンバ401より基板を搬入し、エッチングチャンバ402でマスクSiO2膜106の異方性エッチングをC4F8/CO/Ar/O2プラズマにより行い、その後、プロセスチャンバ403でレジストのアッシングをXe/O2プラズマにより行った。引き続きエッチングチャンバ404でTa薄膜104の異方性エッチングをSiCl4プラズマにより行った。
【0016】
本発明の特徴であるTaゲート電極側壁の再酸化工程をプロセスチャンバ405で行った。本プロセスに用いたプロセス装置は前記図3と同様のラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置である。その際の処理条件は、使用ガスXe/He/O2、ガス圧500mTorr、分圧比はXe:He:O2=68%:30%:2%、マイクロ波電力は1200W、酸化処理時間は15分、前記基板は電気的にフローティング状態に保持、被処理体の温度は450℃とした。但し、成膜条件はこれに限定されるものではなく、Xeの変わりにArを用いても構わないが、Xeを用いる方が好適である。
【0017】
Ta2O5の改質の場合と同様に、Heを添加したことにより酸素ラジカルを効率よく生成でき、また、Xeプラズマを用いることによりゲート酸化膜に欠陥を導入することなく、ゲート電極側壁にTa2O5を形成しゲートエッジ部を丸め、電界集中を緩和することができた。Xeを含むガスプラズマを用いてゲート電極側壁の酸化を施すことにより、ゲート・ソース間、および、ゲート・ドレイン間の耐圧(電流密度100mA/cm2のときの電圧)を3Vから5Vにすることができた。
【0018】
以後、従来のプロセスを用いて、ソース・ドレイン層108,109、サイドウォール110を形成した。TaゲートSiO2ゲート絶縁膜において、700℃以上の履歴があるものでは、高周波C−V特性により計測した電気的な酸化膜厚が実際の膜厚の2〜3倍となる。リーク電流の観点からすると800℃の履歴も許されるが、長期信頼性等を考慮すると、プロセス温度の上限を700℃とする必要がある。また、大口径ウエハでの面内均一性・プロセス時間の短縮、さらには、大量生産におけるプロセスマージンに加え、シリサイド形成等のプロセスにおけるプロセス時間・最低反応温度等を考慮すると、600℃以下でプロセスを行う方がより好適である。
【0019】
以上示した成膜条件はこれに限定されるものではなく、同様な結果が得られるのであれば他のプラズマ源、プロセス条件で行ってもよい。また、マスク用SiO2膜106の堆積を行なわずに、ゲートの加工を行ってもよいが、ソース・ドレイン層をイオン注入により形成する場合、ゲートTa膜中にも不純物が打ち込まれ、ゲート電極のシート抵抗の上昇を引き起こすため、マスク用SiO2膜を用いた方が好適である。マスク用SiO2膜を用いない場合、レジストマスクでTa薄膜104のエッチングを行い、その後、レジストのアッシング工程とTaの再酸化工程を同時に行うこととなるため、Taゲート電極側壁のTa2O5膜の特性が前記プロセスに比べ劣化する。したがって、アッシングを行う際は、マイクロ波電力を500Wにし、その後マイクロ波電力を1200Wにし、Taゲート電極側壁の酸化を行うことにより改善可能であり、このときのゲート・ソース間、および、ゲート・ドレイン間の耐圧(電流密度100mA/cm2のときの電圧)は4.7Vであった。
【0020】
(実施例2)図5に本発明の別のデバイス製作フロー概略図を示す。実施例1と異なる点は、Ta2O5膜の形成をTaの直接酸化により行った点と、ゲートのTa薄膜成膜後に、ノンドープの多結晶シリコン505をプラズマCVD法(PECVD)により5nm厚成膜し、その後にマスク用SiO2膜106を堆積した点である。
【0021】
Ta2O5膜の形成は、まず、Taを6nm厚成膜した後に、Taの直接酸化をXeHe/O2プラズマを用いて行った。本プロセスに用いたプロセス装置は前記図3と同様のラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置である。その際の処理条件は、使用ガスXe/He/O2、ガス圧500mTorr、分圧比はXe:He:O2=68%:30%:2%、マイクロ波電力は1200W、酸化処理時間は15分、前記基板は電気的にフローティング状態に保持、被処理体の温度は450℃とした。但し、成膜条件はこれに限定されるものではなく、Xeの変わりにArを用いても構わないが、Xeを用いる方が好適である。
【0022】
前記ノンドープ多結晶シリコンの成膜は、Ar/SiH4(1%)を用い、ガス圧100mTorr、基板温度300℃で行った。今回は多結晶シリコンを用いたが、アモルファスシリコンを用いても、あるいはドーピングされたシリコンを適用しても構わない。これらシリコン層は下地ゲート金属の酸化を防止するために用いられている。このシリコン層あるいは、実施例1に記載のTaN層がない場合、ゲートと配線金属の間のコンタクト抵抗が上昇するという問題が起こる。ただし、ゲートと配線金属とのコンタクトがない場合、すなわち、フローティングゲートに本発明を適用する際は、前記シリコン層あるいは、TaN層がなくてもよいが、ゲートの抵抗上昇を抑えるために使用した方がよい。
【0023】
前記ノンドープシリコン層は、例えばソース・ドレイン領域の活性化アニール時に下地Taとシリサイド反応によりTa5Si3、あるいはTaSi2となるため、配線金属とのコンタクト抵抗の上昇をきたすような問題はない。
【0024】
【発明の効果】
本発明よれば、金属ゲート電極表面を低温で金属絶縁膜に変え、デバイスの、すなわち、回路・システムの信頼性を向上するデバイス構造、および、その製作方法を提供できる。
【図面の簡単な説明】
【図1】実施例1のデバイスの製作フロー概略図である。
【図2】製作の際用いたクラスターツールの一部を示す図である。
【図3】Ta2O5薄膜の改質に用いたプラズマ装置の概略図である。
【図4】実施例1のクラスターチャンバを示す図である。
【図5】実施例2のデバイスの製作フロー概略図である。
【符号の説明】
102 フィールド酸化膜、
201 搬送路、
202 枚葉洗浄装置、
203 ローディングチャンバ、
204 プロセスチャンバ、
205 プロセスチャンバ、
301 真空容器、
302 導入口、
303 真空ポンプ、
304 誘電体板、
305 アンテナ、
306 電極、
307 シャワープレート、
309 反射板、
401 ローディングチャンバ、
402 エッチングチャンバ、
403 プロセスチャンバ、
404 エッチングチャンバ、
405 プロセスチャンバ。
Claims (2)
- MOS(Metal-Oxide-Semiconductor)デバイスのゲート電極を金属により形成する半導体装置の製造方法において、
当該金属の酸化物によるゲート絶縁膜を形成する成膜工程と、
前記ゲート絶縁膜を、700℃以下の低温で、Xe及びHeを含むガスプラズマを用いて酸化させる改質工程と、
を有することを特徴とする700℃以下の低温で行われる半導体装置の製造方法。 - 前記ゲート電極の金属がTaを含むとともに、前記ゲート絶縁膜がTa2O5を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34866397A JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34866397A JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006274A Division JP5174050B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11168212A JPH11168212A (ja) | 1999-06-22 |
JP4856297B2 true JP4856297B2 (ja) | 2012-01-18 |
Family
ID=18398528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34866397A Expired - Fee Related JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856297B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298193A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2001298192A (ja) | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US6800519B2 (en) | 2001-09-27 | 2004-10-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3646718B2 (ja) | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPWO2004073073A1 (ja) * | 2003-02-13 | 2006-06-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体製造装置 |
JP4492589B2 (ja) * | 2006-06-20 | 2010-06-30 | ソニー株式会社 | 半導体装置の製造方法 |
JP5283147B2 (ja) * | 2006-12-08 | 2013-09-04 | 国立大学法人東北大学 | 半導体装置および半導体装置の製造方法 |
JP5252613B2 (ja) * | 2006-12-25 | 2013-07-31 | 国立大学法人東北大学 | イオン注入装置およびイオン注入方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112758A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Insulated gate type semiconductor device and manufacture thereof |
JPS58192377A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 絶縁ゲ−ト型電界効果半導体装置 |
JPS60189968A (ja) * | 1984-03-09 | 1985-09-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPS6251264A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
JPH0647738B2 (ja) * | 1986-02-03 | 1994-06-22 | キヤノン株式会社 | プラズマcvd法による堆積膜形成方法 |
JP3078853B2 (ja) * | 1991-01-01 | 2000-08-21 | 忠弘 大見 | 酸化膜形成方法 |
JP2877586B2 (ja) * | 1991-09-30 | 1999-03-31 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
JPH05190537A (ja) * | 1992-01-16 | 1993-07-30 | Kojundo Chem Lab Co Ltd | 半導体装置のケイ素酸化膜の改質方法 |
JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
JP3230901B2 (ja) * | 1993-06-22 | 2001-11-19 | 株式会社東芝 | 半導体装置の製造方法及びその製造装置 |
JPH0729898A (ja) * | 1993-07-15 | 1995-01-31 | Tadahiro Omi | 半導体製造方法 |
KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
JPH07131007A (ja) * | 1993-11-02 | 1995-05-19 | Tadahiro Omi | 半導体装置 |
JPH07226507A (ja) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3360404B2 (ja) * | 1994-04-01 | 2002-12-24 | ソニー株式会社 | プラズマエッチング方法 |
JPH0888198A (ja) * | 1994-07-19 | 1996-04-02 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
-
1997
- 1997-12-02 JP JP34866397A patent/JP4856297B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11168212A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
JP4429300B2 (ja) | 電子デバイス材料の製造方法 | |
US7119407B2 (en) | Semiconductor device and manufacturing method thereof | |
US7662236B2 (en) | Method for forming insulation film | |
US8105958B2 (en) | Semiconductor device manufacturing method and plasma oxidation treatment method | |
JP4850871B2 (ja) | 絶縁膜の形成方法 | |
US7326655B2 (en) | Method of forming an oxide layer | |
US9224594B2 (en) | Surface preparation with remote plasma | |
WO2006082730A1 (ja) | 半導体装置の製造方法およびプラズマ酸化処理方法 | |
JPWO2008117798A1 (ja) | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 | |
JP2004111737A (ja) | 半導体装置の製造方法 | |
JP4856297B2 (ja) | 半導体装置の製造方法 | |
JP3838397B2 (ja) | 半導体製造方法 | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
JP5174050B2 (ja) | 半導体装置の製造方法 | |
JP2001284582A (ja) | 半導体トランジスタの製造方法 | |
JP2006237640A (ja) | 半導体製造方法 | |
JP2002176053A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20021004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |