KR100663357B1 - 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들 - Google Patents

금속 질화막 패턴을 갖는 트랜지스터의 형성방법들 Download PDF

Info

Publication number
KR100663357B1
KR100663357B1 KR20050014714A KR20050014714A KR100663357B1 KR 100663357 B1 KR100663357 B1 KR 100663357B1 KR 20050014714 A KR20050014714 A KR 20050014714A KR 20050014714 A KR20050014714 A KR 20050014714A KR 100663357 B1 KR100663357 B1 KR 100663357B1
Authority
KR
South Korea
Prior art keywords
metal nitride
pattern
forming
gate
layer
Prior art date
Application number
KR20050014714A
Other languages
English (en)
Other versions
KR20060093613A (ko
Inventor
김상용
차지훈
심우관
홍창기
최상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050014714A priority Critical patent/KR100663357B1/ko
Priority to US11/358,082 priority patent/US7700496B2/en
Publication of KR20060093613A publication Critical patent/KR20060093613A/ko
Application granted granted Critical
Publication of KR100663357B1 publication Critical patent/KR100663357B1/ko
Priority to US12/461,992 priority patent/US8637942B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

금속 질화막 패턴을 갖는 트랜지스터의 형성방법들을 제공한다. 이 방법들은 금속 질화막 패턴을 형성하는 동안 그 패턴 아래의 게이트 절연막에 식각 데미지를 최소화시키는 방안을 제시해준다. 이를 위해서, 반도체 기판 상에 게이트 절연막 및 금속 질화막을 차례로 형성한다. 그리고, 상기 금속 질화막 상에 게이트 전극 및 게이트 캐핑막 패턴을 차례로 형성한다. 상기 게이트 캐핑막 패턴 및 상기 게이트 전극을 식각 마스크로 사용해서 금속 질화막 상에 식각 공정을 수행한다. 상기 식각 공정은 웨트 에천트(wet etchant)를 사용해서 수행한다.
트랜지스터, 금속 질화막, 웨트 에천트.

Description

금속 질화막 패턴을 갖는 트랜지스터의 형성방법들{METHODS OF FORMING A TRANSISTOR HAVING A METAL NITRIDE LAYER PATTERN}
도 1 및 도 2 는 각각이 본 발명에 따른 트랜지스터를 보여주는 배치도들이다.
도 3 및 도 9 는 각각이 도 1 의 절단선을 따라 취해서 본 발명의 일 실시예의 트랜지스터의 형성방법을 설명해주는 단면도들이다.
도 10 및 도 16 은 각각이 도 2 의 절단선을 따라 취해서 본 발명의 다른 실시예의 트랜지스터의 형성방법을 설명해주는 단면도들이다.
도 17 및 도 18 은 각각이 도 3 내지 도 16 의 트랜지스터의 형성방법 동안 사용된 웨트 에천트(wet etchant)의 식각률을 보여주는 그래프들이다.
본 발명은 반도체 장치의 트랜지스터의 형성방법들에 관한 것으로로써, 상세하게는, 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들에 관한 것이다.
최근에, 반도체 장치는 고집적화 및 고속화를 구현하려고 트랜지스터의 게이트 절연막의 두께를 감소시키면서 형성되어지고 있다. 이를 위해서, 상기 게이트 절연막은 그 절연막의 두께 감소 이전의 정전용량을 확보하기 위해서 고 유전 상수(high-k)를 갖는 물질로 대체하여 반도체 기판 상에 형성되고 있다. 이때에, 상기 트랜지스터는 게이트 절연막 상에 차례로 적층된 폴리실리콘 막 및 금속 질화막을 사용해서 게이트 전극을 갖도록 형성되어질 수 있다. 상기 금속 질화막은 트랜지스터가 구동되는 동안 폴리실리콘 막내 전하들의 디플리이션을 방지하기 위해서 사용한다.
그러나, 상기 게이트 전극은 폴리실리콘 막 및 금속 질화막 상의 소정 영역 이외의 부분에 식각 공정을 차례로 수행해서 형성된다. 상기 식각 공정은 플라즈마 에천트를 사용해서 금속 질화막을 식각하는 동안 게이트 절연막 및 반도체 기판에 식각 데미지를 준다. 또한, 상기 식각 공정은 게이트 전극으로 노출되는 게이트 절연막을 식각해서 반도체 기판의 일부분을 제거하기도 한다. 이는 트랜지스터의 전기적 특성을 열악하게 한다.
한편, "탄탈륨 나이트라이드 막을 고밀도 플라즈마로 식각하는 벙법(METHOD OF ETCHING A TANTALUM NITRIDE ALYER IN A HIGH DENSITY PLASMA)" 이 미국특허공보 제 6,503,845 호(U.S PATENT No. 6,503,845)에 패드마파니 노런(Padmapani Nallan)에 의해 개시된 바 있다.
상기 미국특허공보 제 6,503,845 호에 따르면, 이 방법은 탄탈륨 나이트라이드 막을 고밀도 플라즈마에 노출시키는 것을 포함한다. 이때에, 상기 탄탈륨 나이트라이드 막은 반도체 기판 상에 차례로 적층된 유전막 및 포토레지스트 패턴 사이에 형성된 것이다. 그리고, 상기 고밀도 플라즈마는 주 에천트 가스(primary etchant gas) 및 프로파일 컨트롤 첨가제(profile-contol additive)를 포함하는 소오스 가스를 사용해서 형성된 것이다.
계속해서, 상기 방법은 고밀도 플라즈마를 사용해서 탄탈륨 나이트라이드 막을 식각해서 유전막 상에 탄탈륨 나이트라이드 게이트 전극을 형성한다. 그러나, 상기 방법은 게이트 전극을 형성하는 동안 유전막 및 반도체 기판에 플라즈마 데미지를 줄 수 있다. 상기 방법은 플라즈마 데미지를 해소하려고 추가적인 단위 공정들을 갖게된다. 상기 단위 공정들은 반도체 기판 상에 게이트 전극을 제조하는 비용을 높일 수 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 절연막 및 게이트 전극 사이의 금속 질화막 상에 웨트 에천트를 이용한 식각 공정을 수행하여 게이트 절연막 및 반도체 기판에 식각 데미지를 최소화시킬 수 있는 트랜지스터의 형성방법들을 제공하는데 있다.
상기 기술적 과제를 구현하기 위해서, 본 발명은 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들을 제공한다.
상기 방법의 일 실시예는 반도체 기판 상에 게이트 절연막 및 금속 질화막을 차례로 형성하는 것을 포함한다. 상기 금속 질화막 상에 게이트 전극 및 게이트 캐핑막 패턴을 차례로 형성한다. 상기 게이트 캐핑막 패턴 및 상기 게이트 전극을 식각 마스크로 사용하고, 그리고 상기 게이트 절연막을 식각 버퍼막으로 사용해서 금 속 질화막 상에 식각 공정을 수행한다. 상기 식각 공정은 금속 질화막 패턴을 형성한다. 이때에, 상기 식각 공정은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트(wet etchant)를 사용해서 수행한다. 상기 금속 질화막은 탄탈륨 나이트라이드(TaN)를 사용해서 형성한다.
본 발명의 다른 실시예는 반도체 기판 상에 게이트 절연막, 금속 질화막 및 마스크 패턴을 차례로 형성하는 것을 포함한다. 상기 마스크 패턴을 식각 마스크로 사용하고, 그리고 상기 게이트 절연막을 식각 버퍼막으로 사용해서 금속 질화막 상에 식각 공정을 수행한다. 상기 식각 공정은 금속 질화막 패턴을 형성한다. 상기 금속 질화막 패턴 상에 게이트 전극 및 게이트 캐핑 패턴을 차례로 형성한다. 이때에. 상기 식각 공정은 산화제, 킬레이트제 및 페하 조절용액을 갖는 웨트 에천트를 사용해서 수행한다. 상기 금속 질화막은 탄탈륨 나이트라이드를 사용해서 형성한다.
도 1 및 도 2 는 각각이 본 발명에 따른 트랜지스터를 보여주는 배치도들이다. 그리고, 도 3 내지 도 9 및 도 10 내지 도 16 은 각각이 도 1 및 도 2 의 절단선들 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 를 따라 취해서 본 발명의 일 실시예 및 다른 실시예의 트랜지스터의 형성방법을 설명해주는 단면도들이다.
본 발명의 일 실시예 및 다른 실시예에서, 동일한 참조 부호들은 동일한 부재들을 각각 나타낸다.
도 1 내지 도 3, 도 10 및 도 11 을 참조하면, 본 발명의 일 실시예 및 다른 실시예로써, 반도체 기판(10)의 활성 영역(14)에 채널 영역(18)을 형성한다. 상기 채널 영역(18)은 불순물 이온들을 사용해서 형성할 수 있다. 상기 반도체 기판(10)은 P 또는 N 의 도전형을 갖도록 형성할 수 있다. 상기 채널 영역(18)은 반도체 기판(10)과 동일한 도전형을 갖도록 형성하는 것이 바람직하다. 상기 채널 영역(18)은 반도체 기판(10)과 다른 도전형을 갖도록 형성할 수 있다.
계속해서, 본 발명의 일 실시예 및 다른 실시예에 따르면, 상기 채널 영역(18)을 갖는 반도체 기판 상에 게이트 절연막(23) 및 금속 질화막(26)을 차례로 형성한다. 상기 금속 질화막(26)은 탄탈륨 나이트라이드(TaN)를 사용해서 형성하는 것이 바람직하다. 상기 게이트 절연막(23)은 고 유전상수(high-k)를 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 게이트 절연막(23)은 알루미늄 옥사이드(Al2O3), 란탄 옥사이드(La2O3), 하프늄 옥사이드(HfO2) 및 탄탈륨 옥사이드(Ta2O5) 등을 포함한 그룹으로부터 선택된 하나를 사용해서 형성할 수 있다.
본 발명의 다른 실시예로써, 게이트 절연막(23) 상에 마스크 패턴(80)을 형성한다. 상기 마스크 패턴(80)을 식각 마스크, 상기 게이트 절연막(23)을 식각 버퍼막으로 사용해서 금속 질화막(26) 상에 식각 공정(50)을 수행한다. 상기 식각 공정(50)은 게이트 절연막(23) 및 마스크 패턴(80) 사이에 금속 질화막 패턴(29)을 형성한다. 이때에, 상기 습식 식각공정(50)은 마스크 패턴(80)으로부터 노출되는 금속 질화막(26)을 제거해서 마스크 패턴(80) 및 금속 질화막 패턴(29)의 측벽들을 동일선 상에 위치시키도록 수행될 수 있다. 따라서, 따라서, 상기 금속 질화막 패턴(29)은 도 11 과 같이 마스크 패턴(80)과 동일한 폭을 갖도록 형성된다. 상기 마스크 패턴(80)은 폴리실리콘, 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)를 사용해서 형성할 수 있다.
한편, 상기 식각 공정(50)은 웨트 에천트(wet etchant)를 사용해서 수행된 다. 따라서, 상기 식각 공정(50)은 기존 공정의 플라즈마 에천트(plasma etchant)와 다르게 게이트 절연막(23) 및 반도체 기판(10)에 식각 데미지를 주지 않는다. 상기 식각 공정(50)은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트(wet etchant)를 사용해서 수행하는 것이 바람직하다.
상기 페하 조절용액은 산성 또는 염기성 용액을 사용해서 형성하는 것이 바람직하다. 상기 염기성 용액은 수산화 암모늄(NH4OH), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), TMAH, Cholline 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 산성 용액은 질산(HNO3), 염산(HCl), 인산(H3PO4), 황산(H2SO4), 불산(HF), HI, HI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성한다.
상기 킬레이트제는 모노에탄올 아민(C2H7NO), 디에탄올 아민(C4H11NO2), 트리에탄올 아민(C6H15NO3), 디에틸렌 트리아민(C4H13N3), 메틸 아민(CH3NH2) 및 에틸 아민(C2H5NH2) 등으로 이루어진 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 킬레이트제는 프로필(C3H7-NH2), 부틸(C4H9-NH2), 펜틸(C5H11-NH2) 및 그들보다 큰 탄화 수소기(炭化水素基; CXHY-)를 갖는 그룹으로부터 선택된 하나를 사용해서 형성할 수 있다. 또한, 상기 킬레이트제는 아민 카르복시산 배위체 및 아미노산류 중 선택된 하나를 사용해서 형성할 수도 있다.
상기 아미노산류는 글리신(C8H9NO3), 알라신(C3H7NO2), 발린((CH3)2CHCH(NH2)COOH), 류신(C6H13NO2), 이소류신(C6H13NO2), 세린(HOCH2CH(NH2)COOH), 트레오닌(C4H9NO3), 티로신(C9H11NO3), 트립토판(C11H12N2O2), 아스파르트산(C4H7O4N), 글루타민(C6O3H10N2), 아스파라긴산(C4H7O4N), 리신(H2N(CH2)4(NH2)COOH), 아르기닌(C6H14N4O2), 히스티딘(C6H9N3O2), 시스테인(C3H7NO2S), 메티오닌(C5H11NO2S), 시스틴(C6H12N2O4S2), 프롤린(C5H9NO2), 설파민(C6H8N2O2S), 히드록시프롤린(C5H9NO3) 등을 포함한 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 아민 카르복시산 배위체는 디에틸렌 트리아민 펜타아세트산(C6H16N3O2)를 사용해서 형성한다.
상기 산화제는 과수(H2O2)를 사용해서 형성한다. 상기 산화제는 NH4IO3, I2, KI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성할 수 있다.
도 1, 도 2, 도 4, 도 5, 도 12 및 도 13 을 참조하면, 본 발명의 일 실시예로써, 금속 질화막(26) 상에 게이트 전극막(33) 및 게이트 캐핑막(36)을 차례로 형성한다. 본 발명의 다른 실시예로써, 상기 마스크 패턴(80)을 반도체 기판(10)으로부터 제거한다. 금속 질화막 패턴(29)을 덮도록 게이트 절연막(23) 상에 게이트 전극막(33) 및 게이트 캐핑막(36)을 차례로 형성한다. 상기 게이트 캐핑막(36)은 실리콘 나이트라이드(Si3N4)를 사용해서 형성하는 것이 바람직하다. 상기 게이트 전극막(33)은 N+ 또는 P + 폴리실리콘을 사용해서 형성하는 것이 바람직하다.
본 발명의 일 실시예 및 다른 실시예로써, 게이트 캐핑막(36) 상에 포토레지 스트 패턴(43)을 형성한다. 상기 포토레지스트 패턴(43)을 식각 마스크로 사용해서 게이트 캐핑막(36) 상에 식각 공정(46)을 수행한다. 상기 식각 공정(46)은 게이트 전극막(33) 상에 게이트 캐핑막 패턴(38)을 형성한다. 상기 게이트 캐핑막 패턴(38)은 포토레지스트 패턴(43) 및 게이트 전극막(33) 사이에 도 1 및 도 2 와 같이 형성된다. 상기 식각 공정(46)은 건식(Dry) 식각기술을 사용해서 수행할 수 있다.
도 1, 도 2, 도 6, 도 7, 도 14 를 참조하면, 본 발명의 일 실시예 및 다른 실시예로써, 반도체 기판(10)으로부터 포토레지스트 패턴(43)을 제거한다. 그리고, 상기 게이트 전극막(33) 상에 식각 공정(49)을 수행한다. 이때에, 본 발명의 일 실시예로써, 상기 식각 공정(49)은 게이트 캐핑막 패턴(38)을 식각 마스크, 상기 금속 질화막(26)을 식각 버퍼막으로 사용해서 게이트 전극막(33)을 식각하는 것이 바람직하다. 상기 식각 공정(49)은 금속 질화막(26) 상에 게이트 전극(35)을 형성한다. 상기 게이트 전극(35)은 게이트 캐핑막 패턴(38) 및 금속 질화막(26) 사이에 형성된다. 상기 식각 공정(49)은 건식 식각기술을 사용해서 수행하는 것이 바람직하다.
본 발명의 다른 실시예로써, 상기 식각 공정(49)은 게이트 캐핑막 패턴(38)을 식각 마스크, 금속 질화막 패턴(29) 및 게이트 절연막(23)을 식각 버퍼막으로 사용해서 게이트 전극막(33)을 식각할 수 있다. 상기 식각 공정(49)은 게이트 캐핑막 패턴(38) 및 금속 질화막 패턴(29) 사이에 게이트 전극(35)을 형성한다. 이때에, 상기 게이트 전극(35)은 도 14 와 같이 금속 질화막 패턴(29)의 일측으로부터 소정 폭(W)만큼 작게 형성될 수 있다. 상기 게이트 전극(35)은 도 13 의 포토레지스트 패턴(43)의 폭을 조절해서 금속 질화막 패턴(29)과 동일한 폭을 갖도록 형성될 수도 있다. 이를 통해서, 상기 금속 질화막 패턴(29) 및 게이트 전극(35) 그리고 게이트 캐핑막 패턴(38)은 게이트 패턴(61)을 형성한다.
계속해서, 본 발명의 일 실시예로써, 상기 게이트 캐핑막 패턴(38) 및 게이트 전극(35)을 식각 마스크, 상기 게이트 절연막(23)을 식각 버퍼막으로 사용해서 금속 질화막(26) 상에 식각 공정(50)을 수행한다. 상기 식각 공정(50)은 게이트 절연막(23) 상에 금속 질화막 패턴(28)을 형성한다. 상기 금속 질화막 패턴(28)은 게이트 전극(35) 및 게이트 절연막(23) 사이에 형성된다. 이때에, 상기 습식 식각공정(50)은 게이트 전극(35)으로부터 노출되는 금속 질화막(26)을 제거해서 게이트 전극(35) 및 금속 질화막 패턴(28)의 측벽들을 동일선 상에 위치시키도록 수행될 수 있다. 따라서, 상기 금속 질화막 패턴(28)은 도 7 과 같이 게이트 전극(35)과 동일한 폭을 갖도록 형성된다. 이를 통해서, 상기 금속 질화막 패턴(28) 및 게이트 전극(35) 그리고 게이트 캐핑막 패턴(38)은 게이트 패턴(60)을 형성한다.
한편, 상기 식각 공정(50)은 도 11 과 같이 웨트 에천트(wet etchant)를 사용해서 수행된다. 따라서, 상기 식각 공정(50)은 기존 공정의 플라즈마 에천트와 다르게 게이트 절연막(23) 및 반도체 기판(10)에 식각 데미지를 주지 않는다. 상기 식각 공정(50)은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트(wet etchant)를 사용해서 수행하는 것이 바람직하다.
상기 페하 조절용액은 산성 또는 염기성 용액을 사용해서 형성하는 것이 바람직하다. 상기 염기성 용액은 수산화 암모늄(NH4OH), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), TMAH, Cholline 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 산성 용액은 질산(HNO3), 염산(HCl), 인산(H3PO4), 황산(H2SO4), 불산(HF), HI, HI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성한다.
상기 킬레이트제는 모노에탄올 아민(C2H7NO), 디에탄올 아민(C4H11NO2), 트리에탄올 아민(C6H15NO3), 디에틸렌 트리아민(C4H13N3), 메틸 아민(CH3NH2) 및 에틸 아민(C2H5NH2) 등으로 이루어진 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 킬레이트제는 프로필(C3H7-NH2), 부틸(C4H9-NH2), 펜틸(C5H11-NH2) 및 그들보다 큰 탄화 수소기(炭化水素基; CXHY-)를 갖는 그룹으로부터 선택된 하나를 사용해서 형성할 수 있다. 또한, 상기 킬레이트제는 아민 카르복시산 배위체 및 아미노산류 중 선택된 하나를 사용해서 형성할 수도 있다.
상기 아미노산류는 글리신(C8H9NO3), 알라신(C3H7NO2), 발린((CH3)2CHCH(NH2)COOH), 류신(C6H13NO2), 이소류신(C6H13NO2), 세린(HOCH2CH(NH2)COOH), 트레오닌(C4H9NO3), 티로신(C9H11NO3), 트립토판(C11H12N2O2), 아스파르트산(C4H7O4N), 글루타민(C6O3H10N2), 아스파라긴산(C4H7O4N), 리신(H2N(CH2)4(NH2)COOH), 아르기닌(C6H14N4O2), 히스티딘(C6H9N3O2), 시스테인(C3H7NO2S), 메티오닌(C5H11NO2S), 시스틴(C6H12N2O4S2), 프롤린(C5H9NO2), 설파민(C6H8N2O2S), 히드록시프롤린(C5H9NO3) 등을 포 함한 그룹으로부터 선택된 하나를 사용해서 형성한다. 상기 아민 카르복시산 배위체는 디에틸렌 트리아민 펜타아세트산(C6H16N3O2)를 사용해서 형성한다.
상기 산화제는 과수(H2O2)를 사용해서 형성한다. 상기 산화제는 NH4IO3, I2, KI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성할 수 있다.
본 발명의 일 실시예의 게이트 패턴(60) 및 다른 실시예의 게이트 패턴(61)을 마스크로 사용해서 반도체 기판(10)에 이온 주입공정(52)을 수행한다. 상기 이온 주입공정(52)은 게이트 패턴들(60, 61)과 중첩하는 저 농도의 소오스 및 드레인 영역(54)들을 도 7 또는 도 14 와 같이 형성한다. 상기 저 농도의 소오스 및 드레인 영역(54)들은 채널 영역(18)과 다른 도전형을 갖도록 형성한다. 그리고, 상기 게이트 패턴들(60, 61)을 마스크로 사용해서 반도체 기판(10)에 이온 주입공정(56)을 연이어 수행할 수 있다. 상기 이온 주입 공정(56)은 저 농도의 소오스 및 드레인 영역(54)들 사이의 반도체 기판(10)에 펀치방지 영역(58)을 도 7 또는 도 14 와 같이 형성한다. 상기 펀치방지 영역(58)은 채널 영역(18)과 동일한 도전형을 갖도록 형성하는 것이 바람직하다. 상기 펀치 방지 영역(58)은 저 농도의 소오스 및 드레인 영역(54)들의 펀치쓰루를 방지하는 역할을 한다.
도 1, 도 2, 도 8, 도 15 를 참조하면, 본 발명의 일 실시예의 게이트 패턴 (60) 및 다른 실시예의 게이트 패턴(61)의 양 측벽들에 게이트 스페이서(63)들을 각각 형성한다. 상기 게이트 스페이서(63)들은 게이트 절연막(23)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 게이트 스페이서(63)들 및 게이트 패턴들(60, 61)을 마스크로 사용해서 반도체 기판(10)에 이온 주입공정(66)을 수행한다. 상기 이온 주입공정(66)은 게이트 스페이서(63)들과 각각 중첩하는 고 농도의 소오스 및 드레인 영역(69)들을 반도체 기판(10)에 형성한다. 상기 고 농도의 소오스 및 드레인 영역(69)들은 저 농도의 소오스 및 드레인 영역(54)들과도 각각 중첩한다. 상기 고 농도의 소오스 및 드레인 영역(69)들은 저 농도의 소오스 및 드레인 영역(54)들과 동일한 도전형을 갖도록 형성하는 것이 바람직하다.
도 1, 도 2, 도 9, 도 16 을 참조하면, 본 발명의 일 실시예 및 다른 실시예로써, 게이트 스페이서(63)들 및 게이트 패턴들(60, 61)을 충분히 덮도록 게이트 절연막(23) 상에 평탄화 층간절연막(70)을 형성한다. 상기 평탄화 층간절연막(70)은 게이트 절연막(23)과 동일한 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 계속해서, 상기 게이트 패턴들(60, 61)의 양 측부들에 노드 홀(74)들을 각각 형성한다. 상기 노드 홀(74)들을 각각 채우는 전기 노드(78)들을 형성한다. 상기 전기 노드(78)들은 도전막을 사용해서 형성하는 것이 바람직하다. 이를 통해서, 본 발명의 일 실예 및 다른 실시예에 따른 트랜지스터들(90, 95)을 각각 형성할 수 있다.
도 17 및 도 18 은 각각이 도 3 내지 도 16 의 트랜지스터의 형성방법 동안 사용된 웨트 에천트(wet etchant)의 식각률을 보여주는 그래프들이다.
도 17 및 도 18 을 참조하면, 본 발명의 일 실시예 및 다른 실시예에서, 게이트 전극(35) 아래의 금속 질화막 패턴들(28, 29)은 웨트 에천트를 사용한 식각 공정(50)을 통해서 형성되었다. 상기 식각 공정(50)은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트를 사용해서 수행되었다. 이때에, 상기 웨트 에천트는 산화제 및 킬레이트제를 혼합해서 사용할 수 있다. 또는 상기 웨트 에천트는 산화제 및 페하 조절용액을 혼합해서 사용할 수도 있다.
한편, 상기 식각 공정(50)은 웨트 에천트 내 산화제를 이용해서 금속 질화막(26)을 식각한다. 상기 킬레이트제는 식각 부산물이 웨트 에천트 내 금속 질화막 (26) 상에 재 흡착되는 것을 방지해 주는 역할을 한다. 그리고, 상기 웨트 에천트는 페하의 값이 산성일 때에 비해서 염기성일 때에 금속 질화막(26)에 대한 식각률이 높아지는 특성을 갖는다. 이를 위해서, 상기 웨트 에천트 내 킬레이트제의 무게 농도(%)를 고정시키고 산화제의 무게 농도들 및 페하 값들에 따른 금속 질화막(26)의 식각률을 비교해 보기로 한다.
우선적으로, 페하가 7 이하인 웨트 에천트는 산화제의 농도에 따라서 금속 질화막(26)에 대한 식각률을 도 17 과 같이 나타낸다. 상기 산화제의 무게 농도가 3 및 10 일때, 상기 웨트 에천트는 금속 질화막에 대해서 식각률들 9 및 27 Å/min 을 각각 갖는다. 이와 반대로, 페하가 7 이상인 웨트 에천트는 산화제의 농도에 따라서 금속 질화막(26)에 대한 식각률을 도 18 과 같이 나타낸다. 상기 산화제의 무게 농도가 3 및 10 일때, 상기 웨트 에천트는 금속 질화막(26)에 대해서 식각률들 39 및 70 Å/min 을 각각 갖는다.
결론적으로, 본 발명의 일 실시예 또는 다른 실시예의 식각 공정(50)에서, 상기 식각 공정(50)은 웨트 에천트를 사용해서 소정 시간을 가지고 금속 질화막 (26)을 식각할 수 있슴을 보인다.
상술한 바와 같이, 본 발명은 금속 질화막 패턴을 갖는 트랜지스터의 형성 동안 그 패턴을 웨트 에천트로 식각해서 게이트 절연막 및 반도체 기판에 식각 데미지를 최소화시킬 수 있는 방안을 제시한다. 이를 통해서, 상기 트랜지스터는 기존 공정의 플라즈마 에천트를 사용해서 형성될 때에 비해서 양호한 전기적 특성을 나타낼 수 있다.

Claims (21)

  1. 반도체 장치의 트랜지스터의 형성 방법에 있어서,
    반도체 기판 상에 게이트 절연막, 금속 질화막, 게이트 전극막 및 게이트 캐핑막을 차례로 형성하되, 상기 게이트 전극막 및 상기 금속 질화막은 각각이 도핑된 폴리실리콘 및 탄탈륨 나이트라이드(TaN)를 사용해서 형성되고,
    상기 게이트 캐핑막 상에 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각 마스크로 사용해서 상기 게이트 캐핑막 상에 건식 식각공정을 적용하여 상기 게이트 전극막 상에 게이트 캐핑막 패턴을 형성하고,
    상기 포토레지스트 패턴을 상기 반도체 기판으로부터 제거시키고,
    상기 게이트 캐핑막 패턴 및 상기 금속 질화막을 식각 마스크 및 식각 버퍼막으로 각각 사용해서 상기 게이트 전극막 상에 건식 식각공정을 적용하여 상기 금속 질화막 상에 게이트 전극을 형성하고,
    상기 게이트 캐핑막 패턴 및 상기 게이트 전극을 식각 마스크 그리고 상기 게이트 절연막을 식각 버퍼막으로 사용해서 상기 금속 질화막 상에 습식 식각공정을 적용하여 상기 게이트 절연막 상에 금속 질화막 패턴을 형성하는 것을 포함하되,
    상기 습식 식각공정은 상기 게이트 전극으로부터 노출되는 상기 금속 질화막을 제거해서 상기 게이트 전극 및 상기 금속 질화막 패턴의 측벽들을 동일선 상에 위치시키도록 수행되고, 상기 습식 식각공정은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트(wet etchant)를 사용해서 수행되는 것이 특징인 트랜지스터의 형성방법.
  2. 제 1 항에 있어서,
    상기 킬레이트제(chelate agent)는 모노에탄올 아민(C2H7NO), 디에탄올 아민(C4H11NO2), 트리에탄올 아민(C6H15NO3), 디에틸렌 트리아민(C4H13N3), 메틸 아민(CH3NH2) 및 에틸 아민(C2H5NH2) 등으로 이루어진 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  3. 제 1 항에 있어서,
    상기 킬레이트제(chelate agent)는 프로필(C3H7-NH2), 부틸(C4H9-NH2), 펜틸(C5H11-NH2) 및 그들보다 큰 탄화 수소기(炭化水素基; CXHY-)를 갖는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  4. 제 1 항에 있어서,
    상기 킬레이트제(chelate agent)는 아민 카르복시산 배위체 및 아미노산류 중 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  5. 제 4 항에 있어서,
    상기 아민 카르복시산 배위체는 디에틸렌 트리아민 펜타아세트산(C6H16N3O2)를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  6. 제 4 항에 있어서,
    상기 아미노산류는 글리신(C8H9NO3), 알라신(C3H7NO2), 발린((CH3)2CHCH(NH2)COOH), 류신(C6H13NO2), 이소류신(C6H13NO2), 세린(HOCH2CH(NH2)COOH), 트레오닌(C4H9NO3), 티로신(C9H11NO3), 트립토판(C11H12N2O2), 아스파르트산(C4H7O4N), 글루타민(C6O3H10N2), 아스파라긴산(C4H7O4N), 리신(H2N(CH2)4(NH2)COOH), 아르기닌(C6H14N4O2), 히스티딘(C6H9N3O2), 시스테인(C3H7NO2S), 메티오닌(C5H11NO2S), 시스틴(C6H12N2O4S2), 프롤린(C5H9NO2), 설파민(C6H8N2O2S), 히드록시프롤린(C5H9NO3) 등을 포함한 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  7. 제 1 항에 있어서,
    상기 산화제는 과수(H2O2)를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  8. 제 1 항에 있어서,
    상기 산화제는 NH4IO3, I2, KI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  9. 제 1 항에 있어서,
    상기 페하 조절용액은 염기성 용액을 사용하는 것을 더 포함하되,
    상기 염기성 용액은 수산화 암모늄(NH4OH), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), TMAH, Cholline 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  10. 제 1 항에 있어서,
    상기 페하 조절용액은 산성 용액을 사용하는 것을 더 포함하되,
    상기 산성 용액은 질산(HNO3), 염산(HCl), 인산(H3PO4), 황산(H2SO4), 불산(HF), HI, HI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  11. 반도체 장치의 트랜지스터의 형성 방법에 있어서,
    반도체 기판 상에 게이트 절연막, 금속 질화막 및 마스크 패턴을 차례로 형성하되, 상기 마스크 패턴 및 상기 금속 질화막은 각각이 실리콘을 포함하는 물질 및 탄탈륨 나이트라이드(TaN)를 사용해서 형성되고,
    상기 마스크 패턴 및 상기 게이트 절연막을 식각 마스크 및 식각 버퍼막으로 각각 사용해서 상기 금속 질화막 상에 습식 식각공정을 적용해서 상기 게이트 절연막 상에 금속 질화막 패턴을 형성하고,
    상기 마스크 패턴을 상기 반도체 기판으로부터 제거시키고,
    상기 금속 질화막 패턴을 덮도록 상기 게이트 절연막 상에 게이트 전극막 및 게이트 캐핑막을 차례로 형성하되, 상기 게이트 전극막은 도핑된 폴리실리콘을 사용해서 형성되고,
    상기 게이트 캐핑막 상에 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각 마스크로 사용해서 상기 게이트 캐핑막 상에 건식 식각공정을 적용하여 상기 게이트 전극막 상에 게이트 캐핑막 패턴을 형성하고,
    상기 포토레지스트 패턴을 상기 반도체 기판으로부터 제거시키고,
    상기 게이트 캐핑막 패턴을 식각 마스크 그리고 상기 금속 질화막 패턴 및 게이트 절연막을 식각 버퍼막으로 사용해서 상기 게이트 전극막 상에 건식 식각공정을 적용해서 상기 금속 질화막 패턴 상에 게이트 전극을 형성하는 것을 포함하되,
    상기 포토레지스트 패턴의 폭은 상기 금속 질화막 패턴의 폭과 적어도 동일하도록 형성되고, 상기 습식 식각공정은 상기 마스크 패턴으로부터 노출되는 상기 금속 질화막을 제거해서 상기 마스크 패턴 및 상기 금속 질화막 패턴의 측벽들을 동일선 상에 위치시키도록 수행되고, 상기 습식 식각공정은 산화제(oxidizing agent), 킬레이트제(chelate agent) 및 페하(PH) 조절용액을 갖는 웨트 에천트(wet etchant)를 사용해서 수행되는 것이 특징인 트랜지스터의 형성방법.
  12. 제 11 항에 있어서,
    상기 킬레이트제(chelate agent)는 모노에탄올 아민(C2H7NO), 디에탄올 아민(C4H11NO2), 트리에탄올 아민(C6H15NO3), 디에틸렌 트리아민(C4H13N3), 메틸 아민(CH3NH2) 및 에틸 아민(C2H5NH2) 등으로 이루어진 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  13. 제 11 항에 있어서,
    상기 킬레이트제(chelate agent)는 프로필(C3H7-NH2), 부틸(C4H9-NH2), 펜틸(C5H11-NH2) 및 그들보다 큰 탄화 수소기(炭化水素基; CXHY-)를 갖는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  14. 제 11 항에 있어서,
    상기 킬레이트제(chelate agent)는 아민 카르복시산 배위체 및 아미노산류 중 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  15. 제 14 항에 있어서,
    상기 아민 카르복시산 배위체는 디에틸렌 트리아민 펜타아세트산(C6H16N3O2)를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  16. 제 14 항에 있어서,
    상기 아미노산류는 글리신(C8H9NO3), 알라신(C3H7NO2), 발린((CH3)2CHCH(NH2)COOH), 류신(C6H13NO2), 이소류신(C6H13NO2), 세린(HOCH2CH(NH2)COOH), 트레오닌(C4H9NO3), 티로신(C9H11NO3), 트립토판(C11H12N2O2), 아스파르트산(C4H7O4N), 글루타민(C6O3H10N2), 아스파라긴산(C4H7O4N), 리신(H2N(CH2)4(NH2)COOH), 아르기닌(C6H14N4O2), 히스티딘(C6H9N3O2), 시스테인(C3H7NO2S), 메티오닌(C5H11NO2S), 시스틴(C6H12N2O4S2), 프롤린(C5H9NO2), 설파민(C6H8N2O2S), 히드록시프롤린(C5H9NO3) 등을 포함한 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  17. 제 11 항에 있어서,
    상기 산화제는 과수(H2O2)를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  18. 제 11 항에 있어서,
    상기 산화제는 NH4IO3, I2, KI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  19. 제 11 항에 있어서,
    상기 페하 조절용액은 염기성 용액을 사용하는 것을 더 포함하되,
    상기 염기성 용액은 수산화 암모늄(NH4OH), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), TMAH, Cholline 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  20. 제 11 항에 있어서,
    상기 페하 조절용액은 산성 용액을 사용하는 것을 더 포함하되,
    상기 산성 용액은 질산(HNO3), 염산(HCl), 인산(H3PO4), 황산(H2SO4), 불산(HF), HI, HI03 등을 포함하는 그룹으로부터 선택된 하나를 사용해서 형성하는 것이 특징인 트랜지스터의 형성방법.
  21. 삭제
KR20050014714A 2005-02-22 2005-02-22 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들 KR100663357B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20050014714A KR100663357B1 (ko) 2005-02-22 2005-02-22 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들
US11/358,082 US7700496B2 (en) 2005-02-22 2006-02-22 Transistor having a metal nitride layer pattern, etchant and methods of forming the same
US12/461,992 US8637942B2 (en) 2005-02-22 2009-08-31 Transistor having a metal nitride layer pattern, etchant and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050014714A KR100663357B1 (ko) 2005-02-22 2005-02-22 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들

Publications (2)

Publication Number Publication Date
KR20060093613A KR20060093613A (ko) 2006-08-25
KR100663357B1 true KR100663357B1 (ko) 2007-01-02

Family

ID=36913324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050014714A KR100663357B1 (ko) 2005-02-22 2005-02-22 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들

Country Status (2)

Country Link
US (2) US7700496B2 (ko)
KR (1) KR100663357B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362354B (zh) * 2009-03-25 2014-04-09 罗姆股份有限公司 半导体装置
JP6202798B2 (ja) 2011-10-12 2017-09-27 エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． 酸化アンチモン膜の原子層堆積
KR102360224B1 (ko) * 2015-02-16 2022-03-14 삼성디스플레이 주식회사 세정용 조성물
US10453936B2 (en) 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10483369B2 (en) * 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
CN109321904A (zh) * 2018-09-27 2019-02-12 肇庆市华师大光电产业研究院 一种可调控形貌的金属纳米结构阵列及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503845B1 (en) 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
US6592777B2 (en) 1999-08-30 2003-07-15 Micron Technology Inc. Manufacture and cleaning of a semiconductor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05339536A (ja) * 1992-06-11 1993-12-21 Minnesota Mining & Mfg Co <3M> フッ素ゴム塗布用組成物
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
US6936543B2 (en) * 2002-06-07 2005-08-30 Cabot Microelectronics Corporation CMP method utilizing amphiphilic nonionic surfactants
US20060060565A9 (en) * 2002-09-16 2006-03-23 Applied Materials, Inc. Method of etching metals with high selectivity to hafnium-based dielectric materials
JP3646718B2 (ja) 2002-10-04 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
US6869868B2 (en) 2002-12-13 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a MOSFET device with metal containing gate structures
JP4374895B2 (ja) * 2003-05-09 2009-12-02 富士ゼロックス株式会社 画像形成装置
JP3646723B2 (ja) * 2003-08-12 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
JP2009058643A (ja) * 2007-08-30 2009-03-19 Brother Ind Ltd 画像形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592777B2 (en) 1999-08-30 2003-07-15 Micron Technology Inc. Manufacture and cleaning of a semiconductor
US6503845B1 (en) 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma

Also Published As

Publication number Publication date
US7700496B2 (en) 2010-04-20
US8637942B2 (en) 2014-01-28
KR20060093613A (ko) 2006-08-25
US20060189148A1 (en) 2006-08-24
US20100019292A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN106920771B (zh) 金属栅晶体管源漏区接触塞的制作方法
KR100663357B1 (ko) 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들
US11101178B2 (en) Semiconductor integrated circuit
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN106298919A (zh) 半导体器件、鳍式场效应晶体管及其形成方法
US7537987B2 (en) Semiconductor device manufacturing method
CN106935503B (zh) 半导体器件的形成方法
CN106486365B (zh) 半导体器件的形成方法
US20060138570A1 (en) Semiconductor device and fabricating method thereof
JP4283017B2 (ja) 半導体装置の製造方法
JP2004356575A (ja) 半導体装置の製造方法
CN105826364A (zh) 晶体管及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
CN108257918A (zh) 半导体结构及其形成方法
CN108807514B (zh) 半导体器件及其形成方法
CN113745108A (zh) 半导体结构及其形成方法
JP2004356576A (ja) 半導体装置およびその製造方法
JP2004047699A (ja) 半導体装置の製造方法
CN111863614A (zh) 半导体结构及其形成方法
US20100308440A1 (en) Semiconductor structures and methods for stabilizing silicon-comprising structures on a silicon oxide layer of a semiconductor substrate
US8334205B2 (en) Method for removing polymer after etching gate stack structure of high-K gate dielectric/metal gate
CN109103252B (zh) 半导体器件及其形成方法
CN107039274B (zh) 鳍式场效应晶体管及其形成方法
CN106571301B (zh) 鳍式场效应管的形成方法
CN105826262A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8