CN2731718Y - 具有多样的金属硅化物的半导体元件 - Google Patents

具有多样的金属硅化物的半导体元件 Download PDF

Info

Publication number
CN2731718Y
CN2731718Y CNU2004200891313U CN200420089131U CN2731718Y CN 2731718 Y CN2731718 Y CN 2731718Y CN U2004200891313 U CNU2004200891313 U CN U2004200891313U CN 200420089131 U CN200420089131 U CN 200420089131U CN 2731718 Y CN2731718 Y CN 2731718Y
Authority
CN
China
Prior art keywords
metal
silicide
metal silicide
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200891313U
Other languages
English (en)
Inventor
林俊杰
李文钦
杨育佳
林全益
胡正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2731718Y publication Critical patent/CN2731718Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型提供一种具有多样的金属硅化物的半导体元件。该半导体元件包括一个半导体基底，一个位于基底的第一区的第一金属硅化物，以及一个位于基底的第二区的第二金属硅化物。其中，第一金属硅化物不同于第二金属硅化物。此外，第一金属硅化物和第二金属硅化物可以是一个合金金属硅化物。本实用新型能够在同一芯片不同型式的晶体管上形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。

Description

具有多样的金属硅化物的半导体元件
技术领域
本实用新型是有关于一种半导体集成电路元件，特别是有关于一种具有金属硅化物的元件。
背景技术
半导体集成电路(IC)业近年来进步非常迅速，使得IC元件不但越作越小，而且越作越复杂。然而，为了能制造出复杂的IC元件，有必要进一步研发IC制程。
在金属氧化物半导体场效应管晶体管(MOSFET)中，经常采用金属硅化物来得到可靠的接触状况和低接触电阻。金属硅化物可以用来提供位于金属线和基底接触区域之间的介面，如多晶硅栅极、硅源极和硅漏极。在源/漏极区上设置金属硅化物可以降低位于金属接触与下方结构之间的路径的表面电阻(sheet resistance)。目前，各种晶体管均采用相同的金属硅化物，然而这些不同型式的晶体管(例如NMOS和PMOS)会因为所使用金属或硅化物型式的不同而具有不同的表面电阻。
因此，有必要研究一种半导体元件及其制造方法，从而能够解决上述问题。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种具有多样的金属硅化物的半导体元件，使位于同一芯片上的不同型式的晶体管具有相同的表面电阻，从而获得可靠的接触状况，并解决现有技术的缺点。
为了实现上述目的，本实用新型提供一种具有多样的金属硅化物的半导体元件包括：一个半导体基底；一个第一金属硅化物，位于该半导体基底的第一主动区；以及一个第二金属硅化物，位于该半导体基底的第二主动区，其中该第一金属硅化物不同于该第二金属硅化物，且该第一金属硅化物和该第二金属硅化物中的至少一个是合金金属硅化物。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第二金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一主动区具有一个第一结构，所述第二主动区具有一个第二结构。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，当所述第一结构包含一个N型金属氧化物半导体场效应晶体管，则所述第二结构包含一个P型金属氧化物半导体场效应晶体管；当所述第一结构包含一个P型金属氧化物半导体场效应晶体管，则所述第二结构包含一个N型金属氧化物半导体场效应晶体管。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一结构和所述第二结构中的至少一个包括：一个源极；一个漏极；以及一个栅极结构，该栅极结构包含一个栅极介电层和一个栅极电极。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述栅极电极包含至少一个导体材料。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述栅极介电层是氧化硅、氮化硅、氮氧化硅、高介电材料或其组合。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物的功函数约小于4.4eV。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第二金属硅化物的功函数约大于4.7eV。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物是一个第一合金硅化物，所述第二金属硅化物是一个第二合金硅化物。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一合金硅化物包含具有第一摩尔组成的一个第一金属以及一个第二金属，所述第二合金硅化物包含具有第二摩尔组成的所该第一金属以及该第二金属，其中该第一摩尔组成不同于该第二摩尔组成。
根据本实用新型所述的具有多样的金属硅化物的半导体元件，所述第一金属是镍，所述第二金属是钴。
本实用新型提供的具有多样的金属硅化物的半导体元件，由于能够在位于同一芯片上的不同型式的晶体管上，形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。
附图说明
图1是本实用新型的一个范例结构的部分剖面图。
图2a是制造图1所示结构的第一范例方法的流程图。
图2b至2g是采用图2a所示的方法制造图1所示结构的制程剖面图。
图3a是制造图1所示结构的第二范例方法的流程图。
图3b至3g是采用图3a所示的方法制造图1所示结构的制程剖面图。
图4a是制造图1所示结构的第三范例方法的流程图。
图4b至4k是采用图4a所示的方法制造图1所示结构的制程剖面图。
图5a是制造图1所示结构的第四范例方法的流程图。
图5b至5h是采用图5a所示的方法制造图1所示结构的制程剖面图。
图6a是制造图1所示结构的第五范例方法的流程图。
图6b至6h是采用图6a所示的方法制造图1所示结构的制程剖面图。
具体实施方式
本实用新型是有关于半导体集成电路领域，特别是有关于一种具有多样的金属硅化物(silicide)的元件及其制造方法。这里要说明的是，本说明书提供了许多不同的实施例或例子来说明本实用新型的各特征，但这些例子仅是利用特别的组成和结构来简化说明，并非限定本实用新型。
一般而言，NMOS元件和PMOS元件都是采用相同的金属或合金硅化物。因为NMOS元件中硅源极和漏极的掺杂物(doping)不同于PMOS元件中硅源极和漏极的掺杂物，所以具有不同掺杂物的源/漏极的功函数(work function)也会不同。因此，选用一种金属硅化物的功函数，使其同时降低NMOS和PMOS的源/漏极接触电阻，是相当困难的。
如图1所示，在本实用新型的一个实施例中，一个相配的金属硅化物(complementary silicide)被提供于包含有一个NMOS100与一个PMOS120的单一结构中。NMOS100与PMOS120可以被形成在同一半导体基底(图中未示)上。该NMOS100包含栅极电极区102、间隙壁(spacer)104与106、栅极介电层108、栅极的金属硅化物区114、源极(图中未示)与源极的金属硅化物区116，以及漏极(图中未示)与漏极的金属硅化物区118。该PMOS120包含栅极电极区122、间隙壁124与126、栅极介电层128、栅极的金属硅化物区134、源极(图中未示)与源极的金属硅化物区136，以及漏极(图中未示)与漏极的金属硅化物区138。这里要说明的是，为了不混淆本实用新型特征，其他可形成于元件中的组成和/或层别未在图中显示。
本实施例中的在其上制作NMOS100与PMOS120的半导体基底包含半导体元素(例如结晶、多晶或非晶结构的硅或锗)、混合的半导体结构(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟)、合金半导体(例如SiGe，GaAsP，AlInAs，AlGaAs，GaInAs，GaInP，GaInAsP)或其组合。在一个实施例中，上述合金半导体基底包含具有梯度的SiGe特性(gradientSiGe feature)，即某位置Si和Ge的成分比例不同于另一位置Si和Ge的成分比例。在另一实施例中，SiGe合金是整个覆盖在硅基底上。在另一实施例中，SiGe基底是受到应力的。此外，上述合金半导体基底可包含有硅、锗、碳或其组合。而且，该半导体基底是绝缘层上有半导体(semiconductor oninsulator)的基底，例如硅覆绝缘层(SOI)基底，或绝缘层上有薄膜晶体管(TFT)。在一些例子中，该半导体基底可以包含有掺杂的外延层(doped epi layer)或埋藏层(buriedlayer)。在其他例子中，上述混合的半导体基底可以包含有多层结构，或者上述硅基底可以包含有一个多层的混合半导体结构。
上述NMOS100与PMOS120可以利用P阱(well)、N阱或双阱(dual-well)结构来制造，也可以直接形成在上述半导体基底之上或之内。在本例子中，有一个绝缘隔离区(图中未示)位于NMOS100与PMOS120之间。该绝缘隔离区可以使用隔离技术来完成，例如利用硅的区域氧化法(LOCOS)或浅沟槽绝缘隔离(STI)技术。此外，NMOS与PMOS可以具有凸起(raised)的源极和漏极结构、双栅极(double gate)结构、多指状(multi-finger)结构或者鳍式场效应晶体管(FinFET)。除此之外，NMOS与PMOS也可以包含一个高应力薄膜。
该NMOS100中的栅极介电层108以及该PMOS120中的栅极介电层128可以选用适当的介电材料或是包含多种介电材料的多层结构。该介电材料最好是具有高可靠性以及低漏电流。该介电材料可以是氧化硅、氮化硅、氮氧化硅或高k介质(high kdielectric)。该高k介质的介电常数(permittivity)可以大于10、15或20。该高k介质可以包含氧化铪、氧化锆、氧化铝、HfO2-Al2O3合金或其组合。
该NMOS100中的栅极电极102以及该PMOS120中的栅极电极122包含导体材料，而且可以具有多层结构。上述栅极电极可以包含有硅、锗、金属或其组合。其中，该导体材料可以是多晶硅(poly-Si)、多晶硅锗(poly-SiGe)、金属、金属硅化物、金属氮化物、金属氧化物或其组合。
间隙壁(spacers)104和106位于NMOS栅极102的两侧，而间隙壁124和126系位于PMOS栅极122的两侧。上述间隙壁104、106、124和126可以包含有介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其组合。
NMOS100中的源极和漏极(图中未示)可以直接形成于半导体基底上或P阱中，或是采用凸起结构。金属硅化物可以形成在源极和漏极的顶部而个别形成源极金属硅化物区116以及漏极金属硅化物区118。金属硅化物也可以形成在栅极电极102顶部而形成栅极金属硅化物区114。这些金属硅化物区114、116和118的材料包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
PMOS120中的源极和漏极(图中未示)可以直接形成于半导体基底上或N阱中，或是采用凸起结构。金属硅化物可以形成在源极和漏极的顶部而个别形成源极金属硅化物区136以及漏极金属硅化物区138。金属硅化物也可以形成在栅极电极122顶部而形成了栅极金属硅化物区134。这些金属硅化物区134、136和138的材料包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
在图1所示的结构中，用于NMOS100中金属硅化物区114、116和118的金属硅化物(统称为NMOS金属硅化物区)，不同于用于PMOS102中金属硅化物区134、136和138的金属硅化物(统称为PMOS金属硅化物区)。例如，尽管NMOS金属硅化物区和PMOS金属硅化物区两者都是金属硅化物，然而却是不同型式的金属硅化物，或是两者都是合金金属硅化物但具有不同的成分，或是两者都是具有相同成份的合金金属硅化物但具有不同的组成比例。同样地，NMOS金属硅化物区可以是金属硅化物，而PMOS金属硅化物区是合金金属硅化物，反之亦然。因此，本实用新型的相配的金属硅化物可以提供NMOS金属硅化物区和PMOS金属硅化物区的灵活的微调(flexible fine-tuning)，因而能够改善接触阻抗、附着性和/或相容性(compatibility)。
在一个相配的金属硅化物结构的例子中，不同组成的镍和钴可以被应用在该结构的制造过程中。这使得NMOS金属硅化物区和PMOS金属硅化物区中的组成能被微调而得到所需的功函数和表面电阻。例如，该NMOS金属硅化物区的功函数约小于4.4eV，而该PMOS金属硅化物区的功函数约大于4.7eV。
这里要注意的是，本实用新型的相配的金属硅化物结构并不限定于NMOS和PMOS结构，而是可被用来在一个半导体基底上形成任意两个金属硅化物区，其中第一区具有第一型式的金属硅化物，而第二区具有第二型式的金属硅化物。每一区可以包含掺杂硅、掺杂的多晶硅区、源极、漏极、栅极或其组合的结构。此外，每一区中的结构可以包含一个元件，例如NMOS、PMOS、CMOS、FINFET、双极晶体管(bipolar transistor)、电容、电阻或其组合。
以下说明本实用新型的第一实施例。
如图2a、2b至2g所示。图2a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第一范例方法200。图2b至2g是采用图2a所示的第一范例方法200，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法200并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。
在本实施例中，第一区是NMOS240，而第二区是PMOS270，如图2b所示。要注意的是，在进行本方法200之前，NMOS240与PMOS270可以先被形成。例如，该NMOS240包含一个栅极电极242、间隙壁244与246以及一个栅极介电层248。而该PMOS270包含一个栅极电极272、间隙壁274与276以及一个栅极介电层278。
如图2a和2c所示，本方法200开始于步骤210，沉积第一金属部分250、280(使用相同金属“A”)个别覆盖于NMOS240与PMOS270上。第一金属部分250、280可以由物理气相沉积法(PVD)、电镀法(plating)、化学气相沉积法(CVD)或其组合所形成。其中，PVD可以是溅镀(sputtering)或蒸镀(evaporation)。其中，CVD可以是PECVD(plasma enhanced，CVD)、APCVD(atmospheric pressure，CVD)、LPCVD(lowpressure，CVD)、HDPCVD(high density plasma，CVD)、ALCVD(atomic layer，CVD)或其组合。
在本实施例中，第一金属部分250、280包含镍，因为镍比其他合适的金属需要较少的热预算(thermal budget)，所以镍经常用于0.13μm制程的金属硅化物技术中。硅化镍(nickelsilicide)能够在比较低温(约250℃至600℃)的单一加热步骤下形成，如此能减少基底中的硅消耗，因而能够形成非常浅的源/漏极接合(ultra-shallow source/drain junctions)。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图2a与2d所示，接着进行步骤212，选择性移除第一金属部分280，而留下第一金属部分250。第一金属部分280可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分250与280，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第一金属部分280而做选择。例如当选用镍时，则使用湿蚀刻制程，该蚀刻液可为H2SO4+H2O2+H2O的混合溶液。而当选用钴时，该蚀刻液可包含HCl与H2O2。
如图2a与2e所示，接着进行步骤214，将第二金属部分252、282个别地沉积于NMOS240与PMOS270上。第二金属部分252、282是由相同金属“B”所构成，要注意的是第二金属部分252、282的金属材料或成分不同于第一金属部分250、280。第二金属部分252、282的沉积方式可以是CVD或PVD。第二金属部分252、282的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分252、282是钴。
如图2a与2f所示，接着进行步骤216，形成金属硅化物于NMOS240与PMOS270中。然而，被形成于NMOS240上的金属硅化物是不同于被形成于PMOS270上的金属硅化物。这是因为被形成于NMOS240上的金属硅化物是合金金属硅化物，其包含有第一金属部分250(例如金属A或镍)的金属硅化物与第二金属部分252(例如金属B或钴)的金属硅化物。而被形成于PMOS270上的金属硅化物，则仅包含第二金属部分282(钴)的金属硅化物。
如图2f所示，位于NMOS240的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物254、源极金属硅化物256以及漏极金属硅化物258。而位于PMOS270的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物284、源极金属硅化物286以及漏极金属硅化物288。栅极金属硅化物254、源极金属硅化物256以及漏极金属硅化物258是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物284、源极金属硅化物286以及漏极金属硅化物288是硅化钴。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastable phase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤218(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图2a与2g所示，接着进行步骤218，从NMOS240、PMOS270以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。该蚀刻步骤可以通过两步骤来完成，其中每步骤可以针对不同金属而采用不同的蚀刻液。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。一般而言，因为金属硅化物是通过选择性反应与蚀刻而能够自我对准于栅极、源极以及漏极区，所以上述金属硅化制程并不需要光刻步骤来图案化金属硅化物层，因此也称之为自我对准金属硅化制程(self-aligned silicide，salicide)。
下面说明本实用新型的第二实施例。
如图3a、2b至2g所示。图3a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第二范例方法300。图3b至3g是采用图3a所示的第二范例方法300，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法300并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。
在本实施例中，第一区是NMOS340，而第二区是PMOS370，如图2b所示。要注意的是，在进行本方法300之前，NMOS340与PMOS370可以先被形成。例如，该NMOS340包含一个栅极电极342、间隙壁344与346以及一个栅极介电层348。而该PMOS370包含一个栅极电极372、间隙壁374与376以及一个栅极介电层378。
如图3a与3c所示，本方法300开始于步骤310，沉积第一金属部分350、380(使用相同金属“A”)个别覆盖于NMOS340与PMOS370上。第一金属部分350、380可以是由PVD或CVD沉积而成。第一金属部分350、380可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分350、380包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图3a与3d所示，接着进行步骤312，将第二金属部分352、382个别地沉积于NMOS340与PMOS370上。第二金属部分352、382是由相同金属“B”所构成，要注意的是第二金属部分352、382的金属材料或成分不同于第一金属部分350、380。第二金属部分352、382的沉积方式可以是CVD或PVD。第二金属部分352、382的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分352、382是钴。
如图3a与3e所示，接着进行步骤314，选择性移除第二金属部分382，而使NMOS340中的第二金属部分352露出以及使PMOS370中的第一金属部分380露出。第二金属部分382可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分352与382，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第二金属部分382而做选择。
如图3a与3f所示，接着进行步骤316，形成金属硅化物于NMOS340与PMOS370上。然而，被形成于NMOS340上的金属硅化物是不同于被形成于PMOS370上的金属硅化物。这是因为被形成于NMOS340上的金属硅化物是合金金属硅化物，其包含有第一金属部分350(例如镍)的金属硅化物与第二金属部分352(例如钴)的金属硅化物。而被形成于PMOS370上的金属硅化物，则仅包含第一金属部分380(例如镍)的金属硅化物。
如图3f所示，位于NMOS340的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物354、源极金属硅化物356以及漏极金属硅化物358。而位于PMOS370的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物384、源极金属硅化物386以及漏极金属硅化物388。栅极金属硅化物354、源极金属硅化物356以及漏极金属硅化物358是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物384、源极金属硅化物386以及漏极金属硅化物388是硅化镍。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastable phase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤318(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图3a与3g所示，接着进行步骤318，从NMOS340、PMOS370以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。一般而言，因为金属硅化物是通过选择性反应与蚀刻而能够自我对准于栅极、源极以及漏极区，所以上述金属硅化制程并不需要光刻步骤来图案化金属硅化物层，因此也称之为自我对准金属硅化制程(self-aligned silicide，salicide)。
下面说明本实用新型的第三实施例。
如图4a、4b至2k所示。图4a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第三范例方法400。图4b至4k是采用图4a所示的第三范例方法400，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法400并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。
在本实施例中，第一区是NMOS440，而第二区是PMOS470，如图4b所示。要注意的是，在进行本方法400之前，NMOS440与PMOS470可以先被形成。例如，该NMOS440包含一个栅极电极442、间隙壁444与446以及一个栅极介电层448。而该PMOS470包含一个栅极电极472、间隙壁474与476以及一个栅极介电层478。
如图4a与4c所示，本方法400开始于步骤410，沉积硬掩膜部分450、480而个别覆盖于NMOS440与PMOS470上。硬掩膜部分450、480可以是由PVD或CVD或氮氧气体之间的高温反应所形成。硬掩膜部分450、480可以包含有氧化硅、氮化硅、氮氧化硅、碳化硅、高k介质或其组合。例如，氮化硅可以由高温的CVD、LPCVD或PECVD所形成。沉积氮化硅的LPCVD的反应气体包含有SiCl2H2和NH3。氧化硅可以由热氧化法或CVD所形成。沉积碳化硅的PECVD的反应气体可以是三甲基硅烷(trimeththylsilane)。
如图4a与4d所示，接着进行步骤412，选择性移除硬掩膜部分450，而留下硬掩膜部分480。硬掩膜部分450可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖硬掩膜部分450，480，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据硬掩膜的材料而做选择。例如当光阻层被曝光显影而被图案化之后，然后以该图案化的光阻层为掩膜，而采用干蚀刻而形成所需的硬掩膜图案。
如图4a与4e所示，接着进行步骤414，沉积第一金属部分452、482(使用相同金属“A”)个别覆盖于NMOS440与PMOS470上。第一金属部分452、482可以是PVD或CVD所形成。第一金属部分452、482可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分452、482是镍。
如图4a与4f所示，接着进行步骤416，形成金属硅化物于NMOS440。此时，被形成于NMOS440上的金属硅化物仅包含有第一金属部分452(例如金属A或镍)的金属硅化物。然而，由于PMOS470被硬掩膜部分480所覆盖，所以第一金属部分452(例如金属A或镍)就无法和PMOS470中的硅或多晶硅反应。
如4f图所示，位于NMOS440的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458。金属硅化制程是在选用特别的金属的状况下，在高温下使金属A与硅(或多晶硅)之间发生反应。金属硅化制程可以包含第二次的退火步骤，用以使反应后的亚稳相(metastable phase)的金属硅化物变成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤418(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图4a与4g所示，接着进行步骤418，从NMOS440、PMOS470以及其他区域(例如绝缘隔离结构)上移除未反应的金属。在进行金属硅化步骤416之后，将NMOS440上包含有未反应的残余金属A(例如位于氧化物或氮化物之间隙壁上的金属)以及位于被硬掩膜部分480覆盖的PMOS470上的未反应金属，通过金属蚀刻程序而去除，因而只留下位于NMOS440的多晶硅栅极与源/漏极接触区上的金属硅化物。
如图4a与4h所示，接着进行步骤420，将PMOS470上的硬掩膜部分480去除。其去除制程可利用湿蚀刻或干蚀刻。例如，当采用湿蚀刻时，就要选用在氮化硅和其他材料(包含氧化硅和金属硅化物)之间具有高蚀刻选择比的蚀刻溶液。
如图4a与4i所示，接着进行步骤422，将第二金属部分460、490个别地沉积于NMOS440与PMOS470上。第二金属部分460、490是由相同金属“B”所构成，要注意的是第二金属部分460、490的金属材料或成分不同于第一金属部分452、482。第二金属部分460、490的沉积方式可以是CVD或PVD。第二金属部分460、490的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分460、490是钴。
如图4a与4j所示，接着进行步骤424，形成金属硅化物于NMOS440与PMOS470中。然而，被形成于NMOS440上的金属硅化物是不同于被形成于PMOS470上的金属硅化物。这是因为被形成于NMOS440上的金属硅化物是合金金属硅化物，其包含有第一金属部分452(例如金属A或镍)的金属硅化物与第二金属部分460(例如金属B或钴)的金属硅化物。而被形成于PMOS470上的金属硅化物，则仅包含第二金属部分490(钴)的金属硅化物。
如图4j所示，位于NMOS440的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458。而位于PMOS470的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物484、源极金属硅化物486以及漏极金属硅化物488。栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物484、源极金属硅化物486以及漏极金属硅化物488是硅化钴。
如前所述，事先先于步骤416形成位于NMOS440上的A金属硅化物。然后再于步骤424中，位于NMOS440上的A金属硅化物再与金属B反应而形成合金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastable phase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤426(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图4a与4k所示，接着进行步骤426，从NMOS440、PMOS470以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。该蚀刻步骤使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。
下面说明本实用新型的第四实施例。
如图5a、5b至5h所示。图5a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第四范例方法500。图5b至5h是采用图5a所示的第四范例方法500，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法500并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。
在本实施例中，第一区是NMOS540，而第二区是PMOS570，如图5b所示。要注意的是，在进行本方法500之前，NMOS540与PMOS570可以先被形成。例如，该NMOS540包含一个栅极电极542、间隙壁544与546以及一个栅极介电层548。而该PMOS570包含一个栅极电极572、间隙壁574与576以及一个栅极介电层578。
如图5a与5c所示，本方法500开始于步骤510，沉积第一金属部分550、580(使用相同金属“A”)个别覆盖于NMOS540与PMOS570上。第一金属部分550、580可以是由PVD或CVD所沉积而成。第一金属部分550、580可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分550、580包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图5a与5d所示，接着进行步骤512，将第二金属部分552、582个别地沉积于NMOS540与PMOS570上。第二金属部分552、582是由相同金属“B”所构成，要注意的是第二金属部分552、582的金属材料或成分不同于第一金属部分550、580。第二金属部分552、582的沉积方式可以是CVD或PVD。第二金属部分552、582的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分552、582是钴。
如图5a与5e，接着进行步骤514，沉积第三金属部分560、590(使用相同金属“A”)个别覆盖于NMOS540与PMOS570上，亦即第三金属部分560、590的材料与第一金属部分550、580相同。第三金属部分560、590可以是由PVD或CVD所沉积而成。如此，即形成了一个三明治结构(ABA堆迭结构，可以是镍/钴/镍)。第三金属部分560、590可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第三金属部分560、590包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图5a与5f所示，接着进行步骤516，选择性移除第三金属部分590，而使NMOS540中的第三金属部分560露出以及使PMOS570中的第二金属部分582露出。第三金属部分590可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分560与590，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第三金属部分590而做选择。例如当选用镍时，则使用湿蚀刻制程，该蚀刻液可为H2SO4+H2O2+H2O的混合溶液。
如图5a与5g所示，接着进行步骤518，形成金属硅化物于NMOS540与PMOS570上。然而，被形成于NMOS540上的金属硅化物是不同于被形成于PMOS570上的金属硅化物。这是因为被形成于NMOS540上的金属硅化物是合金金属硅化物，其包含有较多量的金属A(例如镍)。而被形成于PMOS570上的金属硅化物，则仅包含有较少量的金属A。换句话说，虽然两者的金属硅化物都含有金属A和B(例如镍和钴)，但是却有不同的组成。
如图5g所示，位于NMOS540的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物554、源极金属硅化物556以及漏极金属硅化物558。而位于PMOS570的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物584、源极金属硅化物586以及漏极金属硅化物588。栅极金属硅化物554、源极金属硅化物556以及漏极金属硅化物558是具有较多量的金属A(镍)的合金金属硅化物，而栅极金属硅化物584、源极金属硅化物586以及漏极金属硅化物588是具有较少量的金属A的合金金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastable phase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤520(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图5a与5h所示，接着进行步骤520，从NMOS540、PMOS570以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。
下面说明本实用新型的第五实施例。
如图6a、6b至6h所示。图6a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第五范例方法600。图6b至6h是采用图6a所示的第五范例方法600，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法600并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。
在本实施例中，第一区是NMOS640，而第二区是PMOS670，如图5b所示。要注意的是，在进行本方法600之前，NMOS640与PMOS670可以先被形成。例如，该NMOS640包含一个栅极电极642、间隙壁644与646以及一个栅极介电层648。而该PMOS670包含一个栅极电极672、间隙壁674与676以及一个栅极介电层678。
如图6a与6c所示，本方法600开始于步骤610，沉积第一金属部分650、680(使用相同金属“A”)个别覆盖于NMOS640与PMOS670上。第一金属部分650、680可以是由PVD或CVD所沉积而成。第一金属部分650、680可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分650、680包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图6a与6d所示，接着进行步骤612，选择性移除第一金属部分680，而留下第一金属部分650。第一金属部分680可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分650与680，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第一金属部分680而做选择。
如图6a与6e所示，接着进行步骤614，将第二金属部分652、682个别地沉积于NMOS640与PMOS670上。第二金属部分652、682是由相同金属“B”所构成，要注意的是第二金属部分652、682的金属材料或成分不同于第一金属部分650、680。第二金属部分652、682的沉积方式可以是CVD或PVD。第二金属部分652、682的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分652、682是钴。
如图6a与6f所示，接着进行步骤616，沉积第三金属部分660、690(使用相同金属“A”)个别覆盖于NMOS640与PMOS670上，亦即第三金属部分660、690的材料与第一金属部分650、680相同。第三金属部分660、690可以是由PVD或CVD所沉积而成。如此，即在NMOS640上形成了一个三明治结构(ABA堆迭结构，可以是镍/钴/镍)，而在PMOS670上形成了双层结构(BA堆迭结构，可以是镍/钴)。第三金属部分660、690可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第三金属部分660、690包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputter etch)而得到干净的表面，之后才进行镍溅镀制程。
如图6a与6g所示，接着进行步骤618，形成金属硅化物于NMOS640与PMOS670上。然而，被形成于NMOS640上的金属硅化物是不同于被形成于PMOS670上的金属硅化物。这是因为被形成于NMOS640上的金属硅化物是合金金属硅化物，其包含有较多量的金属A(例如镍)。而被形成于PMOS670上的金属硅化物，则仅包含有较少量的金属A。换句话说，虽然两者的金属硅化物都含有金属A和B(例如镍和钴)，但是却有不同的组成。
如图6g所示，位于NMOS640的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物654、源极金属硅化物656以及漏极金属硅化物658。而位于PMOS670的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物684、源极金属硅化物686以及漏极金属硅化物688。栅极金属硅化物654、源极金属硅化物656以及漏极金属硅化物658是具有较多量的金属A(镍)的合金金属硅化物，而栅极金属硅化物684、源极金属硅化物686以及漏极金属硅化物688是具有较少量的金属A的合金金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤620(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。
如图6a与6h所示，接着进行步骤620，从NMOS640、PMOS670以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。
根据本实用新型，由于能够在位于同一芯片上的不同型式的晶体管上，形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。
虽然本实用新型已通过较佳实施例说明如上，但该较佳实施例并非用以限定本实用新型。本领域的技术人员，在不脱离本实用新型的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本实用新型的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100、240、340、440、540、640：NMOS区
120、270、370、470、570、670：PMOS区
102、122、242、272、342、272、442、472、542、572、642、672：栅极电极区
104、106、124、126、244、246、274、276、344、346、374、376、444、446、474、476、544、546、574、576、644、646、674、676：间隙壁
108、128、248、278、348、378、448、478、548、578、648、678：栅极介电层
114、116、118、254、256、258、354、356、358、454、456、458、554、556、558、654、656、658：NMOS区中的金属硅化物
134、136、138、284、286、288、384、386、388、484、486、488、584、586、588、684、686、688：PMOS区中的金属硅化物
250、280、350、380、452、482、550、580、650、680：第一金属部分
252、282、352、382、460、490、552、582、652、682：第二金属部分
560、590、660、690：第三金属部分
450、480：硬掩膜
200：本实用新型的第一范例方法
300：本实用新型的第二范例方法
400：本实用新型的第三范例方法
500：本实用新型的第四范例方法
600：本实用新型的第五范例方法

Claims (13)

1.一种具有多样的金属硅化物的半导体元件，其特征在于，该半导体元件包括：
一个半导体基底；
一个第一金属硅化物，位于该半导体基底的第一主动区；以及
一个第二金属硅化物，位于该半导体基底的第二主动区，其中该第一金属硅化物不同于该第二金属硅化物，且该第一金属硅化物和该第二金属硅化物中的至少一个是合金金属硅化物。
2.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
3.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第二金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。
4.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一主动区具有一个第一结构，所述第二主动区具有一个第二结构。
5.根据权利要求4所述的具有多样的金属硅化物的半导体元件，其特征在于：当所述第一结构包含一个N型金属氧化物半导体场效应晶体管，则所述第二结构包含一个P型金属氧化物半导体场效应晶体管；当所述第一结构包含一个P型金属氧化物半导体场效应晶体管，则所述第二结构包含一个N型金属氧化物半导体场效应晶体管。
6.根据权利要求5所述的具有多样的金属硅化物的半导体元件，其特征在于，所述第一结构和所述第二结构中的至少一个包括：
一个源极；
一个漏极；以及
一个栅极结构，该栅极结构包含一个栅极介电层和一个栅极电极。
7.根据权利要求6所述的具有多样的金属硅化物的半导体元件，其特征在于：所述栅极电极包含至少一个导体材料。
8.根据权利要求6所述的具有多样的金属硅化物的半导体元件，其特征在于：所述栅极介电层是氧化硅、氮化硅、氮氧化硅、高介电材料或其组合。
9.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一金属硅化物的功函数约小于4.4eV。
10.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第二金属硅化物的功函数约大于4.7eV。
11.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一金属硅化物是一个第一合金硅化物，所述第二金属硅化物是一个第二合金硅化物。
12.根据权利要求11所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一合金硅化物包含具有第一摩尔组成的一个第一金属以及一个第二金属，所述第二合金硅化物包含具有第二摩尔组成的所该第一金属以及该第二金属，其中该第一摩尔组成不同于该第二摩尔组成。
13.根据权利要求12所述的具有多样的金属硅化物的半导体元件，其特征在于：所述第一金属是镍，所述第二金属是钴。
CNU2004200891313U 2003-08-29 2004-08-27 具有多样的金属硅化物的半导体元件 Expired - Lifetime CN2731718Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49875903P 2003-08-29 2003-08-29
US60/498,759 2003-08-29

Publications (1)

Publication Number Publication Date
CN2731718Y true CN2731718Y (zh) 2005-10-05

Family

ID=34590086

Family Applications (2)

Application Number Title Priority Date Filing Date
CNU2004200891313U Expired - Lifetime CN2731718Y (zh) 2003-08-29 2004-08-27 具有多样的金属硅化物的半导体元件
CNB2004100573404A Active CN1320654C (zh) 2003-08-29 2004-08-27 具有多样的金属硅化物的半导体元件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100573404A Active CN1320654C (zh) 2003-08-29 2004-08-27 具有多样的金属硅化物的半导体元件及其制造方法

Country Status (4)

Country Link
US (2) US7112483B2 (zh)
CN (2) CN2731718Y (zh)
SG (2) SG134330A1 (zh)
TW (1) TWI245421B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320654C (zh) * 2003-08-29 2007-06-06 台湾积体电路制造股份有限公司 具有多样的金属硅化物的半导体元件及其制造方法
CN103094212A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 Cmos形成方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3803631B2 (ja) * 2002-11-07 2006-08-02 株式会社東芝 半導体装置及びその製造方法
KR100702307B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
JP4791722B2 (ja) * 2004-09-21 2011-10-12 株式会社東芝 半導体装置の製造方法
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
JP4146859B2 (ja) * 2004-11-30 2008-09-10 松下電器産業株式会社 半導体装置の製造方法
KR100719340B1 (ko) * 2005-01-14 2007-05-17 삼성전자주식회사 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) * 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7858458B2 (en) 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US7541632B2 (en) 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
DE102005030583B4 (de) * 2005-06-30 2010-09-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US20070072358A1 (en) * 2005-09-29 2007-03-29 Chih-Ning Wu Method of manufacturing metal-oxide-semiconductor transistor devices
JP2007142347A (ja) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7462538B2 (en) 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US8039284B2 (en) * 2006-12-18 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal silicides for lowering contact resistance
US20080191285A1 (en) * 2007-02-09 2008-08-14 Chih-Hsin Ko CMOS devices with schottky source and drain regions
JP5086665B2 (ja) * 2007-03-02 2012-11-28 株式会社東芝 半導体装置およびその製造方法
KR100857229B1 (ko) * 2007-05-28 2008-09-05 삼성전자주식회사 반도체 소자 및 그 형성방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
WO2009101763A1 (ja) * 2008-02-12 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法
US7960223B2 (en) * 2008-06-16 2011-06-14 International Business Machines Corporation Structure and method to integrate dual silicide with dual stress liner to improve CMOS performance
US20090315185A1 (en) * 2008-06-20 2009-12-24 Boyan Boyanov Selective electroless metal deposition for dual salicide process
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
KR101536562B1 (ko) * 2009-02-09 2015-07-14 삼성전자 주식회사 반도체 집적 회로 장치
KR101070869B1 (ko) * 2009-04-21 2011-10-06 전북대학교산학협력단 쇼트키 장벽 트랜지스터 소자의 제조방법
US8895426B2 (en) 2009-06-12 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8330227B2 (en) 2010-02-17 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor structure for SRAM and fabrication methods thereof
US8362574B2 (en) 2010-06-04 2013-01-29 Kabushiki Kaisha Toshiba Faceted EPI shape and half-wrap around silicide in S/D merged FinFET
US8460984B2 (en) 2011-06-09 2013-06-11 GlobalFoundries, Inc. FIN-FET device and method and integrated circuits using such
CN103077969B (zh) * 2011-10-26 2016-03-30 中国科学院微电子研究所 一种mos器件及其制造方法
CN103515318B (zh) * 2012-06-20 2016-03-02 中芯国际集成电路制造(上海)有限公司 Cmos全硅化物金属栅制备方法
CN103515319B (zh) * 2012-06-20 2015-08-19 中芯国际集成电路制造(上海)有限公司 形成cmos全硅化物金属栅的方法
US20140106529A1 (en) * 2012-10-16 2014-04-17 Stmicroelectronics (Crolles 2) Sas Finfet device with silicided source-drain regions and method of making same using a two step anneal
CN102969234B (zh) * 2012-11-01 2017-04-19 上海集成电路研发中心有限公司 一种金属栅电极的制造方法
US10304826B2 (en) * 2012-12-28 2019-05-28 Taiwan Semiconductor Manufacturing Company Complimentary metal-oxide-semiconductor (CMOS) with low contact resistivity and method of forming same
KR102049774B1 (ko) 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9190496B2 (en) 2014-01-23 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9177810B2 (en) 2014-01-29 2015-11-03 International Business Machines Corporation Dual silicide regions and method for forming the same
KR102236555B1 (ko) 2014-11-11 2021-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9892958B2 (en) 2014-12-02 2018-02-13 Globalfoundries Inc. Contact module for optimizing emitter and contact resistance
CN108122850B (zh) * 2016-11-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10522359B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
EP3667733A1 (en) * 2018-12-13 2020-06-17 IMEC vzw Silicided fin junction for back-side connection
CN111900161A (zh) * 2020-06-28 2020-11-06 中国科学院微电子研究所 半导体器件及其金属硅化物分离结构制造方法
US20230009981A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company Limited Conductive structures and methods of formation
US20230326764A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Silicidation Process for Semiconductor Devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003233B1 (ko) * 1992-05-30 1995-04-06 삼성전자 주식회사 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH088211A (ja) * 1994-06-23 1996-01-12 Sony Corp シリサイドパターンの形成方法
JP2751895B2 (ja) * 1995-10-31 1998-05-18 日本電気株式会社 半導体装置の製造方法
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
US6130123A (en) * 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6380024B1 (en) * 2000-02-07 2002-04-30 Taiwan Semiconductor Manufacturing Company Method of fabricating an SRAM cell featuring dual silicide gates and four buried contact regions
US6391767B1 (en) * 2000-02-11 2002-05-21 Advanced Micro Devices, Inc. Dual silicide process to reduce gate resistance
US6413859B1 (en) * 2000-03-06 2002-07-02 International Business Machines Corporation Method and structure for retarding high temperature agglomeration of silicides using alloys
US6350665B1 (en) * 2000-04-28 2002-02-26 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device
US6468900B1 (en) * 2000-12-06 2002-10-22 Advanced Micro Devices, Inc. Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface
CN1157771C (zh) * 2001-09-05 2004-07-14 旺宏电子股份有限公司 局部形成硅化金属层的方法
US6534405B1 (en) * 2001-10-01 2003-03-18 Taiwan Semiconductor Manufacturing Company Method of forming a MOSFET device featuring a dual salicide process
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6770521B2 (en) * 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6589836B1 (en) * 2002-10-03 2003-07-08 Taiwan Semiconductor Manufacturing Company One step dual salicide formation for ultra shallow junction applications
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
US7338865B2 (en) * 2004-07-23 2008-03-04 Texas Instruments Incorporated Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320654C (zh) * 2003-08-29 2007-06-06 台湾积体电路制造股份有限公司 具有多样的金属硅化物的半导体元件及其制造方法
CN103094212A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 Cmos形成方法

Also Published As

Publication number Publication date
SG109536A1 (en) 2005-03-30
TWI245421B (en) 2005-12-11
US7112483B2 (en) 2006-09-26
SG134330A1 (en) 2007-08-29
US7459756B2 (en) 2008-12-02
CN1320654C (zh) 2007-06-06
US20060286740A1 (en) 2006-12-21
TW200509391A (en) 2005-03-01
US20050045965A1 (en) 2005-03-03
CN1591868A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
CN2731718Y (zh) 具有多样的金属硅化物的半导体元件
US9502298B2 (en) Asymmetric cyclic deposition and etch process for epitaxial formation mechanisms of source and drain regions
CN1294648C (zh) 制造多重阈值的方法和工艺
US20160254383A1 (en) Contact structure of semiconductor device
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
US10062769B2 (en) Methods of fabricating semiconductor devices
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
JP2006278776A (ja) ｐチャネルＭＯＳトランジスタ、半導体集積回路装置およびその製造方法
CN1956219A (zh) 半导体装置及其制造方法
KR20090019693A (ko) 스트레인된 반도체 장치 및 이의 제조 방법
US11923455B2 (en) Semiconductor device and method of forming the same
CN1893002A (zh) 半导体器件的制造方法和半导体器件
CN1858913A (zh) 半导体器件及其制造方法
CN1770450A (zh) 半导体装置及其制造方法
CN1941376A (zh) 半导体装置及其制造方法
US20200335337A1 (en) Semiconductor device and method of forming the same
US7943499B2 (en) FUSI integration method using SOG as a sacrificial planarization layer
CN104051341B (zh) 源极和漏极区的外延形成机制的非对称循环沉积和蚀刻工艺
TW202101597A (zh) 半導體裝置及其製造方法
JP5023425B2 (ja) 半導体装置とその製造方法
US11915937B2 (en) Fluorine incorporation method for nanosheet
TWI786779B (zh) 具有多個臨界電壓的半導體元件及其製備方法
CN1890816A (zh) 半导体器件及其制造方法
JP2009277994A (ja) コンタクト形成方法、半導体装置の製造方法および半導体装置
TW201010008A (en) Metal gate transistor and method for fabricating the same

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Effective date of abandoning: 20040827

AV01 Patent right actively abandoned

Effective date of abandoning: 20040827

C25 Abandonment of patent right or utility model to avoid double patenting