CN103515318B - Cmos全硅化物金属栅制备方法 - Google Patents

Cmos全硅化物金属栅制备方法 Download PDF

Info

Publication number
CN103515318B
CN103515318B CN201210206298.2A CN201210206298A CN103515318B CN 103515318 B CN103515318 B CN 103515318B CN 201210206298 A CN201210206298 A CN 201210206298A CN 103515318 B CN103515318 B CN 103515318B
Authority
CN
China
Prior art keywords
polysilicon gate
gate
full
metal
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210206298.2A
Other languages
English (en)
Other versions
CN103515318A (zh
Inventor
肖海波
鲍宇
平延磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210206298.2A priority Critical patent/CN103515318B/zh
Publication of CN103515318A publication Critical patent/CN103515318A/zh
Application granted granted Critical
Publication of CN103515318B publication Critical patent/CN103515318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide

Abstract

本发明揭示了一种CMOS全硅化物金属栅制备方法，该方法包括：提供基底，基底具有第一多晶硅栅极和第二多晶硅栅极，在基底上沉积电介质层，去除部分电介质层，分别在第一多晶硅栅极和第二多晶硅栅极上形成开口，第一多晶硅栅极上的开口的尺寸小于第二多晶硅栅极上的开口的尺寸，沉积金属层，在第一多晶硅栅极上的开口中沉积的金属层的厚度小于在第二多晶硅栅极上的开口中沉积的金属层的厚度，进行第一次热退火并去除未反应的所述金属层，进行第二次热退火，形成具有不同的金属浓度但相同的高度的第一全硅化物金属栅极和第二全硅化物金属栅极，得到不同功函数金属栅极。该制备工艺简单，有利于降低生产成本。

Description

CMOS全硅化物金属栅制备方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种CMOS(互补金属氧化物半导体)全硅化物金属栅制备方法。
背景技术
互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)通常使用于超大规模集成电路(VLSI)装置中。降低CMOS的尺寸有有利于改善集成电路的速度性能、密度以及每单位功能的成本，所以降低CMOS的尺寸已成为目前的发展趋势。随着特征尺寸的不断缩小，特别是特征尺寸小到45nm或以下时，传统的多晶硅栅极结构会出现栅极漏电等问题，所以出现了新型金属栅极技术来取代传统的多晶硅栅极技术。
目前CMOS全硅化物金属栅分为两种：1.第一全硅化物金属栅极和第二全硅化物金属栅极为材质不同的全硅化物金属栅；2.第一全硅化物金属栅极和第二全硅化物金属栅极为材质相同但金属浓度不同的全硅化物金属栅。现有技术中这两种全硅化物金属栅的制备方法都存在一定问题，首先，第一种全硅化物金属栅的制备方法需要分别沉积两种材质不同的金属层，工艺繁琐；其次，第二种全硅化物金属栅因为只有一种金属，所以不需要积两种材质不同的金属层，但为了实现不同的金属浓度，往往通过制备不同高度的多晶硅栅极，再经过热退火进行硅化过程来实现，这种方法制备的第一全硅化物金属栅极和第二全硅化物金属栅极高度不同，不利于后续工艺的进行。
所以，如何提供一种可以克服以上问题的CMOS全硅化物金属栅的制备方法，已成为本领域技术人员需要解决的问题。
发明内容
本发明的目的在于，解决现有的CMOS全硅化物金属栅制备方法工艺复杂，及全硅化物金属栅极高度不同的问题。
为解决上述技术问题，本发明提供一种CMOS全硅化物金属栅制备方法，包括：
提供基底，所述基底包括第一装置制造区和第二装置制造区，在所述第一装置制造区上形成第一多晶硅栅极，在所述第二装置制造区上形成第二多晶硅栅极；
在所述基底上沉积电介质层，以覆盖所述第一多晶硅栅极和第二多晶硅栅极；
去除部分所述电介质层，以分别在所述第一多晶硅栅极和第二多晶硅栅极上形成开口，所述第一多晶硅栅极上的开口的尺寸小于所述第二多晶硅栅极上的开口的尺寸；
沉积金属层，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成金属层，其中在所述第一多晶硅栅极上的开口中沉积的金属层的厚度小于在所述第二多晶硅栅极上的开口中沉积的金属层的厚度；
进行第一次热退火，所述金属层与所述第一多晶硅栅极和所述第二多晶硅栅极反应，使所述第一多晶硅栅极和所述第二多晶硅栅极部分金属化；
去除在第一次热退火过程之后未反应的所述金属层；
进行第二次热退火，使所述第一多晶硅栅极和所述第二多晶硅栅极全部金属化，以分别形成第一全硅化物金属栅极和第二全硅化物金属栅极，所述第一全硅化物金属栅极和第二全硅化物金属栅极的功函数不同。
进一步的，在去除部分所述电介质层步骤中，包括：去除位于所述第一多晶硅栅极上的电介质层，以在所述第一多晶硅栅极上形成开口，并去除所述第二装置制造区上的电介质层，以在所述第二多晶硅栅极上形成开口。
进一步的，在所述基底上沉积电介质层步骤和去除部分所述电介质层步骤之间，还包括对所述电介质层进行平坦化工艺。
进一步的，所述平坦化工艺为化学机械研磨。
进一步的，在所述基底上沉积电介质层步骤和去除部分所述电介质层步骤之间，还包括在所述金属层上沉积一层阻挡层。
进一步的，所述阻挡层的材料为氮化钛。
进一步的，所述第一全硅化物金属栅极和所述第二全硅化物金属栅极具有相同的高度和不同的金属浓度。
进一步的，所述第一次热退火为快速热退火，温度为150℃～550℃，时间为0.1秒～300秒。
进一步的，所述第二次热退火为快速热退火，温度为250℃～850℃，时间为0.1秒～300秒。
进一步的，采用湿法刻蚀工艺法去除第一次热退火过程中未反应的所述金属层。
进一步的，所述电介质层的材料包括二氧化硅、氮化硅、氮氧化硅、二氧化锆或二氧化铪中的一种或几种的组合。
进一步的，所述金属层的材料包括镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种的组合。
与现有技术相比，本发明提供的CMOS全硅化物金属栅制备方法具有以下优点：
1、所述第一全硅化物金属栅极和所述第二全硅化物金属栅极是通过沉积工艺，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成的同一金属层制备而成的，不需要制备不同材质的金属层，进而简化工艺步骤，降低了生产成本。
2、本发明的CMOS全硅化物金属栅制备方法是通过去除部分所述电介质层，以在在第一多晶硅栅极和第二多晶硅栅极上形成尺寸不同的开口，使得金属层在第一多晶硅栅极和第二多晶硅栅极的厚度不同，并经过两次热退火，同时形成金属浓度不同的第一全硅化物金属栅极和第二全硅化物金属栅极，因而不需制备高度不同的金属层来控制第一全硅化物金属栅极和第二全硅化物金属栅极的金属浓度，工艺简单，且金属在栅极中分布均匀。
3、所述第一全硅化物金属栅极和所述第二全硅化物金属栅极具有相同的高度，便于后续工艺的加工进行。
附图说明
图1为本发明一实施例的CMOS全硅化物金属栅制备方法的流程图；
图2a-图2g为本发明一实施例的CMOS全硅化物金属栅制备方法的工艺步骤的示意图。
其中，101、第一装置制造区；102、第二装置制造区；103、第一多晶硅栅极；104、第二多晶硅栅极；105、电介质层；106、金属层；107、第一硅化物金属栅极；108、第二硅化物金属栅极；109、第一全硅化物金属栅极；110、第二全硅化物金属栅极；111、阻挡层；W1、第一装置制造区上开口的尺寸；W2、第二装置制造区上开口的尺寸。
具体实施方式
下面将结合示意图对本发明的CMOS全硅化物金属栅制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种CMOS全硅化物金属栅制备方法，该方法通过在基底上沉积电介质层，去除部分所述电介质层，以分别在第一多晶硅栅极和第二多晶硅栅极上形成开口，并使第一多晶硅栅极上的开口的尺寸小于所述第二多晶硅栅极上的开口的尺寸，接着沉积金属层，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成金属层，由于第一多晶硅栅极上的开口的尺寸小于所述第二多晶硅栅极上的开口的尺寸，使在第一多晶硅栅极上的开口中沉积的金属层的厚度小于在第二多晶硅栅极上的开口中沉积的金属层的厚度，因而在进行第一次热退火的过程中，金属层与第一多晶硅栅极和第二多晶硅栅极的反应程度不同，金属进入第一多晶硅栅极和第二多晶硅及的浓度不同，再进行第二次热退火之后，形成第一全硅化物金属栅极和第二全硅化物金属栅极，第一全硅化物金属栅极和第二全硅化物金属栅极具有不同的金属浓度，但具有相同的高度，从而便于后续工艺的加工进行，并且制备工艺简单，有利于降低生产成本。
图1为本发明一实施例的CMOS全硅化物金属栅制备方法的流程图，结合图1及本发明的核心思想，本发明提供一种CMOS全硅化物金属栅制备方法，包括以下步骤：
步骤S11，提供基底，所述基底包括第一装置制造区和第二装置制造区，在所述第一装置制造区上形成第一多晶硅栅极，在所述第二装置制造区上形成第二多晶硅栅极；
步骤S12，在所述基底上沉积电介质层，以覆盖所述第一多晶硅栅极和第二多晶硅栅极；
步骤S13，去除部分所述电介质层，以分别在所述第一多晶硅栅极和第二多晶硅栅极上形成开口，所述第一多晶硅栅极上的开口的尺寸小于所述第二多晶硅栅极上的开口的尺寸；
步骤S14，沉积金属层，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成金属层，其中在所述第一多晶硅栅极上的开口中沉积的金属层的厚度小于在所述第二多晶硅栅极上的开口中沉积的金属层的厚度；
步骤S15，进行第一次热退火，所述金属层与所述第一多晶硅栅极和所述第二多晶硅栅极反应，使所述第一多晶硅栅极和所述第二多晶硅栅极部分金属化；
步骤S16，去除第一次热退火过程之后未反应的所述金属层；
步骤S17，进行第二次热退火，使所述第一多晶硅栅极和所述第二多晶硅栅极全部金属化，以分别形成第一全硅化物金属栅极和第二全硅化物金属栅极，所述第一全硅化物金属栅极和第二全硅化物金属栅极的功函数不同。
以下请参考图1和图2a-图2g详细说明本发明的CMOS全硅化物金属栅制备方法的具体过程，其中，图2a-图2g为本发明一实施例的CMOS全硅化物金属栅制备方法的工艺步骤的示意图。
在步骤S11中，如图2a所示，提供基底，基底包括第一装置制造区101和第二装置制造区102，在第一装置制造区101上形成第一多晶硅栅极103，在第二装置制造区102上形成第二多晶硅栅极104。本实施例中的基底只含有一个第一装置制造区101和一个第二装置制造区102，但含有多个第一装置制造区101和多个第二装置制造区102的基底亦在本发明的思想范围之内。
如图2b所示，在步骤S12，在基底上沉积电介质层105，电介质层105覆盖基底上的第一多晶硅栅极103和第二多晶硅栅极104。电介质层105的材料为绝缘材料，例如可以为二氧化硅、氮化硅、氮氧化硅、二氧化锆或二氧化铪中的一种或几种，在较佳的实施例中，电介质层105为二氧化硅和氮化硅的叠层。电介质层105可以在250℃～1000℃之间且在含有反应气体的环境下，通过例如氧化物生长法、化学气相沉积法或物理气相沉积法而形成。
在较佳的实施例中，在所述基底上沉积电介质层步骤S12和去除部分所述电介质层步骤S13之间，还包括平坦化工艺经过平坦化工艺后的电介质层105具有平坦化的表面，减小表面起伏和表面缺陷，有利于后续的金属层沉积。较佳的，平坦化工艺为化学机械研磨(CMP)。
如图2c所示，在步骤S13，去除部分所述电介质层105，以分别在第一多晶硅栅极103和第二多晶硅栅极104上形成开口，第一多晶硅栅极103上的开口的尺寸W1小于第二多晶硅栅极104上的开口的尺寸W2。在较佳的实施例中，通过光刻、干法刻蚀工艺去除部分电介质层105，刻蚀第一多晶硅栅极103上的电介质层105以露出第一多晶硅栅极103，去除第二装置制造区102上高于第二多晶硅栅极104的全部电介质层105以露出第二多晶硅栅极104。
如图2d所示，在步骤S14，沉积金属层106，在第一装置制造区101和第二装置制造区102上沉积金属层106。金属层106可通过传统的沉积技术而形成，例如蒸发、溅射沉积或化学气相沉积。金属层106可包括任何的硅化工艺金属，例如镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种，在步骤S14之后，位于第一多晶硅栅极103上的开口和第二多晶硅栅极104上的开口上的金属层的厚度不同，金属层较佳的的厚度范围为在较佳的实施例中金属层106为镍或镍铂。在沉积金属层106时，金属层106会沉积在第一装置制造区101上形成的开口(尺寸为W1)和第二装置制造区102上形成的开口(尺寸为W2，W1＜W2)之中。由于金属在尺寸较小的开口中的沉积厚度小于金属在尺寸较大的开口中的沉积厚度，所以在第一多晶硅栅极103上沉积的金属层106比在第二多晶硅栅极104上沉积的金属层106薄。
在较佳的实施例中，在步骤S14和步骤S15之间，还包括在金属层106上沉积一层阻挡层111，阻挡层111可以保护金属层106在热退火的过程中被氧化。较佳的，阻挡层111的材料为氮化钛，厚度为如
如图2e所示，在步骤S15，进行第一次热退火，在此步骤中，第一多晶硅栅极103和第二多晶硅栅极104上的金属层106会沉积扩散到第一多晶硅栅极103和第二多晶硅栅极104之中，金属层106与第一多晶硅栅极103和第二多晶硅栅极104发生化学反应，产生相变化，使第一多晶硅栅极103和第二多晶硅栅极104部分金属化，从而形成第一硅化物金属栅极107和第二硅化物金属栅极108。由于在第一多晶硅栅极103上沉积的金属层106比在第二多晶硅栅极104上沉积的金属层106薄，所以扩散到第一多晶硅栅极103中的金属比扩散到第二多晶硅栅极104中的少，所形成的第一硅化物金属栅极107中的金属浓度比第二硅化物金属栅极108中的金属浓度低。其中，所述第一次热退火为快速热退火，温度为150℃～550℃，在包括氮的纯气环境下进行退火，退火时间为0.1秒～300秒。特别注意的是，以金属层106为镍或镍铂为例，第一次快速热退火较佳的温度为200℃～350℃，退火时间为1秒～200秒，例如温度为250℃、280℃、300℃、320℃，退火时间为10秒、50秒、80秒、100秒、120秒、150秒、180秒。
如图2f所示，在步骤S16中，去除在第一次热退火过程之后未反应的所述金属层106。在步骤S15之后，第一装置制造区101和第二装置制造区102上方均存在未反应的金属层106。采用湿法刻蚀工艺，去除在进行第一次热退火过程中未反应的所述金属层106。由于本实施例中沉积了阻挡层111，所以还一并去除阻挡层111，之后所产生的结构见图2f。
如图2g所示，在步骤S17，进行第二次热退火。在此步骤中，第一硅化物金属栅极107和第二硅化物金属栅极108中的金属继续向和第一多晶硅栅极103和第二多晶硅栅极104沉积扩散，和硅发生化学反应，产生相变化，使金属在硅中的分布更加均匀，使第一多晶硅栅极103和第二多晶硅栅极104全部金属化，从而形成第一全硅化物金属栅极109和第二全硅化物金属栅极110，第一全硅化物金属栅极109和第二全硅化物金属栅极110的功函数不同。由于第一硅化物金属栅极107中的金属浓度比第二硅化物金属栅极108中的金属浓度低，所以形成的第一全硅化物金属栅极109中的金属浓度比第二全硅化物金属栅极110中的金属浓度低，但第一全硅化物金属栅极109和第二全硅化物金属栅极110的高度相同。其中，所述第二次热退火为快速热退火，温度为250℃～850℃，在包括氮的纯气环境下进行退火，退火时间为0.1秒～300秒。特别注意的是，以金属层106为镍或镍铂为例，第二次热退火较佳的温度为300℃～600℃，退火时间为1秒～200秒，例如温度为350℃、350℃、400℃、450℃、500℃、550℃，退火时间为10秒、50秒、80秒、100秒、120秒、150秒、180秒。
综上所述，本发明实施例提供一种CMOS全硅化物金属栅制备方法，该方法是通过在第一多晶硅栅极和第二多晶硅栅极上形成不同大小的开口，使得沉积同一层金属层时在第一多晶硅栅极和第二多晶硅栅极上沉积的金属层厚度不一样，从而得到不同的金属浓度的第一全硅化物金属栅极和第二全硅化物金属栅极，该第一全硅化物金属栅极和第二全硅化物金属栅极但具有相同的高度。
应注意的是，本发明不限于上述实施例，其它结构的COMS结构，只要是通过在第一多晶硅栅极和第二多晶硅栅极上形成不同大小的开口，使得沉积同一层金属层时在第一多晶硅栅极和第二多晶硅栅极上沉积的金属层厚度不一样，从而得到具有不同的金属浓度的第一全硅化物金属栅极和第二全硅化物金属栅极的方法，亦在本发明的思想范围之内。
本发明所述CMOS全硅化物金属栅制备方法，与现有技术相比具有以下优点：
1、所述第一全硅化物金属栅极和所述第二全硅化物金属栅极是通过沉积工艺，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成的同一金属层制备而成的，不需要制备不同材质的金属层，进而简化工艺步骤，降低了生产成本。
2、本发明的CMOS全硅化物金属栅制备方法是通过去除部分所述电介质层，以在在第一多晶硅栅极和第二多晶硅栅极上形成尺寸不同的开口，使得金属层在第一多晶硅栅极和第二多晶硅栅极的厚度不同，并经过两次热退火，同时形成金属浓度不同的第一全硅化物金属栅极和第二全硅化物金属栅极，因而不需制备高度不同的金属层来控制第一全硅化物金属栅极和第二全硅化物金属栅极的金属浓度，工艺简单，且金属在栅极中分布均匀。
3、所述第一全硅化物金属栅极和所述第二全硅化物金属栅极具有相同的高度，便于后续工艺的加工进行。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种CMOS全硅化物金属栅制备方法，包括：
提供基底，所述基底包括第一装置制造区和第二装置制造区，在所述第一装置制造区上形成第一多晶硅栅极，在所述第二装置制造区上形成第二多晶硅栅极；
在所述基底上沉积电介质层，以覆盖所述第一多晶硅栅极和第二多晶硅栅极；
去除部分所述电介质层，以分别在所述第一多晶硅栅极和第二多晶硅栅极上形成开口，所述第一多晶硅栅极上的开口的尺寸小于所述第二多晶硅栅极上的开口的尺寸；
沉积金属层，同时在所述第一多晶硅栅极的开口和第二多晶硅栅极的开口中形成金属层，其中在所述第一多晶硅栅极上的开口中沉积的金属层的厚度小于在所述第二多晶硅栅极上的开口中沉积的金属层的厚度；
进行第一次热退火，所述金属层与所述第一多晶硅栅极和所述第二多晶硅栅极反应，使所述第一多晶硅栅极和所述第二多晶硅栅极部分金属化；
去除第一次热退火过程之后未反应的所述金属层；
进行第二次热退火，使所述第一多晶硅栅极和所述第二多晶硅栅极全部金属化，以分别形成第一全硅化物金属栅极和第二全硅化物金属栅极，所述第一全硅化物金属栅极和第二全硅化物金属栅极的功函数不同；
其中，所述第一全硅化物金属栅极和所述第二全硅化物金属栅极具有相同的高度和不同的金属浓度。
2.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，在去除部分所述电介质层步骤中，包括：去除位于所述第一多晶硅栅极上的电介质层，以在所述第一多晶硅栅极上形成开口，并去除所述第二装置制造区上的电介质层，以在所述第二多晶硅栅极上形成开口。
3.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，在所述基底上沉积电介质层步骤和去除部分所述电介质层步骤之间，还包括对所述电介质层进行平坦化工艺。
4.如权利要求3所述的CMOS全硅化物金属栅制备方法，其特征在于，所述平坦化工艺为化学机械研磨。
5.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，在沉积金属层步骤和进行第一次热退火步骤之间，还包括在所述金属层上沉积一层阻挡层。
6.如权利要求5所述的CMOS全硅化物金属栅制备方法，其特征在于，所述阻挡层的材料为氮化钛。
7.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，所述第一次热退火为快速热退火，温度为150℃～550℃，时间为0.1秒～300秒。
8.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，所述第二次热退火为快速热退火，温度为250℃～850℃，时间为0.1秒～300秒。
9.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，采用湿法刻蚀去除第一次热退火过程中未反应的所述金属层。
10.如权利要求1所述的CMOS全硅化物金属栅制备方法，其特征在于，所述电介质层的材料包括二氧化硅、氮化硅、氮氧化硅、二氧化锆或二氧化铪中的一种或几种的组合。
11.如权利要求1-10中任何一项所述的CMOS全硅化物金属栅制备方法，其特征在于，所述金属层的材料包括镍、铂、金、钴、铜、钽、钼、钨、锆及锌的一种或几种的组合。
CN201210206298.2A 2012-06-20 2012-06-20 Cmos全硅化物金属栅制备方法 Active CN103515318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210206298.2A CN103515318B (zh) 2012-06-20 2012-06-20 Cmos全硅化物金属栅制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206298.2A CN103515318B (zh) 2012-06-20 2012-06-20 Cmos全硅化物金属栅制备方法

Publications (2)

Publication Number Publication Date
CN103515318A CN103515318A (zh) 2014-01-15
CN103515318B true CN103515318B (zh) 2016-03-02

Family

ID=49897810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206298.2A Active CN103515318B (zh) 2012-06-20 2012-06-20 Cmos全硅化物金属栅制备方法

Country Status (1)

Country Link
CN (1) CN103515318B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252283B (zh) * 2016-08-30 2019-05-03 上海华力微电子有限公司 金属栅极的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034717A (zh) * 2006-03-08 2007-09-12 株式会社东芝 半导体器件及其制造方法
CN101090116A (zh) * 2006-06-13 2007-12-19 株式会社瑞萨科技 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
WO2007060797A1 (ja) * 2005-11-28 2007-05-31 Nec Corporation 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034717A (zh) * 2006-03-08 2007-09-12 株式会社东芝 半导体器件及其制造方法
CN101090116A (zh) * 2006-06-13 2007-12-19 株式会社瑞萨科技 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103515318A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN105609471B (zh) 用于垂直nand孔蚀刻的镀覆金属硬掩模
US9984924B2 (en) Semiconductor device and formation thereof
US9553189B2 (en) Self-aligned silicide formation on source/drain through contact via
US9466676B2 (en) Method for forming a semiconductor device having a metal gate recess
CN103311178A (zh) 形成铜基导电结构在集成电路装置上的方法
CN100517618C (zh) 半导体器件及其制造方法
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN103515318B (zh) Cmos全硅化物金属栅制备方法
CN107731743A (zh) 一种多晶硅部分替换钨的应力控制方法及结构
CN101286476A (zh) 单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法
US20200144406A1 (en) Increased source and drain contact edge width in two-dimensional material field effect transistors by directed self-assembly
WO2020132208A1 (en) 3d nand structures with decreased pitch
CN103515319B (zh) 形成cmos全硅化物金属栅的方法
CN103137456B (zh) Pmos晶体管金属栅极的制造方法
CN110854101B (zh) 半导体器件及其形成
CN102479695A (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
US20090269915A1 (en) Method for manufacturing semiconductor device preventing loss of junction region
CN102034927A (zh) 阻抗存储器制作方法以及阻抗存储器
US9666438B2 (en) Semiconductor device and formation thereof
US11562961B2 (en) Method of manufacturing semiconductor structure and semiconductor structure
CN102969234A (zh) 一种金属栅电极的制造方法
CN108538838A (zh) 制作半导体元件的方法
CN104952799A (zh) 一种镍硅化物的优化方法
US20150137372A1 (en) Self forming barrier layer and method of forming

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant