JP3803631B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3803631B2
JP3803631B2 JP2002323493A JP2002323493A JP3803631B2 JP 3803631 B2 JP3803631 B2 JP 3803631B2 JP 2002323493 A JP2002323493 A JP 2002323493A JP 2002323493 A JP2002323493 A JP 2002323493A JP 3803631 B2 JP3803631 B2 JP 3803631B2
Authority
JP
Japan
Prior art keywords
contact hole
film
silicide layer
impurity diffusion
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002323493A
Other languages
English (en)
Other versions
JP2004158663A (ja
JP2004158663A5 (ja
Inventor
一明 中嶋
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002323493A priority Critical patent/JP3803631B2/ja
Priority to US10/701,435 priority patent/US7354819B2/en
Publication of JP2004158663A publication Critical patent/JP2004158663A/ja
Publication of JP2004158663A5 publication Critical patent/JP2004158663A5/ja
Application granted granted Critical
Publication of JP3803631B2 publication Critical patent/JP3803631B2/ja
Priority to US12/071,887 priority patent/US7667274B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
微細コンタクトを具備するＣＭＯＳ構造の半導体装置及び微細コンタクトの製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化が進むに連れ、寄生抵抗の低減が課題として大きな問題となっている。しかし、微細なコンタクトではスケーリングに従いコンタクト抵抗を低減する術が無くなりつつある。従来、コンタクト孔底で半導体基板との良好なコンタクトを得るため、スパッタリング法、プラズマＣＶＤ法等によりコンタクト孔底にチタンシリサイドを形成していた（特許文献１、２参照）。これはコンタクト孔底が存在する半導体基板表面の自然酸化膜をチタンによって還元するためであり、これまではコンタクト抵抗値の多くはこの自然酸化膜の還元が占める割合が高かった。しかし、さらなるコンタクト抵抗値の低減のためには、これだけでは不充分である。
【０００３】
一般に、金属／半導体界面がショットキー接合となるか、オーミック接合となるかは、その金属の仕事関数φｍと半導体の仕事関数φｓの関係で説明できる。例えば、ｎ型半導体と金属を接触させたときに、φｍ＞φｓの関係にあればショットキー接合であり、φｍ＜φｓの関係にあればオーミック接合である。その逆にｐ型半導体と金属を接触させたときに、φｍ＞φｓの関係にあればオーミック接合であり、φｍ＜φｓの関係にあればショットキー接合である。なお、半導体の仕事関数φｓは不純物濃度によって変化し、ｎ型半導体では約４．０ｅＶ〜４．２ｅＶ、ｐ型半導体では約４．９ｅＶ〜５．１ｅＶである。それゆえ、単一の金属でｎ型半導体とｐ型半導体の両方に接触させた場合、必ず一方はオーミック接合で、他方はショットキー接合となる。
【０００４】
【特許文献１】
特開平１１−２１４６５０号公報（第５頁、第６頁、図１０及び図１２）
【特許文献２】
特開２００１−２５０７９２号公報（第６頁、第７頁、図７）
【０００５】
【発明が解決しようとする課題】
従来技術ではｎ型半導体／ｐ型半導体へのコンタクト形成時に、単一の金属を用いる。一般に良く使われるチタンシリサイドはその仕事関数が４．１ｅＶであるため、ｎ型半導体に対してはオーミックコンタクトとなるが、ｐ型半導体に対しては非オーミックコンタクト（即ちショットキー接合）となり、ｐ型拡散領域上のコンタクト抵抗値はｎ型のそれよりも高くなってしまう。
当然のことであるが、コンタクト抵抗値を下げるためには、両方ともオーミック接合であることに越したことはない。例えば、ｎ型半導体へのコンタクト開口後、φｍ＜φｓの関係を満たす金属Ａからなるコンタクトを形成した後、ｐ型半導体へのコンタクト開口後、φｍ＞φｓの関係を満たす金属Ｂからなるコンタクトを形成すれば良い。しかし、このような形成方法を実現するためには、少なくとも２種類の金属を微細なコンタクト内部に埋め込む技術、例えば、スパッタリング技術やプラズマＣＶＤ技術を確立する必要がある。さらに、コンタクト形成工程が２回となり、大幅な工程数増大を招く。それゆえ、従来技術でｎ型半導体、ｐ型半導体それぞれにオーミック接合を有するコンタクトを形成することは困難であった。
【０００６】
本発明は、このような事情により成されたものであり、ｎＭＩＳＦＥＴ領域の半導体基板とコンタクトとの接合部及びｐＭＩＳＦＥＴ領域の半導体基板とコンタクトとの接合部がいずれも良好なオーミック接合である微細コンタクトを具備するＣＭＯＳ構造の半導体装置及び従来に比べて工程数が格別増大しないで良好なオーミック接合の微細コンタクトを得ることができる製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明は、ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成されるＣＭＯＳ回路を有する半導体装置において、ｐ型半導体へのコンタクトの接合部における金属シリサイド層の仕事関数が、ｎ型半導体へのコンタクトの接合部における金属シリサイド層の仕事関数よりも高いことに特徴がある。また、その製造方法において、仕事関数が４．８ｅＶ以上の導電体膜を選択的にコンタクト孔に成膜し、その後導電体膜からその構成元素をシリコン半導体基板と反応させることを特徴としている。また、仕事関数が４．３ｅＶ以下の導電体膜を選択的にコンタクト孔に成膜し、その後導電体膜からその構成元素をシリコン半導体基板と反応させることを特徴としている。いずれの領域のコンタクトも良好なオーミック接合を得ることができ、これらコンタクトを形成する方法において工程数を増やすことなく実施することが可能になる。
【０００８】
本発明の半導体装置は、シリコン半導体基板と、前記シリコン半導体基板の表面領域に形成されたｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路と、前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に形成された絶縁膜と、前記絶縁膜に形成され、前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔と、前記第１のコンタクト孔の底部に前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層と、前記絶縁膜に形成され、前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔と、前記第２のコンタクト孔の底部に前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを備え、前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴としている。前記第１のコンタクト孔に埋め込まれる第１のコンタクトは、前記第１のコンタクト孔底面の第１の金属シリサイド層、前記第１のコンタクト孔側面に形成されたバリア層及び前記バリア層と前記第１の金属シリサイド層とに囲まれた金属膜から構成されているようにしても良い。
【０００９】
前記第２のコンタクト孔に埋め込まれる第２のコンタクトは、前記第２のコンタクト孔底面の第２の金属シリサイド層、前記第２のコンタクト孔側面に形成されたバリア層及び前記バリア層と前記第２の金属シリサイド層とに囲まれた金属膜から構成されているようにしても良い。前記第２の金属シリサイド層は、仕事関数４．８ｅＶ以上の金属を含むようにしても良い。前記仕事関数４．８ｅＶ以上の金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｓｂ、Ｂｉの中から選択された少なくとも１つの元素からなるようにしても良い。前記第１の金属シリサイド層は、仕事関数４．３ｅＶ以下の金属を含むようにしても良い。前記仕事関数４．３ｅＶ以下の金属は、Ｉｎ、Ｔｌ、Ｇａの中から選択された少なくとも１つの元素からなるようにしても良い。
【００１０】
本発明の半導体装置の製造方法は、シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、前記第１のコンタクト孔及び第２のコンタクト孔に第１の導電膜を形成し、その後第２の導電膜を前記第１の導電膜上に形成する工程と、前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記ｐ型不純物拡散領域との反応により形成された第１の金属シリサイド層とを形成する工程と、前記第２のコンタクト孔内に形成された前記第１の導電膜、前記第２の導電膜及び前記第１の金属シリサイド層を除去する工程と、前記第２のコンタクト孔内の底面に第３の導電膜を形成し、これを熱処理して前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層を形成する工程と、前記第２のコンタクト孔内において、前記第２の金属シリサイド層上に前記第１の導電膜及び前記第２の導電膜を順次形成する工程とを備え、前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴としている。
【００１１】
前記第２のコンタクト孔内の底面上の第３の導電膜は、無電解メッキ法により形成しても良い。前記第３の導電膜は、Ｐｔでもよい。前記第２の金属シリサイド層は、仕事関数４．８ｅＶ以上の金属を含んでも良い。前記仕事関数４．８ｅＶ以上の金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｓｂ、Ｂｉの中から選択された少なくとも１つの元素からなるようにしても良い。前記第１の金属シリサイド層は、仕事関数４．３ｅＶ以下の金属を含むようにしても良い。前記仕事関数４．３ｅＶ以下の金属は、Ｉｎ、Ｔｌ、Ｇａの中から選択された少なくとも１つの元素からなるようにしても良い。
【００１２】
また、本発明の半導体装置の製造方法は、シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、前記第１のコンタクト孔及び第２のコンタクト孔に第１の導電膜を形成し、その後前記第２のコンタクト孔に第２の導電膜を前記第１の導電膜上に形成する工程と、前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記第１の導電膜と前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記第１及び第２の導電膜と前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを形成する工程と、前記第１のコンタクト孔内の前記第１の導電膜上に第３の導電膜を形成する工程とを備え、前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴としている。
【００１３】
また、本発明の半導体装置の製造方法は、シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、前記第１のコンタクト孔底面に第１の導電膜を形成する工程と、前記底面に第１の導電膜が形成された前記第１のコンタクト孔内及び前記第２のコンタクト孔内に第２の導電膜を形成する工程と、前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記第１及び第２の導電膜と前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記第２の導電膜と前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを形成する工程と、前記第１及び第２のコンタクト孔内の第２の導電膜上に第３の導電膜を形成する工程とを備え、前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴としている。前記第１のコンタクト孔内の底面上の第１の導電膜は、無電解メッキ法により形成されるようにしても良い。前記第１の導電膜は、Ｉｎであるようにしても良い。
【００１４】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図３を参照して第１の実施例を説明する。
図１乃至図３は、ＣＭＯＳ構造の半導体装置のコンタクト形成工程を説明する製造工程断面図である。はじめに、ＳＴＩ(Shallow Trench Isolation)などの素子分離１０１が形成された単結晶シリコン半導体基板１００上にシリコン酸化膜などのゲート絶縁膜１０２を形成し、その上に、例えば、ＣＶＤ(Chemical Vapour Depositin) 法により多結晶シリコン膜１０３を堆積させる。次いで、Ｗ／ＷＮx 積層膜１０４をスパッタリング法により成膜する。さらに、その上にＣＶＤ法によりシリコン窒化膜１０５を積層する。次いで所望のパターンにシリコン窒化膜１０５、Ｗ／ＷＮｘ積層膜１０４、多結晶シリコン膜１０３をＲＩＥなどの異方性エッチング法によりエッチングして多結晶シリコン膜１０３とＷ／ＷＮx 積層膜１０４とからなるゲート電極を形成する。さらに、例えば、ｎＭＯＳ領域にはＡｓ＋イオンを注入し、ｐＭＯＳ領域にはＢ＋イオンを注入し９００℃、５秒の条件で加熱処理を施すことによって、ｎＭＯＳ領域にはｎ型不純物拡散領域（ソース／ドレイン領域）１０６、ｐＭＯＳ領域にはｐ型不純物拡散領域（ソース／ドレイン領域）１０６′を形成する。
【００１５】
さらに、ゲート電極を被覆するように、シリコン半導体基板１００上にシリコン窒化膜（ＳｉＮ）１０７を堆積した後、シリコン窒化膜１０７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜１０７で囲む構造にする。さらに、シリコン窒化膜（ＳｉＮ）１０８をシリコン半導体基板全面に堆積させる（図１（ａ））。次に、シリコン酸化膜などの層間絶縁膜１０９を全面に堆積し、例えば、化学的機械的研磨（ＣＭＰ(Chemical Mechanical Polishing) ）法によって、層間絶縁膜１０９をシリコン窒化膜１０８の表面が露出するまで平坦化させ、その上に、シリコン酸化膜などの層間絶縁膜１１０を堆積させる。所望のコンタクトパターンで層間絶縁膜１１０、１０９、シリコン窒化膜１０８を異方性エッチングし、不純物拡散領域１０６、１０６′上にコンタクトを開口する（図１（ｂ））。
【００１６】
図１（ｂ）の状態で、例えば、膜厚３０ｎｍ程度のＴｉ膜１１１をスパッタリング法により成膜する。次に、例えば、５５０℃、６０分間程度のＨ2 ／Ｎ2 雰囲気で加熱処理を施し、チタン表面を窒化するとともにコンタクト孔底にチタンシリサイド層１１２を形成する。さらに、例えば、ＷＦ6 、ＳｉＨ4 及び水素をソースガスにしてＷ（タングステン）膜１１３を成膜し、コンタクト孔内部へＷ膜１１３を埋め込む。その後、化学的機械的研磨（ＣＭＰ）法により、Ｗ膜１１３及びＴｉ膜１１１を層間絶縁膜１１０の表面が露出するまで研磨する。その上に、チタン窒化膜（ＴｉＮ）１１４、Ａｌ膜１１５、チタン窒化膜（ＴｉＮ）１１６を積層し、所望のパターンに異方性エッチングする。このようにしてコンタクトを介してトランジスタと配線層を接続する。
このようにして、ｎＭＯＳＦＥＴ／ｐＭＯＳＦＥＴにコンタクト孔底部がチタンシリサイドから構成されるコンタクトを形成する。しかし、チタンシリサイドの仕事関数は４．０ｅＶであるため、ｎ型半導体に対してはオーミックコンタクトとなるが、ｐ型半導体に対しては非オーミックコンタクト（＝ショットキー接合）となり、ｐ型不純物拡散領域１０６′上のコンタクト抵抗値は、ｎ型不純物拡散領域１０６のそれよりも高くなってしまう（図２（ａ））。
【００１７】
そこで、この実施例では図１（ｂ）の状態で、例えば、ＮＭＯＳ領域のコンタクト孔をレジスト１１８で覆った状態で、亜硝酸アンモニウム白金溶液（Ｐｔ（ＮＨ3 ）2 （ＮＯ2 ）2 ）をめっき液として使用し、めっき槽温度６０〜８０℃、めっき液のｐＨ１〜４の条件で無電解めっき法によりＰＭＯＳ領域のコンタクト孔底面にＰｔ膜１１７を成膜する。この時、Ｐｔ膜１１７の成膜をＣＶＤやＰＶＤにより行うことも考えられるが、この場合、レジストなどの有機材料上へもＰｔ膜が成膜される。しかしながら、２００℃以上の高温やスパッタ粒子によるプラズマダメージに耐えられる有機材料は乏しく、また、有機材料と金属材料の密着性が悪く、膜剥がれ等の問題が発生するため、現実的ではない。また、全面にＰｔ膜を成膜することも考えられるが、この場合、ＮＭＯＳ領域のＰｔ膜をドライエッチング等により選択的に除去する必要がある。しかし、Ｐｔ膜に代表される貴金属のハロゲン化物は蒸気圧が低く、ドライエッチングし難い材料である。それゆえ、イオンミリングのように物理的にはじき飛ばすような手法でしか貴金属をパターニングできず、微細パターンの加工は困難である（図２（ｂ））。
【００１８】
その後、レジスト膜を除去した後、例えば、膜厚３０ｎｍ程度のＴｉ膜１１１をスパッタ法により成膜した。次に、例えば、５５０℃、６０分間程度のＨ2 ／Ｎ2 雰囲気で加熱処理を施す。このとき、チタン表面を窒化するとともにＮＭＯＳ領域ではコンタクト孔底にチタンシリサイド層１１２が形成されるが、ＰＭＯＳ領域ではＰｔ及びチタンのシリサイド層１１９が形成される。Ｐｔ等の貴金属は４００℃程度の低温でもシリコンと容易に反応し、且つシリコン半導体基板中の拡散係数も高い。さらに、重要なことはＰｔの仕事関数が５．０ｅＶと高いことである。それゆえ、半導体／シリサイド界面層では高濃度のＰｔが存在するため、シリサイド層の仕事関数は、チタンシリサイドのそれよりも高くなる。
さらに、例えば、ＷＦ 6 、ＳｉＨ 4 及び水素をソースガスにしてＷ膜１１３を成膜し、コンタクト内部へＷ膜を埋め込んだ。その後、化学的機械的研磨（ＣＭＰ）法により、Ｗ膜１１３及びＴｉ膜１１１を層間絶縁膜１１０の表面が露出するまで研磨する。
【００１９】
そして、その上に、チタン窒化膜（ＴｉＮ）１１４、Ａｌ膜１１５、チタン窒化膜（ＴｉＮ）１１６を順次積層し、さらに、この積層膜を所望のパターンに異方性エッチングして配線層を形成する。このようにしてコンタクト孔内のコンタクトを介してトランジスタと配線層とを接続する（図３）。
その結果、ｐ型半導体（ｐ型不純物拡散領域１０６′）へのコンタクト孔底のシリサイド層の仕事関数は、ｎ型半導体（ｎ型不純物拡散領域１０６）へのコンタクト孔底のシリサイド層の仕事関数よりも高くすることが可能となり、ｎ型半導体上のコンタクト抵抗を上げることなく、ｐ型半導体上のコンタクト抵抗を下げることが可能になる。また、この実施例ではコンタクト開口は一回であり、工程数を増やすことなく、ｐ型半導体へのコンタクト孔底のシリサイド層の仕事関数は、ｎ型半導体へのコンタクト孔底のシリサイド層の仕事関数よりも高くすることが可能になる。
【００２０】
さらに、コンタクト孔底にのみ所望の金属が成膜されれば良く、コンタクト内部に全てＰｔ膜が埋め込まれても埋め込まれなくとも良いため、埋め込み技術を必要とするような成膜技術を必要としない。
なお、この実施例では、Ｐｔシリサイド形成をチタン成膜後にチタンシリサイド形成とともに行ったが、例えば、Ｐｔ成膜後に熱処理等で予めＰｔシリサイドを形成しても良い。
この実施例では、白金の金属塩として亜硝酸アンモニウム白金を用いたが、塩化白金酸アンモニウムＰｔＣｌ6 ・（ＮＨ4 ）2 、塩化白金酸Ｈ2 ＰｔＣｌ6 でも良い。また、この実施例では、仕事関数が４．８ｅＶ以上の材料としてＰｔを用いたが、Ｐｄ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｓｂ、Ｂｉ又はこれらの組み合わせでも良く、電解めっきの際にはこれら金属塩、例えば、（ＮＨ3 ）4 Ｐｔ（ＮＯ3 ）2 、ＰｄＣｌ2 、ＰｄＳＯ4 、ＮｉＣｌ2 、ＮｉＳＯ4 、ＣｏＳＯ4 をめっき液として使用すれば良い。
この実施例では無電解めっきを用いてＰｔ膜を成膜したが、本発明では、電解めっきを用いても良い。
【００２１】
次に、図４乃至図７を参照して第２の実施例を説明する。
図４乃至図７は、ＣＭＯＳ構造の半導体装置のコンタクト形成工程を説明する工程断面図である。はじめにＳＴＩ等の素子分離２０１が形成された単結晶シリコン半導体基板２００上にシリコン酸化膜などのゲート絶縁膜２０２を形成し、その上に、例えば、ＣＶＤ法により多結晶シリコン膜２０３を堆積させる。次いで、Ｗ／ＷＮｘ積層膜２０４をスパッタリング法により成膜させる。さらに、その上にＣＶＤ法によりシリコン窒化膜（ＳｉＮ）２０５を積層する。次いで、所望のパターンにシリコン窒化膜２０５、Ｗ／ＷＮｘ積層膜２０４、多結晶シリコン膜２０３をＲＩＥなどの異方性エッチング法によりエッチングしてゲート電極（多結晶シリコン膜２０３及びＷ／ＷＮx 積層膜２０４から構成される）を形成する。
【００２２】
さらに、例えば、ｎＭＯＳ領域にはＡｓ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入し、９００℃、５秒の条件で加熱処理を施すことによって、ソース／ドレイン領域となる不純物拡散領域２０６、２０６′を形成する。さらに、ゲート電極を被覆するように、半導体基板２００上にシリコン窒化膜２０７を堆積した後、シリコン窒化膜２０７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜２０７で囲む構造にする。さらに、ゲート電極を被覆するように、シリコン窒化膜（ＳｉＮ）２０８をシリコン半導体基板全面に堆積する（図４（ａ））。
次いで、シリコン酸化膜などの層間絶縁膜２０９を全面に堆積し、例えば、化学的機械的研磨（ＣＭＰ）法によって、層間絶縁膜２０９をシリコン窒化膜２０８の表面が露出するまで平坦化し、その上に、層間絶縁膜２１０を堆積させる。所望のコンタクトパターンに層間絶縁膜２１０、２０９、シリコン窒化膜２０８をＲＩＥなどの異方性エッチングし、拡散層２０６、２０６′上にコンタクト孔を開口する（図４（ｂ））。
【００２３】
その後、コンタクト孔内部を被覆するように半導体基板２００上に、例えば、膜厚約３０ｎｍのＴｉ膜２１１をスパッタ法により成膜する（図５（ａ））。次に、例えば、ＮＭＯＳ領域をレジスト２１２で覆った状態で、例えば、ＰｄＳＯ４をめっき液として用い、めっき槽温度６０〜８０℃、めっき液のｐＨ１〜４、電流密度０．２〜４Ａ／ｃｍ2 の範囲で電解めっき法によりＰＭＯＳ領域のＴｉ膜２１１上へＰｄ膜２１３を成膜する。なお、この時ＰＭＯＳ領域のコンタクト孔はＰｄ膜２１３で埋め込まれても、埋め込まれなくとも良い（図５（ｂ））。次に、レジスト膜を除去した後、例えば、６００℃９０分間程度のＮ2 雰囲気で加熱処理を施す。このとき、ＮＭＯＳ領域ではコンタクト孔底にチタンシリサイド層２１４が形成されるが、ＰＭＯＳ領域ではＰｄおよびチタンのシリサイド層２１５が形成される。Ｐｄシリサイドの仕事関数は高いので、Ｐｄ及びＴｉのシリサイド層２１５の仕事関数は、チタンシリサイド層の仕事関数よりも高くなる（図６（ａ））。
【００２４】
次に、例えば、ＷＦ6 、ＳｉＨ4 及び水素をソースガスにＷ膜２１６を成膜し、コンタクト内部へ金属膜を埋め込んだ。その後、ＣＭＰ法により、Ｗ膜２１６、Ｔｉ膜２１１、Ｐｄ膜２１３を層間絶縁膜２１０の表面が露出するまで研磨する（図６（ｂ））。次に、例えば、シリコン酸化膜などの層間絶縁膜２１７を層間絶縁膜２１０上に堆積させた後、配線溝となる所望の溝パターンを開口する（図７（ａ））。そして、Ｔａ／ＴａＮ積層膜２１８、Ｃｕ膜２１９を溝内部に順次埋め込んだ後、ＣＭＰ法によりＴａ／ＴａＮ積層膜２１８、Ｃｕ膜２１９を層間絶縁膜２１７の表面が露出するまで研磨する。このようにしてコンタクトを介して半導体基板２００の表面領域に形成されたトランジスタと半導体基板２００上の配線層とを接続する（図７（ｂ））。
【００２５】
以上のように、ｐ型半導体（ｐ型不純物拡散領域２０６′）へのコンタクト孔底のシリサイド層の仕事関数は、ｎ型半導体（ｎ型不純物拡散領域２０６）へのコンタクト孔底のシリサイド層のそれよりも高くすることが可能となり、ｎ型半導体上のコンタクト抵抗を上げることなく、ｐ型半導体上のコンタクト抵抗を下げることが可能になる。
【００２６】
次に、図８及び図９を参照して第３の実施例を説明する。
図８及び図９は、微細コンタクトを有する半導体装置のコンタクト形成工程を説明する工程断面図である。
まず、ＳＴＩなどの素子分離領域３０１を有する単結晶シリコン半導体基板３００上にシリコン酸化膜などのゲート絶縁膜３０２を形成し、その上に、例えば、ＣＶＤ法により多結晶シリコン膜３０３を堆積させる。次に、ＷＳｉx 膜３０４をスパッタリング法により成膜する。さらに、その上にＣＶＤ法によりシリコン窒化膜（ＳｉＮ）３０５を積層する。次に、所望のパターンにシリコン窒化膜３０５、ＷＳｉx 膜３０４、多結晶シリコン膜３０３を異方性エッチングし、ＷＳｉx 膜３０４及び多結晶シリコン膜３０３からなるゲート電極を形成する。
さらに、例えば、ｎＭＯＳ領域にはＡｓ＋イオンを注入し、ｐＭＯＳ領域にはＢ＋イオンを注入し、９００℃、５秒の加熱処理を施すことによって、ソース／ドレイン領域であるｎ型不純物拡散領域３０６及びｐ型不純物拡散領域３０６′を形成する。さらに、シリコン窒化膜３０７を堆積した後、そのエッチバックを行って電極パターンの側壁部分をシリコン窒化膜３０７で囲む構造にする。さらに、シリコン窒化膜３０８をシリコン半導体基板３００の全面に堆積する（図８（ａ））。
【００２７】
次に、シリコン酸化膜などの層間絶縁膜３０９を全面に堆積し、例えば、ＣＭＰ法によって、層間絶縁膜３０９をシリコン窒化膜３０８の表面が露出するまで平坦化し、その上に、層間絶縁膜３１０を堆積する。所望のコンタクトパターンに層間膜３１０、３０９、シリコン窒化膜３０８を異方性エッチングし、不純物拡散領域３０６、３０６′上にコンタクト孔を開口する（図８（ｂ））。
次に、例えば、ｐＭＯＳ領域をレジスト３１１で覆った状態で、無電解めっき法により、ｎＭＯＳ領域のコンタクト孔底に、Ｉｎ膜３１２を成膜させる（図９（ａ））。その後、例えば、膜厚約３０ｎｍのＷ膜３１３をスパッタリング法により成膜した。例えば、５５０℃、６０分間程度のＨ2 ／Ｎ2 雰囲気で加熱処理を施す（図９（ｂ））。
【００２８】
このとき、ｐＭＯＳ領域ではコンタクト孔底にタングステンシリサイド層３１４が形成されるが、ｎＭＯＳ領域ではＩｎ及びタングステンのシリサイド層３１５が形成される。このときタングステンシリサイドの仕事関数は、４．８ｅＶ程度であり、したがって、ｐ型半導体（ｐ型不純物拡散領域）に対してはオーミックコンタクトとなるが、ｎ型半導体（ｎ型不純物拡散領域）に対しては非オーミックコンタクト（すなわちショットキー接合）となり、ｎ型不純物拡散領域上のコンタクト抵抗値はｐ型不純物拡散領域よりも高くなってしまう。しかし、Ｉｎは３００℃程度の低温でもシリコンと容易に反応し、且つシリコン半導体基板中の拡散係数も高い。さらに、重要なことはＩｎの仕事関数が４．０ｅＶと低いことである。それゆえ、半導体／シリサイド界面層では高濃度のＩｎが存在するため、シリサイド層の仕事関数は、タングステンシリサイドの仕事関数よりも低くなる。
なお、この実施例では、インジウムシリサイド形成をチタン成膜後にタングステンシリサイド形成とともに行ったが、例えば、Ｉｎ成膜後に熱処理等で予めインジウムシリサイドを形成しても良い。
【００２９】
さらに、例えば、ＷＦ6 、ＳｉＨ4 及び水素をソースガスにＷ膜３１６を成膜して、コンタクト内部へＷ膜を埋め込んだ。その後、ＣＭＰ法により、Ｗ膜３１６及びＷ膜３１３を層間絶縁膜３１０の表面が露出するまで研磨する。その上に、ＴｉＮ膜３１７、Ａｌ膜３１８、ＴｉＮ膜３１９を積層し、この積層膜を所望のパターンにＲＩＥなどにより異方性エッチングする。このようにしてコンタクトを介してトランジスタと配線層とを接続する。
以上のように、ｎ型半導体（ｎ型不純物拡散領域）へのコンタクト孔底のシリサイド層の仕事関数は、ｐ型半導体（ｐ型不純物拡散領域）へのコンタクト孔底のシリサイド層の仕事関数よりも低くすることが可能となり、ｐ型半導体上のコンタクト抵抗を上げることなく、ｎ型半導体上のコンタクト抵抗を下げることが可能になる。
【００３０】
この実施例では、仕事関数が４．３ｅＶ以下の材料としてＩｎを用いたが、本発明ではＧａ、Ｔｌ又はこれらの組み合わせを用いても良い。
なお、この実施例ではｎＭＯＳ領域のコンタクトにＩｎをメッキ法で成膜したが、第１の実施例のＰｔめっきと組み合わせて、ｎＭＯＳ／ｐＭＯＳ領域のそれぞれのコンタクトに適した仕事関数を有する金属を成膜しても良い。
【００３１】
【発明の効果】
本発明によれば、ｎ型半導体上のコンタクト抵抗を上げることなくｐ型半導体上のコンタクト抵抗を下げることができる。また、工程数を増やすことなく、このようにコンタクト抵抗を制御することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の製造工程断面図。
【図２】本発明の第１の実施例の半導体装置の製造工程断面図。
【図３】本発明の第１の実施例の半導体装置の製造工程断面図。
【図４】本発明の第２の実施例の半導体装置の製造工程断面図。
【図５】本発明の第２の実施例の半導体装置の製造工程断面図。
【図６】本発明の第２の実施例の半導体装置の製造工程断面図。
【図７】本発明の第２の実施例の半導体装置の製造工程断面図。
【図８】本発明の第３の実施例の半導体装置の製造工程断面図。
【図９】本発明の第３の実施例の半導体装置の製造工程断面図。
【符号の説明】
１００、２００、３００ 単結晶シリコン半導体基板
１０１、２０１、３０１ 素子分離
１０２、２０２、３０２ ゲート絶縁膜
１０３、２０３、３０３ 多結晶シリコン膜
１０４、２０４、３０４ Ｗ／ＷＮx 積層膜
１０５、２０５、３０５ シリコン窒化膜
１０６、２０６、３０６ ｎ型不純物拡散領域
１０６′、２０６′、３０６′ ｐ型不純物拡散領域
１０７、１０８、２０７、２０８、３０７、３０８ シリコン窒化膜
１０９、１１０、２０９、２１０、３０９、３１０ 層間絶縁膜
１１１、２１１ Ｔｉ膜
１１２、２１４ チタンシリサイド層
１１３、２１６、３１３、３１６ Ｗ膜
１１４、１１６、３１７、３１９ ＴｉＮ膜
１１５ Ａｌ膜
１１７ Ｐｔ膜
１１８、２１２、３１１ レジスト
１１９ ＰｔＴｉシリサイド層
２１３ Ｐｄ膜
２１５ Ｐｄチタンシリサイド層
２１７ 層間膜
２１８ Ｔａ／ＴａＮ積層膜
２１９ Ｃｕ膜
３１２ Ｉｎ膜
３１４ タングステンシリサイド層
３１５ Ｉｎタングステンシリサイド層
３１８ Ａｌ膜

Claims (4)

  1. シリコン半導体基板と、
    前記シリコン半導体基板の表面領域に形成されたｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路と、
    前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に形成された絶縁膜と、
    前記絶縁膜に形成され、前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔と、
    前記第１のコンタクト孔の底部に第１の金属と前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層と、
    前記絶縁膜に形成され、前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔と、
    前記第２のコンタクト孔の底部に前記第１の金属、第２の金属及び前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを備え、
    前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴とする半導体装置。
  2. シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、
    前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、
    前記第２のコンタクト孔に第１の導電膜を形成する工程と、
    前記第１のコンタクト孔及び第２のコンタクト孔に第２の導電膜を形成する工程と、
    前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記ｎ型不純物拡散領域と前記第２の導電膜との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記ｐ型不純物拡散領域と前記第１の導電膜及び前記第２の導電膜との反応により形成された第２の金属シリサイド層とを形成する工程とを備え、
    前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴とする半導体装置の製造方法。
  3. シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、
    前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、
    前記第１のコンタクト孔及び第２のコンタクト孔に第２の導電膜を形成し、その後前記第２のコンタクト孔に第１の導電膜を前記第２の導電膜上に形成する工程と、
    前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記第１の導電膜と前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記第１及び第２の導電膜と前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを形成する工程と、
    前記第１のコンタクト孔内の前記第１の導電膜上に第３の導電膜を形成する工程とを備え、
    前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴とする半導体装置の製造方法。
  4. シリコン半導体基板の表面領域にｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとから構成された相補型ＭＩＳＦＥＴ回路を形成する工程と、
    前記相補型ＭＩＳＦＥＴ回路が形成されたシリコン半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に前記ｎＭＩＳＦＥＴを構成するｎ型不純物拡散領域を底面に露出させた第１のコンタクト孔及び前記ｐＭＩＳＦＥＴを構成するｐ型不純物拡散領域を底面に露出させた第２のコンタクト孔を形成する工程と、
    前記第１のコンタクト孔底面に第１の導電膜を形成する工程と、
    前記底面に第１の導電膜が形成された前記第１のコンタクト孔内及び前記第２のコンタクト孔内に第２の導電膜を形成する工程と、
    前記シリコン半導体基板を熱処理して前記第１のコンタクト孔の底部に前記第１及び第２の導電膜と前記ｎ型不純物拡散領域との反応により形成された第１の金属シリサイド層及び前記第２のコンタクト孔の底部に前記第２の導電膜と前記ｐ型不純物拡散領域との反応により形成された第２の金属シリサイド層とを形成する工程と、
    前記第１及び第２のコンタクト孔内の第２の導電膜上に第３の導電膜を形成する工程とを備え、
    前記第２の金属シリサイド層の仕事関数は、前記第１の金属シリサイド層の仕事関数よりも高いことを特徴とする半導体装置の製造方法。
JP2002323493A 2002-11-07 2002-11-07 半導体装置及びその製造方法 Expired - Fee Related JP3803631B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002323493A JP3803631B2 (ja) 2002-11-07 2002-11-07 半導体装置及びその製造方法
US10/701,435 US7354819B2 (en) 2002-11-07 2003-11-06 Method of manufacturing CMOS with silicide contacts
US12/071,887 US7667274B2 (en) 2002-11-07 2008-02-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002323493A JP3803631B2 (ja) 2002-11-07 2002-11-07 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2004158663A JP2004158663A (ja) 2004-06-03
JP2004158663A5 JP2004158663A5 (ja) 2005-03-03
JP3803631B2 true JP3803631B2 (ja) 2006-08-02

Family

ID=32697454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002323493A Expired - Fee Related JP3803631B2 (ja) 2002-11-07 2002-11-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7354819B2 (ja)
JP (1) JP3803631B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
JP4534164B2 (ja) * 2006-07-25 2010-09-01 エルピーダメモリ株式会社 半導体装置の製造方法
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
US7768074B2 (en) * 2008-12-31 2010-08-03 Intel Corporation Dual salicide integration for salicide through trench contacts and structures formed thereby
DE102010004230A1 (de) 2009-01-23 2010-10-14 Qimonda Ag Integrierter Schaltkreis mit Kontaktstrukturen für P- und N-Dotierte Gebiete und Verfahren zu dessen Herstellung
CN103000675B (zh) * 2011-09-08 2015-11-25 中国科学院微电子研究所 低源漏接触电阻mosfets及其制造方法
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6113500B2 (ja) * 2012-12-27 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20140101218A (ko) 2013-02-08 2014-08-19 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102061265B1 (ko) 2013-07-23 2019-12-31 삼성전자주식회사 반도체 장치 및 그 제조방법
US20150372100A1 (en) * 2014-06-19 2015-12-24 GlobalFoundries, Inc. Integrated circuits having improved contacts and methods for fabricating same
KR102231205B1 (ko) 2014-11-19 2021-03-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105762106B (zh) * 2014-12-18 2021-02-19 联华电子股份有限公司 半导体装置及其制作工艺
US9748281B1 (en) * 2016-09-15 2017-08-29 International Business Machines Corporation Integrated gate driver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JPH11214650A (ja) 1998-01-23 1999-08-06 Toshiba Corp 半導体装置及びその製造方法
JP2000286411A (ja) 1999-03-29 2000-10-13 Toshiba Corp 半導体装置とその製造方法
JP2001250792A (ja) 2000-03-06 2001-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
JP3833903B2 (ja) 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP2002198325A (ja) 2000-12-26 2002-07-12 Toshiba Corp 半導体装置およびその製造方法
DE10208904B4 (de) * 2002-02-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types

Also Published As

Publication number Publication date
US7667274B2 (en) 2010-02-23
US20040142567A1 (en) 2004-07-22
JP2004158663A (ja) 2004-06-03
US7354819B2 (en) 2008-04-08
US20080157214A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US7667274B2 (en) Semiconductor device and method of manufacturing the same
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
CN101515563B (zh) 覆盖层的制造方法
JP4685352B2 (ja) 集積回路の製造方法、銅シードの堆積を行った後に行われる注入方法、バリア／シード界面層の形成方法、及び集積回路にビアを形成する方法。
JP5379848B2 (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
US20080290421A1 (en) Contact barrier structure and manufacturing methods
KR102300699B1 (ko) 상부 금속 라우팅 층에 리피터 / 버퍼를 포함하는 반도체 장치 및 그 제조 방법
JP2011018742A (ja) 半導体装置の製造方法
JP2004152995A (ja) 半導体装置の製造方法
US6909145B2 (en) Metal spacer gate for CMOS FET
JP4751705B2 (ja) 半導体装置の製造方法
JP2006165435A (ja) 半導体装置及びその製造方法
US20050037580A1 (en) Manufacturing method for semiconductor device
JP2007214436A (ja) 半導体装置の製造方法および半導体装置
JPH11261063A (ja) 半導体装置の製造方法
CN113078151A (zh) 集成电路装置
JP2002217311A (ja) 半導体装置及びその製造方法
JP2005050859A (ja) 半導体装置の製造方法
JP2005243664A (ja) 半導体装置およびその製造方法
KR100755671B1 (ko) 균일한 두께의 니켈 합금 실리사이드층을 가진 반도체 소자및 그 제조 방법
JP4392181B2 (ja) 半導体装置の製造方法
JP4018843B2 (ja) 半導体装置の製造方法
JP2007324230A (ja) 半導体装置及び半導体装置の製造方法
JP2001291770A (ja) 半導体装置の製造方法および半導体装置
JP2011018829A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees