JP2000286411A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2000286411A JP2000286411A JP11087096A JP8709699A JP2000286411A JP 2000286411 A JP2000286411 A JP 2000286411A JP 11087096 A JP11087096 A JP 11087096A JP 8709699 A JP8709699 A JP 8709699A JP 2000286411 A JP2000286411 A JP 2000286411A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- group
- impurity
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 接触抵抗に起因する寄生抵抗の抑制を計り、
その結果として低い電圧で高い駆動力を有し速い速度で
動作する半導体装置を提供する。 【解決手段】 半導体装置に於いて、Ｎ型半導体層上と
Ｐ型半導体層上とに異なる金属ないしは金属珪化物の層
を設ける。これにより半導体装置を形成すると、配線の
金属とシリコンとの界面の接触抵抗をＮ型半導体層上と
Ｐ型半導体層上とで同時に低減する事ができる。その
為、素子の寄生抵抗を抑制する事が可能となり、低い電
圧下で高い駆動力を有する電界効果トランジスターが構
築される。その結果として低い電源電圧下で速い速度で
動作する半導体装置が提供される。
その結果として低い電圧で高い駆動力を有し速い速度で
動作する半導体装置を提供する。 【解決手段】 半導体装置に於いて、Ｎ型半導体層上と
Ｐ型半導体層上とに異なる金属ないしは金属珪化物の層
を設ける。これにより半導体装置を形成すると、配線の
金属とシリコンとの界面の接触抵抗をＮ型半導体層上と
Ｐ型半導体層上とで同時に低減する事ができる。その
為、素子の寄生抵抗を抑制する事が可能となり、低い電
圧下で高い駆動力を有する電界効果トランジスターが構
築される。その結果として低い電源電圧下で速い速度で
動作する半導体装置が提供される。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】図１４ないし図１６は、従来の技術に依
る半導体装置の一部としての電界効果トランジスターの
製造工程の断面図である。この電界効果トランジスター
は次の様にして製造される。
る半導体装置の一部としての電界効果トランジスターの
製造工程の断面図である。この電界効果トランジスター
は次の様にして製造される。
【０００３】先ず図１４（ａ）に示される工程が行われ
る。すなわちＰ型シリコン基板１に例えばトレンチ素子
分離法により素子分離領域２を形成する。続いてＰウエ
ル形成領域に例えばＢイオンを１００ｋｅＶ、２．０×
１０１３ｃｍ−２で注入し、Ｎウエル形成領域に例えば
Ｐイオンを１６０ｋｅＶ、６．０×１０１２ｃｍ−２で
注入する。その後に例えば１１９０℃、１５０分の熱工
程を経る事によりＰウエル領域３およびＮウエル領域４
を形成する。
る。すなわちＰ型シリコン基板１に例えばトレンチ素子
分離法により素子分離領域２を形成する。続いてＰウエ
ル形成領域に例えばＢイオンを１００ｋｅＶ、２．０×
１０１３ｃｍ−２で注入し、Ｎウエル形成領域に例えば
Ｐイオンを１６０ｋｅＶ、６．０×１０１２ｃｍ−２で
注入する。その後に例えば１１９０℃、１５０分の熱工
程を経る事によりＰウエル領域３およびＮウエル領域４
を形成する。
【０００４】次に図１４（ｂ）に示される工程が行われ
る。すなわちＰウエル領域３中に、所望のしきい値電圧
を得る為に例えばＢイオン５を３０ｋｅＶ、１．０×１
０１ ３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節し、 Ｎウエル領域４中に、所望のしきい値電圧
を得る為に例えばＰイオン６を１５０ｋｅＶ、１．５×
１０１３ｃｍ−２で注入する事によりチャネル表面の濃
度を調節する。そして、例えば８００℃の１０％ＨＣｌ
雰囲気で半導体１の表面を酸化する事により、例えば厚
さ７ｎｍの酸化シリコン膜７を形成する。
る。すなわちＰウエル領域３中に、所望のしきい値電圧
を得る為に例えばＢイオン５を３０ｋｅＶ、１．０×１
０１ ３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節し、 Ｎウエル領域４中に、所望のしきい値電圧
を得る為に例えばＰイオン６を１５０ｋｅＶ、１．５×
１０１３ｃｍ−２で注入する事によりチャネル表面の濃
度を調節する。そして、例えば８００℃の１０％ＨＣｌ
雰囲気で半導体１の表面を酸化する事により、例えば厚
さ７ｎｍの酸化シリコン膜７を形成する。
【０００５】そして図１４（ｃ）に示される工程が行わ
れる。前記酸化シリコン膜７の上に例えばＬＰＣＶＤ法
により厚さ２００ｎｍの多結晶シリコン膜を堆積し、例
えばＲＩＥ法により前記多結晶シリコン膜を切ってゲー
ト電極８を形成する。続いてＮチャネル電界効果トラン
ジスター形成領域に例えばＡｓイオン９を５０ｋｅＶ、
５．０×１０１５ｃｍ−２で注入し、Ｐチャネル電界効
果トランジスター形成領域に例えばＢイオン１０を３０
ｋｅＶ、５．０×１０１５ｃｍ−２で注入する。
れる。前記酸化シリコン膜７の上に例えばＬＰＣＶＤ法
により厚さ２００ｎｍの多結晶シリコン膜を堆積し、例
えばＲＩＥ法により前記多結晶シリコン膜を切ってゲー
ト電極８を形成する。続いてＮチャネル電界効果トラン
ジスター形成領域に例えばＡｓイオン９を５０ｋｅＶ、
５．０×１０１５ｃｍ−２で注入し、Ｐチャネル電界効
果トランジスター形成領域に例えばＢイオン１０を３０
ｋｅＶ、５．０×１０１５ｃｍ−２で注入する。
【０００６】次に図１５（ａ）に示される工程が行われ
る。すなわち例えばＣＶＤ法等の方法により例えば厚さ
１００ｎｍの酸化シリコン膜を形成し、その後に例えば
ＲＩＥ法等の方法を用いる事により側壁１１を形成す
る。そして熱工程を経る事によりソースおよびドレイン
１２を形成する。
る。すなわち例えばＣＶＤ法等の方法により例えば厚さ
１００ｎｍの酸化シリコン膜を形成し、その後に例えば
ＲＩＥ法等の方法を用いる事により側壁１１を形成す
る。そして熱工程を経る事によりソースおよびドレイン
１２を形成する。
【０００７】続いて図１５（ｂ）に示される工程が行わ
れる。すなわち例えばスパッタ法等の方法により半導体
基板１の全面にＣｏ１３を１０ｎｍ堆積する。そして例
えば５００℃、６０秒の熱工程を施す事により、金属珪
化物層１４を形成する。
れる。すなわち例えばスパッタ法等の方法により半導体
基板１の全面にＣｏ１３を１０ｎｍ堆積する。そして例
えば５００℃、６０秒の熱工程を施す事により、金属珪
化物層１４を形成する。
【０００８】次に図１５（ｃ）に示される工程が行われ
る。すなわち例えば硫酸と過酸化水素水との混合液によ
る処理を施す事により未反応のＣｏを除去し、その後に
例えば７５０℃、３０秒の熱工程を施す。
る。すなわち例えば硫酸と過酸化水素水との混合液によ
る処理を施す事により未反応のＣｏを除去し、その後に
例えば７５０℃、３０秒の熱工程を施す。
【０００９】そして図１６（ａ）に示される工程が行わ
れる。すなわち層間絶縁膜として例えばＣＶＤ法で酸化
シリコン膜１５を例えば５００ｎｍ堆積し、配線孔１６
をＲＩＥ法にて開孔する。
れる。すなわち層間絶縁膜として例えばＣＶＤ法で酸化
シリコン膜１５を例えば５００ｎｍ堆積し、配線孔１６
をＲＩＥ法にて開孔する。
【００１０】続いて図１６（ｂ）に示される工程が行わ
れる。すなわち例えばシリコンを１％含有するアルミニ
ウム膜を例えばスパッタ法で堆積させ、パターニングに
より配線１７を形成する。そして例えば４５０℃フォー
ミングガス雰囲気でのシンターを経て、その後に表面部
に酸化シリコン膜（図示せず）を例えば１０００ｎｍ形
成し、パシベーション膜とする。
れる。すなわち例えばシリコンを１％含有するアルミニ
ウム膜を例えばスパッタ法で堆積させ、パターニングに
より配線１７を形成する。そして例えば４５０℃フォー
ミングガス雰囲気でのシンターを経て、その後に表面部
に酸化シリコン膜（図示せず）を例えば１０００ｎｍ形
成し、パシベーション膜とする。
【００１１】
【発明が解決しようとする課題】金属と半導体との界面
に於ける接触抵抗の接触抵抗率は理論的にはその界面に
形成されるＳｃｈｏｔｔｋｙのバリアにより説明され、
低い接触抵抗率を得る為にはＳｃｈｏｔｔｋｙのバリア
の高さが低い程よい事が知られている。そして、ある金
属がＮ型半導体との界面に形成するＳｃｈｏｔｔｋｙバ
リアの高さと、Ｐ型半導体との界面に形成するＳｃｈｏ
ｔｔｋｙバリアの高さとの和は、その半導体の禁制帯の
幅で与えられる事が知られている。従って、ある金属と
Ｎ型半導体との界面に於ける接触抵抗率と、その金属と
Ｐ型半導体との界面に於ける接触抵抗率とは、一方が低
ければ他方が低いと言う関係にある。ここで、従来の電
界効果トランジスターに於いてはＮチャネル電界効果ト
ランジスター上もＰチャネル電界効果トランジスター上
も同一の金属を用いて金属珪化物を形成していた。従っ
て、金属珪化物と電界効果トランジスターのソース、ド
レインないしゲートとの界面に於ける接触抵抗はＮ型電
界効果トランジスター上の値とＰ型電界効果トランジス
ター上とで同時に低い値を実現する事は不可能であっ
た。それ故、電界効果トランジスターの寄生抵抗を十分
に抑制する事はできず、高速動作の妨げとなっていた。
また高速動作を得ると言う事のみを考えるならば電源電
圧を高める事により実現する事はできるが、電源電圧を
高める事は消費電力の増大を引き起こしてしまうと言う
問題点がある。従って、従来は低消費電力かつ高速動作
をする集積回路を実現する事は困難であった。
に於ける接触抵抗の接触抵抗率は理論的にはその界面に
形成されるＳｃｈｏｔｔｋｙのバリアにより説明され、
低い接触抵抗率を得る為にはＳｃｈｏｔｔｋｙのバリア
の高さが低い程よい事が知られている。そして、ある金
属がＮ型半導体との界面に形成するＳｃｈｏｔｔｋｙバ
リアの高さと、Ｐ型半導体との界面に形成するＳｃｈｏ
ｔｔｋｙバリアの高さとの和は、その半導体の禁制帯の
幅で与えられる事が知られている。従って、ある金属と
Ｎ型半導体との界面に於ける接触抵抗率と、その金属と
Ｐ型半導体との界面に於ける接触抵抗率とは、一方が低
ければ他方が低いと言う関係にある。ここで、従来の電
界効果トランジスターに於いてはＮチャネル電界効果ト
ランジスター上もＰチャネル電界効果トランジスター上
も同一の金属を用いて金属珪化物を形成していた。従っ
て、金属珪化物と電界効果トランジスターのソース、ド
レインないしゲートとの界面に於ける接触抵抗はＮ型電
界効果トランジスター上の値とＰ型電界効果トランジス
ター上とで同時に低い値を実現する事は不可能であっ
た。それ故、電界効果トランジスターの寄生抵抗を十分
に抑制する事はできず、高速動作の妨げとなっていた。
また高速動作を得ると言う事のみを考えるならば電源電
圧を高める事により実現する事はできるが、電源電圧を
高める事は消費電力の増大を引き起こしてしまうと言う
問題点がある。従って、従来は低消費電力かつ高速動作
をする集積回路を実現する事は困難であった。
【００１２】本発明はこれらの事に鑑みてなされたもの
であり、その目的は寄生抵抗の低減を計り、その結果と
して低い電源電圧下でも高い駆動力を有し、少ない消費
電力で高速の動作をする半導体素子を提供する事にあ
る。
であり、その目的は寄生抵抗の低減を計り、その結果と
して低い電源電圧下でも高い駆動力を有し、少ない消費
電力で高速の動作をする半導体素子を提供する事にあ
る。
【００１３】
【課題を解決するための手段】この発明の半導体装置
は、Ｎ型半導体領域上とＰ型半導体領域上とに異なる金
属層を有する物として構成される。
は、Ｎ型半導体領域上とＰ型半導体領域上とに異なる金
属層を有する物として構成される。
【００１４】またこの発明の半導体装置の製造方法は、
シリコン基板上に絶縁膜を介してゲート電極を形成する
工程と、ゲート電極を挟んでソース領域とドレイン領域
とを形成する工程と、基板全面に少なくとも二種類の金
属を含む膜を形成する工程と、Ｎ型電界効果トランジス
ター形成領域上のみ前記金属膜の内の第一の金属を他の
金属に対して選択的に励起させる工程と、Ｐ型電界効果
トランジスター形成領域上のみ前記金属膜の内の第一の
金属とは異なる第二の金属を他の金属に対して選択的に
励起させる工程と、を含む物として構成される。
シリコン基板上に絶縁膜を介してゲート電極を形成する
工程と、ゲート電極を挟んでソース領域とドレイン領域
とを形成する工程と、基板全面に少なくとも二種類の金
属を含む膜を形成する工程と、Ｎ型電界効果トランジス
ター形成領域上のみ前記金属膜の内の第一の金属を他の
金属に対して選択的に励起させる工程と、Ｐ型電界効果
トランジスター形成領域上のみ前記金属膜の内の第一の
金属とは異なる第二の金属を他の金属に対して選択的に
励起させる工程と、を含む物として構成される。
【００１５】またこの発明の半導体装置の他の製造方法
は、シリコン基板上に絶縁膜を介してゲート電極を形成
する工程と、ゲート電極を挟んでソース領域とドレイン
領域とを形成する工程と、Ｎ型電界効果トランジスター
形成領域上のみ選択的に第一の金属膜を形成する工程
と、Ｐ型電界効果トランジスター形成領域上のみ第一の
金属とは異なる第二の金属膜を形成する工程と、を含む
物として構成される。 （作用）この発明の電界効果トランジスターに於いては
Ｎ型電界効果トランジスター上とＰ型電界効果トランジ
スター上とに異なる金属の層ないしは配線が形成されて
いるのでＮ型電界効果トランジスター上とＰ型電界効果
トランジスター上との双方に対して低い接触抵抗を実現
する事が可能となる。その為にＮ型電界効果トランジス
ターとＰ型電界効果トランジスターとで同時に寄生抵抗
の抑制を計る事ができる。従って、低い電源電圧の下で
高い駆動力を得る事が可能となる。その結果、低消費電
力かつ高速動作の高性能の半導体装置が実現される。
は、シリコン基板上に絶縁膜を介してゲート電極を形成
する工程と、ゲート電極を挟んでソース領域とドレイン
領域とを形成する工程と、Ｎ型電界効果トランジスター
形成領域上のみ選択的に第一の金属膜を形成する工程
と、Ｐ型電界効果トランジスター形成領域上のみ第一の
金属とは異なる第二の金属膜を形成する工程と、を含む
物として構成される。 （作用）この発明の電界効果トランジスターに於いては
Ｎ型電界効果トランジスター上とＰ型電界効果トランジ
スター上とに異なる金属の層ないしは配線が形成されて
いるのでＮ型電界効果トランジスター上とＰ型電界効果
トランジスター上との双方に対して低い接触抵抗を実現
する事が可能となる。その為にＮ型電界効果トランジス
ターとＰ型電界効果トランジスターとで同時に寄生抵抗
の抑制を計る事ができる。従って、低い電源電圧の下で
高い駆動力を得る事が可能となる。その結果、低消費電
力かつ高速動作の高性能の半導体装置が実現される。
【００１６】
【発明の実施の形態】（第一の実施例）この発明の方法
に依り形成された相補型電界効果トランジスターの断面
図を図１に示す。この相補型電界効果トランジスターは
に於いてはＮ型電界効果トランジスター上とＰ型電界効
果トランジスター上とで異なる金属珪化物層１８、１９
が形成されている。この図１に示すところの相補型電界
効果トランジスターは次の様にして製造される。
に依り形成された相補型電界効果トランジスターの断面
図を図１に示す。この相補型電界効果トランジスターは
に於いてはＮ型電界効果トランジスター上とＰ型電界効
果トランジスター上とで異なる金属珪化物層１８、１９
が形成されている。この図１に示すところの相補型電界
効果トランジスターは次の様にして製造される。
【００１７】先ず図２（ａ）に示される工程が行われ
る。すなわちＰ型シリコン基板１に例えばトレンチ素子
分離法により素子分離領域２を形成する。続いてＰウエ
ル形成領域に例えばＢイオンを１００ｋｅＶ、２．０×
１０１３ｃｍ−２で注入し、Ｎウエル形成領域に例えば
Ｐイオンを１６０ｋｅＶ、６．０×１０１２ｃｍ−２で
注入する。その後に例えば１０５０℃、３０秒の熱工程
を経る事によりＰウエル領域３およびＮウエル領域４を
形成する。
る。すなわちＰ型シリコン基板１に例えばトレンチ素子
分離法により素子分離領域２を形成する。続いてＰウエ
ル形成領域に例えばＢイオンを１００ｋｅＶ、２．０×
１０１３ｃｍ−２で注入し、Ｎウエル形成領域に例えば
Ｐイオンを１６０ｋｅＶ、６．０×１０１２ｃｍ−２で
注入する。その後に例えば１０５０℃、３０秒の熱工程
を経る事によりＰウエル領域３およびＮウエル領域４を
形成する。
【００１８】次に図２（ｂ）に示される工程が行われ
る。すなわちＰウエル領域３中に、所望のしきい値電圧
を得る為に例えばＢイオン５を３０ｋｅＶ、１．０×１
０１３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節し、Ｎウエル領域４中に、所望のしきい値電圧を
得る為に例えばＰイオン６を１５０ｋｅＶ、１．５×１
０１３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節する。そして、例えば８００℃の１０％ＨＣｌ雰
囲気で半導体基板１の表面を酸化する事により、例えば
厚さ３ｎｍの酸化シリコン膜７を形成する。
る。すなわちＰウエル領域３中に、所望のしきい値電圧
を得る為に例えばＢイオン５を３０ｋｅＶ、１．０×１
０１３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節し、Ｎウエル領域４中に、所望のしきい値電圧を
得る為に例えばＰイオン６を１５０ｋｅＶ、１．５×１
０１３ｃｍ−２で注入する事によりチャネル表面の濃度
を調節する。そして、例えば８００℃の１０％ＨＣｌ雰
囲気で半導体基板１の表面を酸化する事により、例えば
厚さ３ｎｍの酸化シリコン膜７を形成する。
【００１９】そして図２（ｃ）に示される工程が行われ
る。前記酸化シリコン膜７の上に例えばＬＰＣＶＤ法に
より厚さ２００ｎｍの多結晶シリコン膜を堆積し、例え
ばＲＩＥ法により前記多結晶シリコン膜を切ってゲート
電極８を形成する。続いてＮチャネル電界効果トランジ
スター形成領域に例えばＡｓイオン９を５０ｋｅＶ、
５．０×１０１５ｃｍ−２で注入し、Ｐチャネル電界効
果トランジスター形成領域に例えばＢイオン１０を３０
ｋｅＶ、５．０×１０１５ｃｍ−２で注入する。
る。前記酸化シリコン膜７の上に例えばＬＰＣＶＤ法に
より厚さ２００ｎｍの多結晶シリコン膜を堆積し、例え
ばＲＩＥ法により前記多結晶シリコン膜を切ってゲート
電極８を形成する。続いてＮチャネル電界効果トランジ
スター形成領域に例えばＡｓイオン９を５０ｋｅＶ、
５．０×１０１５ｃｍ−２で注入し、Ｐチャネル電界効
果トランジスター形成領域に例えばＢイオン１０を３０
ｋｅＶ、５．０×１０１５ｃｍ−２で注入する。
【００２０】次に図３（ａ）に示される工程が行われ
る。すなわち例えばＣＶＤ法等の方法により例えば厚さ
１００ｎｍの酸化シリコン膜を形成し、その後に例えば
ＲＩＥ法等の方法を用いる事により側壁１１を形成す
る。そして熱工程を経る事によりソースおよびドレイン
１２を形成する。
る。すなわち例えばＣＶＤ法等の方法により例えば厚さ
１００ｎｍの酸化シリコン膜を形成し、その後に例えば
ＲＩＥ法等の方法を用いる事により側壁１１を形成す
る。そして熱工程を経る事によりソースおよびドレイン
１２を形成する。
【００２１】続いて図３（ｂ）に示される工程が行われ
る。すなわち例えばスパッタ法等の方法により、半導体
基板１の表面に例えばＰｔとＥｒとよりなる例えば厚さ
２０ｎｍの金属膜２０を形成する。
る。すなわち例えばスパッタ法等の方法により、半導体
基板１の表面に例えばＰｔとＥｒとよりなる例えば厚さ
２０ｎｍの金属膜２０を形成する。
【００２２】次に図３（ｃ）に示される工程が行われ
る。すなわち半導体基板１のＮ型電界効果トランジスタ
ー形成領域上のみに例えば５７．５ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＥｒ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第一
の金属珪化物層１８を形成する。ここで５７．５ｋｅＶ
と言うエネルギーの値はＥｒの最内殻電子の結合エネル
ギーである。この時、Ｎ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
る。すなわち半導体基板１のＮ型電界効果トランジスタ
ー形成領域上のみに例えば５７．５ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＥｒ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第一
の金属珪化物層１８を形成する。ここで５７．５ｋｅＶ
と言うエネルギーの値はＥｒの最内殻電子の結合エネル
ギーである。この時、Ｎ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
【００２３】そして図４（ａ）に示される工程が行われ
る。すなわち半導体基板１のＰ型電界効果トランジスタ
ー形成領域上のみに例えば７８．４ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＰｔ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第二
の金属珪化物層１９を形成する。ここで７８．４ｋｅＶ
と言うエネルギーの値はＰｔの最内殻電子の結合エネル
ギーである。この時、Ｐ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
る。すなわち半導体基板１のＰ型電界効果トランジスタ
ー形成領域上のみに例えば７８．４ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＰｔ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第二
の金属珪化物層１９を形成する。ここで７８．４ｋｅＶ
と言うエネルギーの値はＰｔの最内殻電子の結合エネル
ギーである。この時、Ｐ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
【００２４】その後に図４（ｂ）に示される工程が行わ
れる。すなわち例えば酸による処理等の処理を施す事に
より、未反応のＥｒないしＰｔを除去する。
れる。すなわち例えば酸による処理等の処理を施す事に
より、未反応のＥｒないしＰｔを除去する。
【００２５】以後は従来の半導体装置の製造方法と同様
に配線工程等を経て半導体装置が完成する。
に配線工程等を経て半導体装置が完成する。
【００２６】本実施例に於いては、相補型電界効果トラ
ンジスターの場合のみを示したが、電界効果トランジス
ター以外に例えばバイポーラー型トランジスター等の他
の能動素子ないしは抵抗体やインダクターやキャパシタ
ー等の受動素子をも含む半導体装置の一部として電界効
果トランジスターを形成する場合にも本実施例と同様の
効果が得られる事もまた言うまでもない。また、ＳＯＩ
構造の素子に関しても同様である。
ンジスターの場合のみを示したが、電界効果トランジス
ター以外に例えばバイポーラー型トランジスター等の他
の能動素子ないしは抵抗体やインダクターやキャパシタ
ー等の受動素子をも含む半導体装置の一部として電界効
果トランジスターを形成する場合にも本実施例と同様の
効果が得られる事もまた言うまでもない。また、ＳＯＩ
構造の素子に関しても同様である。
【００２７】また本実施例に於いてはＮ型半導体層を形
成する為の不純物としてはＡｓないしＰを、Ｐ型半導体
層を形成する為の不純物としてはＢを用いたが、Ｎ型半
導体層を形成する為の不純物として他のＶ族不純物を用
いるないしはＰ型半導体層を形成する為の不純物として
他のIII族不純物を用いたとしても本実施例と同様の効
果が得られる事もまた無論である。III族ないしＶ族の
不純物をそれらを含む化合物の形で導入したとしても、
本実施例と同様の効果が得られる事もまた無論である。
また本実施例に於いては不純物の導入をイオン注入の方
法を用いて行ったが、イオン注入以外の例えば固相拡散
や気相拡散等の方法を用いて不純物の導入を行ったとし
ても、ないしは不純物を含有する半導体を堆積する等の
方法を用いたとしても、本実施例と同様の効果が得られ
る事は言うまでもない。
成する為の不純物としてはＡｓないしＰを、Ｐ型半導体
層を形成する為の不純物としてはＢを用いたが、Ｎ型半
導体層を形成する為の不純物として他のＶ族不純物を用
いるないしはＰ型半導体層を形成する為の不純物として
他のIII族不純物を用いたとしても本実施例と同様の効
果が得られる事もまた無論である。III族ないしＶ族の
不純物をそれらを含む化合物の形で導入したとしても、
本実施例と同様の効果が得られる事もまた無論である。
また本実施例に於いては不純物の導入をイオン注入の方
法を用いて行ったが、イオン注入以外の例えば固相拡散
や気相拡散等の方法を用いて不純物の導入を行ったとし
ても、ないしは不純物を含有する半導体を堆積する等の
方法を用いたとしても、本実施例と同様の効果が得られ
る事は言うまでもない。
【００２８】さらに本実施例に於いてはシングルドレイ
ン構造の素子のみを示したが、シングルドレイン構造以
外の例えばＬＤＤ構造等の構造の素子を構築したとして
も本実施例と同様の効果が得られる事もまた言うまでも
ない。ポケット構造等の素子に対しても同様である。ま
た、エレベート構造の素子に関しても同様である。
ン構造の素子のみを示したが、シングルドレイン構造以
外の例えばＬＤＤ構造等の構造の素子を構築したとして
も本実施例と同様の効果が得られる事もまた言うまでも
ない。ポケット構造等の素子に対しても同様である。ま
た、エレベート構造の素子に関しても同様である。
【００２９】また、本実施例に於いてはソース、ドレイ
ンないしゲートの上に金属珪化物の層を形成した後にそ
れらの領域に金属を選択成長させる事には言及していな
いが、その様な事を行ったとしても本実施例と同様の効
果が得られる事もまた無論である。
ンないしゲートの上に金属珪化物の層を形成した後にそ
れらの領域に金属を選択成長させる事には言及していな
いが、その様な事を行ったとしても本実施例と同様の効
果が得られる事もまた無論である。
【００３０】そして、本実施例に於いてはゲート電極へ
の不純物の導入はソース、ドレイン形成の為の不純物の
注入と同時に行っているが、ソース、ドレイン形成の為
の不純物の導入と別の工程に於いてゲート電極への不純
物の導入を行ったとしても本実施例と同様の効果が得ら
れる事もまた言うまでもない。さらに、ゲート電極への
不純物の導入も本実施例で示したイオン注入の方法に限
るものではなく、固相拡散や気相拡散の方法で導入す
る、ないしは不純物を含有するシリコン膜を形成する等
の方法を用いてもよい事は無論である。さらに、本実施
例に於いてはゲート電極は多結晶シリコンを用いて形成
したが、非晶質シリコンや金属ないしは金属を含む化合
物等、ないしはそれらの積層等で形成したとしても本実
施例と同様の効果が得られる事もまた言うまでもない。
また、本実施例に於いてはゲート電極の上部は多結晶シ
リコンが露出する構造であるが、上部に例えば酸化シリ
コン等の絶縁物を設ける構造にしたとしても本実施例と
同様の効果が得られる事も無論である。
の不純物の導入はソース、ドレイン形成の為の不純物の
注入と同時に行っているが、ソース、ドレイン形成の為
の不純物の導入と別の工程に於いてゲート電極への不純
物の導入を行ったとしても本実施例と同様の効果が得ら
れる事もまた言うまでもない。さらに、ゲート電極への
不純物の導入も本実施例で示したイオン注入の方法に限
るものではなく、固相拡散や気相拡散の方法で導入す
る、ないしは不純物を含有するシリコン膜を形成する等
の方法を用いてもよい事は無論である。さらに、本実施
例に於いてはゲート電極は多結晶シリコンを用いて形成
したが、非晶質シリコンや金属ないしは金属を含む化合
物等、ないしはそれらの積層等で形成したとしても本実
施例と同様の効果が得られる事もまた言うまでもない。
また、本実施例に於いてはゲート電極の上部は多結晶シ
リコンが露出する構造であるが、上部に例えば酸化シリ
コン等の絶縁物を設ける構造にしたとしても本実施例と
同様の効果が得られる事も無論である。
【００３１】さらに、本実施例に於いてはゲート絶縁膜
として熱酸化に依る酸化膜を用いたが、窒化酸化膜、な
いし積層等の他の絶縁膜を用いても本実施例と同様の効
果が得られる事もまた無論である。さらに高誘電体膜を
ゲート絶縁膜として用いても同様の効果が得られる事も
言うまでもない。またゲート絶縁膜に強誘電体膜を用い
た素子を形成しても本実施例と同様の効果が得られる事
もまた無論である。また、本実施例に於いてはゲートの
側壁は酸化シリコンにより形成しているが、側壁を酸化
シリコン以外の例えば窒化シリコン等の他の物質を用い
て形成したとしても本実施例と同様の効果が得られる事
もまた言うまでもない。
として熱酸化に依る酸化膜を用いたが、窒化酸化膜、な
いし積層等の他の絶縁膜を用いても本実施例と同様の効
果が得られる事もまた無論である。さらに高誘電体膜を
ゲート絶縁膜として用いても同様の効果が得られる事も
言うまでもない。またゲート絶縁膜に強誘電体膜を用い
た素子を形成しても本実施例と同様の効果が得られる事
もまた無論である。また、本実施例に於いてはゲートの
側壁は酸化シリコンにより形成しているが、側壁を酸化
シリコン以外の例えば窒化シリコン等の他の物質を用い
て形成したとしても本実施例と同様の効果が得られる事
もまた言うまでもない。
【００３２】さらに、本実施例に於いては素子分離をト
レンチ素子分離法を用いて行ったが、例えば局所酸化法
やメサ型素子分離法等の他の方法を用いて素子分離を行
ったとしても本実施例と同様の効果が得られる事も言う
までもない。
レンチ素子分離法を用いて行ったが、例えば局所酸化法
やメサ型素子分離法等の他の方法を用いて素子分離を行
ったとしても本実施例と同様の効果が得られる事も言う
までもない。
【００３３】また、本実施例に於いてはゲート電極形成
後の後酸化には言及していないが、後酸化工程を行った
としても本実施例と同様の効果が得られる事もまた無論
である。
後の後酸化には言及していないが、後酸化工程を行った
としても本実施例と同様の効果が得られる事もまた無論
である。
【００３４】さらに、本実施例に於いては層間絶縁膜と
して酸化シリコン膜を用いているが、例えば低誘電率材
料等の酸化シリコン以外の物質を層間絶縁膜に用いたと
しても、本実施例と同様の効果が得られる事もまた言う
までもない。また、層間絶縁膜とゲート側壁とを異なる
物質で形成する場合には自己整合コンタクトを形成する
事も可能であり、その場合にも本実施例と同様の効果が
得られる事もまた言うまでもない。
して酸化シリコン膜を用いているが、例えば低誘電率材
料等の酸化シリコン以外の物質を層間絶縁膜に用いたと
しても、本実施例と同様の効果が得られる事もまた言う
までもない。また、層間絶縁膜とゲート側壁とを異なる
物質で形成する場合には自己整合コンタクトを形成する
事も可能であり、その場合にも本実施例と同様の効果が
得られる事もまた言うまでもない。
【００３５】また、本実施例に於いては素子ないしは配
線が一層のみの半導体装置の場合を示したが、素子ない
しは配線等が二層以上存在する半導体装置の形成に本発
明の方法を適用したとしても本実施例の同様の効果が得
られる事もまた無論である。
線が一層のみの半導体装置の場合を示したが、素子ない
しは配線等が二層以上存在する半導体装置の形成に本発
明の方法を適用したとしても本実施例の同様の効果が得
られる事もまた無論である。
【００３６】さらに、本実施例に於いてはソース、ドレ
イン形成後に半導体基板上に形成した金属膜中の特定の
金属のみを選択的に励起させる方法として特定の波長の
Ｘ線を照射すると言う方法を用いたが、これは特定の波
長のＸ線を照射すると言う方法に限るものではなく、例
えば特定のエネルギーの電子線ないしは光等を照射する
等の方法を用いて行ったとしても、本実施例と同様の効
果が得られる事もまた言うまでもない。ただ、実現可能
なビーム径やエネルギー分解能等に鑑みるとＸ線を用い
て励起の工程を行うのが好ましい。また、本実施例に於
いては照射するＸ線のエネルギーは金属珪化物を形成す
る為の金属原子の最内殻電子の結合エネルギーに等しい
値としたが、特定の原子を選択的に励起させる事の可能
なエネルギーであれば、本実施例とは異なるエネルギー
であってもよく、その場合にも本実施例と同様の効果が
得られる事もまた言うまでもない。
イン形成後に半導体基板上に形成した金属膜中の特定の
金属のみを選択的に励起させる方法として特定の波長の
Ｘ線を照射すると言う方法を用いたが、これは特定の波
長のＸ線を照射すると言う方法に限るものではなく、例
えば特定のエネルギーの電子線ないしは光等を照射する
等の方法を用いて行ったとしても、本実施例と同様の効
果が得られる事もまた言うまでもない。ただ、実現可能
なビーム径やエネルギー分解能等に鑑みるとＸ線を用い
て励起の工程を行うのが好ましい。また、本実施例に於
いては照射するＸ線のエネルギーは金属珪化物を形成す
る為の金属原子の最内殻電子の結合エネルギーに等しい
値としたが、特定の原子を選択的に励起させる事の可能
なエネルギーであれば、本実施例とは異なるエネルギー
であってもよく、その場合にも本実施例と同様の効果が
得られる事もまた言うまでもない。
【００３７】そして、本実施例に於いてはＸ線を所望の
領域のみに選択的に照射する為に走査と言う方法を用い
たが、これは走査と言う方法に限るものではなく、マス
クを用いて特定の領域のみを隠蔽しておいてＸ線を照射
する、ないしはソース、ドレイン形成後に形成した金属
膜の上にＸ線を遮蔽する物質の膜を形成して、その物質
に所望の領域のみ開孔を施した後にＸ線を照射する等の
方法を用いても本実施例と同様の効果が得られる事もま
た言うまでもない。
領域のみに選択的に照射する為に走査と言う方法を用い
たが、これは走査と言う方法に限るものではなく、マス
クを用いて特定の領域のみを隠蔽しておいてＸ線を照射
する、ないしはソース、ドレイン形成後に形成した金属
膜の上にＸ線を遮蔽する物質の膜を形成して、その物質
に所望の領域のみ開孔を施した後にＸ線を照射する等の
方法を用いても本実施例と同様の効果が得られる事もま
た言うまでもない。
【００３８】また、本実施例に於いてはＮ型電界効果ト
ランジスター形成領域上の金属珪化物の形成をＰ型電界
効果トランジスター形成領域上の金属珪化物の形成に先
立って行っているが、この順序は本質的ではなく、逆の
順序で形成しても本実施例と同様の効果が得られる事も
また言うまでもない。
ランジスター形成領域上の金属珪化物の形成をＰ型電界
効果トランジスター形成領域上の金属珪化物の形成に先
立って行っているが、この順序は本質的ではなく、逆の
順序で形成しても本実施例と同様の効果が得られる事も
また言うまでもない。
【００３９】さらに、本実施例に於いてはＮ型シリコン
上に金属珪化物を形成する為の金属としてはＥｒを、Ｐ
型シリコン上に金属珪化物を形成する為の金属としては
Ｐｔを、各々用いたが、この金属の組み合わせは本質で
はない。他の金属の組み合わせとして、Ｎ型シリコン上
に金属珪化物を形成する為に用いた金属を用いてＰ型シ
リコン上に金属珪化物を形成した場合に得られる接触抵
抗率よりも低い接触抵抗率をＰ型シリコン上で実現する
ところの金属をＰ型シリコン上に金属珪化物を形成する
金属として用いたとしても、本実施例と同様の効果が得
られる事は無論である。なお、この事はＳｃｈｏｔｔｋ
ｙバリアを用いて接触抵抗率を説明する理論を用いれば
「Ｐ型シリコン上の金属珪化物の平衡状態に於けるフェ
ルミレベルが、Ｎ型シリコン上の金属珪化物の平衡状態
に於けるフェルミレベルよりもシリコンの価電子帯に近
い所にある様な二種類の金属の組みを用いる」と言い換
える事ができる。
上に金属珪化物を形成する為の金属としてはＥｒを、Ｐ
型シリコン上に金属珪化物を形成する為の金属としては
Ｐｔを、各々用いたが、この金属の組み合わせは本質で
はない。他の金属の組み合わせとして、Ｎ型シリコン上
に金属珪化物を形成する為に用いた金属を用いてＰ型シ
リコン上に金属珪化物を形成した場合に得られる接触抵
抗率よりも低い接触抵抗率をＰ型シリコン上で実現する
ところの金属をＰ型シリコン上に金属珪化物を形成する
金属として用いたとしても、本実施例と同様の効果が得
られる事は無論である。なお、この事はＳｃｈｏｔｔｋ
ｙバリアを用いて接触抵抗率を説明する理論を用いれば
「Ｐ型シリコン上の金属珪化物の平衡状態に於けるフェ
ルミレベルが、Ｎ型シリコン上の金属珪化物の平衡状態
に於けるフェルミレベルよりもシリコンの価電子帯に近
い所にある様な二種類の金属の組みを用いる」と言い換
える事ができる。
【００４０】また、二種類の金属としては、Ｐ型シリコ
ン上よりもＮ型シリコン上に於いて低い接触抵抗率を実
現する金属珪化物を形成する金属を用いてＮ型シリコン
上に金属珪化物を形成する金属として用い、Ｎ型シリコ
ン上よりもＰ型シリコン上に於いて低い接触抵抗率を実
現する金属珪化物を形成する金属を用いてＰ型シリコン
上に金属珪化物を形成する金属として用いるのが好まし
い。なお、この事はＳｃｈｏｔｔｋｙバリアを用いて接
触抵抗率を説明する理論を用いれば「Ｎ型シリコン上の
金属珪化物の平衡状態に於けるフェルミレベルはシリコ
ンの禁制帯中央よりも伝導帯に近い所にあり、かつＰ型
シリコン上の金属珪化物の平衡状態に於けるフェルミレ
ベルはシリコンの禁制帯中央よりも価電子帯に近い所に
ある様な二種類の金属の組みを用いる」と言い換える事
ができる。 （第二の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図５（ａ）に示される工程が行われ
る。すなわち層間絶縁膜として例えばＣＶＤ法で酸化シ
リコン膜１５を例えば５００ｎｍ堆積し、配線孔１６を
例えばＲＩＥ法にて開孔する。
ン上よりもＮ型シリコン上に於いて低い接触抵抗率を実
現する金属珪化物を形成する金属を用いてＮ型シリコン
上に金属珪化物を形成する金属として用い、Ｎ型シリコ
ン上よりもＰ型シリコン上に於いて低い接触抵抗率を実
現する金属珪化物を形成する金属を用いてＰ型シリコン
上に金属珪化物を形成する金属として用いるのが好まし
い。なお、この事はＳｃｈｏｔｔｋｙバリアを用いて接
触抵抗率を説明する理論を用いれば「Ｎ型シリコン上の
金属珪化物の平衡状態に於けるフェルミレベルはシリコ
ンの禁制帯中央よりも伝導帯に近い所にあり、かつＰ型
シリコン上の金属珪化物の平衡状態に於けるフェルミレ
ベルはシリコンの禁制帯中央よりも価電子帯に近い所に
ある様な二種類の金属の組みを用いる」と言い換える事
ができる。 （第二の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図５（ａ）に示される工程が行われ
る。すなわち層間絶縁膜として例えばＣＶＤ法で酸化シ
リコン膜１５を例えば５００ｎｍ堆積し、配線孔１６を
例えばＲＩＥ法にて開孔する。
【００４１】次に図５（ｂ）に示される工程が行われ
る。すなわち例えばスパッタ法等の方法により、半導体
基板１の表面に例えばＰｔとＥｒとよりなる例えば厚さ
２０ｎｍの金属膜２０を形成する。
る。すなわち例えばスパッタ法等の方法により、半導体
基板１の表面に例えばＰｔとＥｒとよりなる例えば厚さ
２０ｎｍの金属膜２０を形成する。
【００４２】次に図６（ａ）に示される工程が行われ
る。すなわち半導体基板１のＮ型電界効果トランジスタ
ー形成領域上のみに例えば５７．５ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＥｒ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第一
の金属珪化物層１８を形成する。ここで５７．５ｋｅＶ
と言うエネルギーの値はＥｒの最内殻電子の結合エネル
ギーである。この時、Ｎ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
る。すなわち半導体基板１のＮ型電界効果トランジスタ
ー形成領域上のみに例えば５７．５ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＥｒ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第一
の金属珪化物層１８を形成する。ここで５７．５ｋｅＶ
と言うエネルギーの値はＥｒの最内殻電子の結合エネル
ギーである。この時、Ｎ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。
【００４３】そして図６（ｂ）に示される工程が行われ
る。すなわち半導体基板１のＰ型電界効果トランジスタ
ー形成領域上のみに例えば７８．４ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＰｔ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第二
の金属珪化物層１９を形成する。ここで７８．４ｋｅＶ
と言うエネルギーの値はＰｔの最内殻電子の結合エネル
ギーである。この時、Ｐ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。そして例えば酸による処理等の処理を施す事によ
り、未反応のＥｒないしＰｔを除去する。
る。すなわち半導体基板１のＰ型電界効果トランジスタ
ー形成領域上のみに例えば７８．４ｋｅＶのＸ線を照射
して、その領域上の前記金属膜２０中のＰｔ原子のみを
選択的に励起させてシリコンとの反応を起こさせ、第二
の金属珪化物層１９を形成する。ここで７８．４ｋｅＶ
と言うエネルギーの値はＰｔの最内殻電子の結合エネル
ギーである。この時、Ｐ型電界効果トランジスター形成
領域上のみにＸ線を照射するには例えばＸ線のビームを
走査して所望の領域のみに照射する等の方法を用いれば
よい。そして例えば酸による処理等の処理を施す事によ
り、未反応のＥｒないしＰｔを除去する。
【００４４】以後は従来の半導体装置の製造方法と同様
に配線工程等を経て半導体装置が完成する。
に配線工程等を経て半導体装置が完成する。
【００４５】本実施例に於いても第一の実施例の後に記
した様な種々の変形が可能であり、その場合にも本実施
例と同様の効果が得られる事は言うまでもない。
した様な種々の変形が可能であり、その場合にも本実施
例と同様の効果が得られる事は言うまでもない。
【００４６】さらに、本実施例に於いてはゲートの側壁
形成工程を省略する事も可能であり、その場合にも本実
施例と同様の効果が得られる事もまた言うまでもない。 （第三の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図７（ａ）に示される工程が行われ
る。すなわち例えばＥｒのイオンビームを走査する等の
方法を用いる事により、Ｎ型電界効果トランジスター形
成領域上のみに第一の金属膜２１を形成する。
形成工程を省略する事も可能であり、その場合にも本実
施例と同様の効果が得られる事もまた言うまでもない。 （第三の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図７（ａ）に示される工程が行われ
る。すなわち例えばＥｒのイオンビームを走査する等の
方法を用いる事により、Ｎ型電界効果トランジスター形
成領域上のみに第一の金属膜２１を形成する。
【００４７】次に図７（ｂ）に示される工程が行われ
る。すなわち例えばＰｔのイオンビームを走査する等の
方法を用いる事により、Ｐ型電界効果トランジスター形
成領域上のみに第二の金属膜２２を形成する。
る。すなわち例えばＰｔのイオンビームを走査する等の
方法を用いる事により、Ｐ型電界効果トランジスター形
成領域上のみに第二の金属膜２２を形成する。
【００４８】そして図７（ｃ）に示される工程が行われ
る。すなわち例えば４００℃、３０秒の熱工程を施す事
により、Ｎ型電界効果トランジスター領域上ないしＰ型
電界効果トランジスター領域上で各々ＥｒないしＰｔを
シリコンと反応させて金属珪化物層１８、１９を形成す
る。
る。すなわち例えば４００℃、３０秒の熱工程を施す事
により、Ｎ型電界効果トランジスター領域上ないしＰ型
電界効果トランジスター領域上で各々ＥｒないしＰｔを
シリコンと反応させて金属珪化物層１８、１９を形成す
る。
【００４９】後は第一の実施例の図４（ｂ）以降に示さ
れる工程と同様である。
れる工程と同様である。
【００５０】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。
【００５１】さらに、本実施例に於いては基板上の特定
の領域のみに金属層を形成する方法として、層を形成す
る為の金属をイオン化して、そのビームを走査すると言
う方法を用いたが、それ以外に例えばマスクを用いて特
定の領域のみを隠蔽しておいてイオンビームを照射する
等の他の方法を用いたとしても本実施例と同様の効果が
得られる事もまた無論である。
の領域のみに金属層を形成する方法として、層を形成す
る為の金属をイオン化して、そのビームを走査すると言
う方法を用いたが、それ以外に例えばマスクを用いて特
定の領域のみを隠蔽しておいてイオンビームを照射する
等の他の方法を用いたとしても本実施例と同様の効果が
得られる事もまた無論である。
【００５２】また、本実施例に於いてはＮ型電界効果ト
ランジスター形成領域上の金属膜の形成をＰ型電界効果
トランジスター形成領域上の金属膜の形成に先立って行
っているが、この順序は本質的ではなく、逆の順序で形
成しても本実施例と同様の効果が得られる事もまた言う
までもない。
ランジスター形成領域上の金属膜の形成をＰ型電界効果
トランジスター形成領域上の金属膜の形成に先立って行
っているが、この順序は本質的ではなく、逆の順序で形
成しても本実施例と同様の効果が得られる事もまた言う
までもない。
【００５３】さらに、本実施例に於いては金属珪化物の
形成を熱工程を施す事により行っているが、例えばＸ線
を照射して原子を励起させる事により金属と半導体との
化学反応を起こさせる等の方法を用いる事も可能であ
り、その場合にも本実施例と同様の効果が得られる事も
また無論である。化学反応を起こす為の方法としてＸ線
の照射以外に、光照射や電子線照射等の方法を用いたと
しても同様である。 （第四の実施例）第三の実施例の図７（ａ）に示される
工程に引き続いて図８に示される工程が行われる。すな
わち例えばスパッタ等の方法により、前記半導体基板１
の全面に例えばＰｔを堆積して、第二の金属膜２２を形
成する。
形成を熱工程を施す事により行っているが、例えばＸ線
を照射して原子を励起させる事により金属と半導体との
化学反応を起こさせる等の方法を用いる事も可能であ
り、その場合にも本実施例と同様の効果が得られる事も
また無論である。化学反応を起こす為の方法としてＸ線
の照射以外に、光照射や電子線照射等の方法を用いたと
しても同様である。 （第四の実施例）第三の実施例の図７（ａ）に示される
工程に引き続いて図８に示される工程が行われる。すな
わち例えばスパッタ等の方法により、前記半導体基板１
の全面に例えばＰｔを堆積して、第二の金属膜２２を形
成する。
【００５４】後は第三の実施例の図７（ｃ）以降に示さ
れる工程と同様である。
れる工程と同様である。
【００５５】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第五の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図９（ａ）に示される工程が行われ
る。すなわち層間絶縁膜として例えばＣＶＤ法で酸化シ
リコン膜１５を例えば５００ｎｍ堆積し、配線孔１６を
例えばＲＩＥ法にて開孔する。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第五の実施例）第一の実施例の図３（ａ）に示される
工程に引き続いて図９（ａ）に示される工程が行われ
る。すなわち層間絶縁膜として例えばＣＶＤ法で酸化シ
リコン膜１５を例えば５００ｎｍ堆積し、配線孔１６を
例えばＲＩＥ法にて開孔する。
【００５６】次に図９（ｂ）に示される工程が行われ
る。すなわち例えばＥｒのイオンビームを走査する等の
方法を用いる事により、Ｎ型電界効果トランジスター形
成領域上のみに第一の金属膜２３を形成する。
る。すなわち例えばＥｒのイオンビームを走査する等の
方法を用いる事により、Ｎ型電界効果トランジスター形
成領域上のみに第一の金属膜２３を形成する。
【００５７】そして図１０（ａ）に示される工程が行わ
れる。すなわち例えばＰｔのイオンビームを走査する等
の方法を用いる事により、Ｐ型電界効果トランジスター
形成領域上のみに第二の金属膜２４を形成する。
れる。すなわち例えばＰｔのイオンビームを走査する等
の方法を用いる事により、Ｐ型電界効果トランジスター
形成領域上のみに第二の金属膜２４を形成する。
【００５８】続いて図１０（ｂ）に示される工程が行わ
れる。すなわち例えば４００℃、３０秒の熱工程を施す
事により、Ｎ型電界効果トランジスター領域上ないしＰ
型電界効果トランジスター領域上で各々ＥｒないしＰｔ
をシリコンと反応させて金属珪化物層１８、１９を形成
する。そして例えば酸による処理等の処理を施す事によ
り、未反応のＥｒないしＰｔを除去する。
れる。すなわち例えば４００℃、３０秒の熱工程を施す
事により、Ｎ型電界効果トランジスター領域上ないしＰ
型電界効果トランジスター領域上で各々ＥｒないしＰｔ
をシリコンと反応させて金属珪化物層１８、１９を形成
する。そして例えば酸による処理等の処理を施す事によ
り、未反応のＥｒないしＰｔを除去する。
【００５９】以後は従来の半導体装置の製造方法と同様
に配線工程等を経て半導体装置が完成する。
に配線工程等を経て半導体装置が完成する。
【００６０】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第六の実施例）第五の実施例の図９（ｂ）に示される
工程に引き続いて第１１図に示される工程が行われる。
すなわち例えばスパッタ等の方法により、前記半導体基
板１の全面に例えばＰｔを堆積して、第二の金属膜２４
を形成する。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第六の実施例）第五の実施例の図９（ｂ）に示される
工程に引き続いて第１１図に示される工程が行われる。
すなわち例えばスパッタ等の方法により、前記半導体基
板１の全面に例えばＰｔを堆積して、第二の金属膜２４
を形成する。
【００６１】後は第五の実施例の図１０（ｂ）以降に示
される工程と同様である。
される工程と同様である。
【００６２】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第七の実施例）第五の実施例の図１０（ａ）に示され
る工程に引き続いて図１２に示される工程が行われる。
すなわち例えばシリコンを１％含有するアルミニウム膜
を例えばスパッタ法で堆積させ、前記シリコンを１％含
有するアルミニウム膜ないし前記第一ないし第二の金属
膜を例えばＲＩＥ法等の方法を用いてパターニングする
事により配線２５を形成する。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第七の実施例）第五の実施例の図１０（ａ）に示され
る工程に引き続いて図１２に示される工程が行われる。
すなわち例えばシリコンを１％含有するアルミニウム膜
を例えばスパッタ法で堆積させ、前記シリコンを１％含
有するアルミニウム膜ないし前記第一ないし第二の金属
膜を例えばＲＩＥ法等の方法を用いてパターニングする
事により配線２５を形成する。
【００６３】以後は従来の半導体装置の製造方法と同様
にシンター工程やパッシベーション形成工程等を経て半
導体装置が完成する。
にシンター工程やパッシベーション形成工程等を経て半
導体装置が完成する。
【００６４】一般的に金属珪化物の抵抗率は、その金属
珪化物を形成する金属の抵抗率よりも高いので、本実施
例の様にソース、ドレインないしゲートの上に或る程度
以上に大きなコンタクト孔を設けた上で金属珪化物層を
介さずに金属層を設けると、素子の寄生抵抗は大幅に抑
制する事が可能となる。従って或る程度以上に大きなコ
ンタクト孔を有する素子に於いては本実施例の様にソー
ス、ドレインないしゲートの上に金属珪化物層を介さず
に金属層を設ける事が望ましい。
珪化物を形成する金属の抵抗率よりも高いので、本実施
例の様にソース、ドレインないしゲートの上に或る程度
以上に大きなコンタクト孔を設けた上で金属珪化物層を
介さずに金属層を設けると、素子の寄生抵抗は大幅に抑
制する事が可能となる。従って或る程度以上に大きなコ
ンタクト孔を有する素子に於いては本実施例の様にソー
ス、ドレインないしゲートの上に金属珪化物層を介さず
に金属層を設ける事が望ましい。
【００６５】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第八の実施例）第六の実施例の図１１に示される工程
に引き続いて図１３に示される工程が行われる。すなわ
ち例えばシリコンを１％含有するアルミニウム膜を例え
ばスパッタ法で堆積させ、前記シリコンを１％含有する
アルミニウム膜ないし前記第一ないし第二の金属膜に例
えばＲＩＥ法等の方法を用いてパターニングする事によ
り配線２５を形成する。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。 （第八の実施例）第六の実施例の図１１に示される工程
に引き続いて図１３に示される工程が行われる。すなわ
ち例えばシリコンを１％含有するアルミニウム膜を例え
ばスパッタ法で堆積させ、前記シリコンを１％含有する
アルミニウム膜ないし前記第一ないし第二の金属膜に例
えばＲＩＥ法等の方法を用いてパターニングする事によ
り配線２５を形成する。
【００６６】以後は従来の半導体装置の製造方法と同様
にシンター工程やパッシベーション形成工程等を経て半
導体装置が完成する。
にシンター工程やパッシベーション形成工程等を経て半
導体装置が完成する。
【００６７】本実施例に於いても前述の実施例の後に記
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。
したと同様の種々の変形が可能であり、その場合にも本
実施例と同様の効果が得られる事は言うまでもない。
【００６８】その他、本発明の趣旨を逸脱しない範囲
で、種々変形して実施する事ができる。
で、種々変形して実施する事ができる。
【００６９】
【発明の効果】この発明の方法を用いて半導体装置を形
成すれば、Ｎ型シリコン上とＰ型シリコン上とに異なる
金属ないしは金属珪化物の層が形成されているのでＮ型
シリコン上とＰ型シリコン上との両方に於いて接触抵抗
に起因する寄生抵抗を同時に抑制する事が可能となる。
その結果として低い電圧下でも高い駆動力を持つ半導体
素子が実現され、それに依り、低い電源電圧下で高速動
作をする高性能の半導体装置が実現される。
成すれば、Ｎ型シリコン上とＰ型シリコン上とに異なる
金属ないしは金属珪化物の層が形成されているのでＮ型
シリコン上とＰ型シリコン上との両方に於いて接触抵抗
に起因する寄生抵抗を同時に抑制する事が可能となる。
その結果として低い電圧下でも高い駆動力を持つ半導体
素子が実現され、それに依り、低い電源電圧下で高速動
作をする高性能の半導体装置が実現される。
【図１】本発明の第一の実施例の方法に依り構築された
素子の断面図。
素子の断面図。
【図２】本発明の第一の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図３】本発明の第一の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図４】本発明の第一の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図５】本発明の第二の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図６】本発明の第二の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図７】本発明の第三の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図８】本発明の第四の実施例の方法による相補型電界
効果トランジスター製造工程のある段階を示す断面図。
効果トランジスター製造工程のある段階を示す断面図。
【図９】本発明の第五の実施例の方法による相補型電界
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
効果トランジスター製造工程のそれぞれ異なる段階を示
す断面図。
【図１０】本発明の第五の実施例の方法による相補型電
界効果トランジスター製造工程のそれぞれ異なる段階を
示す断面図。
界効果トランジスター製造工程のそれぞれ異なる段階を
示す断面図。
【図１１】本発明の第六の実施例の方法による相補型電
界効果トランジスター製造工程のある段階を示す断面
図。
界効果トランジスター製造工程のある段階を示す断面
図。
【図１２】本発明の第七の実施例の方法による相補型電
界効果トランジスター製造工程のある段階を示す断面
図。
界効果トランジスター製造工程のある段階を示す断面
図。
【図１３】本発明の第八の実施例の方法による相補型電
界効果トランジスター製造工程のある段階を示す断面
図。
界効果トランジスター製造工程のある段階を示す断面
図。
【図１４】従来の方法に依る相補型電界効果トランジス
ターの製造工程のそれぞれ異なる段階を示す断面図。
ターの製造工程のそれぞれ異なる段階を示す断面図。
【図１５】従来の方法に依る相補型電界効果トランジス
ターの製造工程のそれぞれ異なる段階を示す断面図。
ターの製造工程のそれぞれ異なる段階を示す断面図。
【図１６】従来の方法に依る相補型電界効果トランジス
ターの製造工程のそれぞれ異なる段階を示す断面図。
ターの製造工程のそれぞれ異なる段階を示す断面図。
１…基板、 ２…素子分離領域、 ３…Ｐウエル領域、 ４…Ｎウエル領域、 ５…しきい値電圧調節の為の不純物、 ６…しきい値電圧調節の為の不純物、 ７…酸化シリコン膜、 ８…ゲート電極、 ９…Ａｓイオン、 １０…Ｂイオン、 １１…側壁、 １２…ソースおよびドレイン、 １３…Ｃｏ、 １４…金属珪化物層、 １５…酸化シリコン膜、 １６…配線孔、 １７…配線、 １８…第一の金属珪化物層、 １９…第二の金属珪化物層、 ２０…金属膜、 ２１…第一の金属膜、 ２２…第二の金属膜、 ２３…第一の金属膜、 ２４…第二の金属膜、 ２５…配線、
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB03 BB04 BB06 BB19 BB22 CC03 DD04 DD36 DD37 DD65 DD79 DD81 DD84 DD91 EE14 FF13 FF14 FF22 FF27 GG09 GG10 GG14 GG15 HH17 5F040 DA01 DA02 DA10 DB03 DB07 DB09 DB10 DC01 EC07 EC13 ED03 EF14 EH02 EH05 EH10 EJ03 EK01 EK05 EL02 FA05 FA07 FA12 FB04 FC10 FC11 FC18 FC19 FC21 5F048 AA00 AC03 BA01 BB06 BB07 BB08 BE03 BF01 BF06 BG01 BG14 DA25 DA27
Claims (9)
- 【請求項１】 IV族の元素よりなる半導体基板上にIII
族の不純物を含有する領域とＶ族の不純物を含有する領
域とを有し、かつIII族の不純物を含有する領域の表面
の少なくとも一部に第一の金属よりなる層が形成され、
かつＶ族の不純物を含有する領域の少なくとも一部に第
一の金属とは異なる第二の金属よりなる層が形成されて
いる事を特徴とする半導体装置。 - 【請求項２】 第一の金属の平衡状態に於けるフェルミ
レベルが、第二の金属の平衡状態に於けるフェルミレベ
ルよりも、基板を形成するIV族半導体の荷電子帯に近い
所にある事を特徴とする請求項１の半導体装置。 - 【請求項３】 第一の金属の平衡状態に於けるフェルミ
レベルが基板を形成するIV族半導体の禁制帯中央よりも
荷電子帯に近い所にあり、かつ第二の金属の平衡状態に
於けるフェルミレベルが基板を形成するIV族半導体の禁
制帯中央よりも伝導帯に近い所にある事を特徴とする請
求項１の半導体装置。 - 【請求項４】 IV族の元素よりなる半導体基板上にIII
族不純物を含有する領域ないしはIII族不純物を含有す
る半導体層を形成する工程と、前記半導体基板上にＶ族
不純物を含有する領域ないしはＶ族不純物を含有する半
導体層を形成する工程と、前記半導体基板上に少なくと
も二種類の金属よりなる層を形成する工程と、前記Ｖ族
不純物を含有する領域ないしはＶ族不純物を含有する半
導体層以外の少なくとも一部の領域に於いてのみ選択的
に前記金属の層に含まれる金属の内の第一の金属を前記
金属の層に含まれる他の何れかの金属に対して選択的に
励起させる工程と、前記III族不純物を含有する領域な
いしはIII族不純物を含有する半導体層以外の少なくと
も一部の領域に於いてのみ前記金属よりなる層に含まれ
る金属の内で前記第一の金属とは異なる第二の金属を前
記金属の層に含まれる他の何れかの金属に対して選択的
に励起させる工程と、を含む事を特徴とする半導体装置
の製造方法。 - 【請求項５】 金属の励起をＸ線を用いて行う事を特徴
とする請求項４の半導体装置の製造方法。 - 【請求項６】 IV族の元素よりなる半導体基板上にIII
族不純物を含有する領域ないしはIII族不純物を含有す
る半導体層を形成する工程と、前記半導体基板上にＶ族
不純物を含有する領域ないしはＶ族不純物を含有する半
導体層を形成する工程と、前記Ｖ族不純物を含有する領
域ないしはＶ族不純物を含有する半導体層以外の少なく
とも一部の領域にのみ選択的に第一の金属よりなる層を
形成する工程と、前記III族不純物を含有する領域ない
しはIII族不純物を含有する半導体層以外の少なくとも
一部の領域にのみ前記第一の金属とは異なる第二の金属
よりなる層を形成する工程と、を含む事を特徴とする半
導体装置の製造方法。 - 【請求項７】 IV族の元素よりなる半導体基板上にIII
族不純物を含有する領域ないしはIII族不純物を含有す
る半導体層を形成する工程と、前記半導体基板上にＶ族
不純物を含有する領域ないしはＶ族不純物を含有する半
導体層を形成する工程と、前記Ｖ族不純物を含有する領
域ないしはＶ族不純物を含有する半導体層以外の少なく
とも一部の領域にのみ選択的に第一の金属よりなる層を
形成する工程と、前記半導体基板の少なくとも一部の領
域に前記第一の金属とは異なる第二の金属よりなる層を
形成する工程と、を含む事を特徴とする半導体装置の製
造方法。 - 【請求項８】 第一の金属ないしそれとシリコンとによ
り形成される金属珪化物の平衡状態に於けるフェルミレ
ベルが、第二の金属ないしそれとシリコンとにより形成
される金属珪化物の平衡状態に於けるフェルミレベルよ
りも基板を形成するIV族半導体の荷電子帯に近い所にあ
る事を特徴とする請求項４ないし請求項７の半導体装置
の製造方法。 - 【請求項９】 第一の金属ないしそれとシリコンとによ
り形成される金属珪化物の平衡状態に於けるフェルミレ
ベルが基板を形成するIV族半導体の禁制帯中央よりも荷
電子帯に近い所にあり、かつ第二の金属ないしそれとシ
リコンとにより形成される金属珪化物の平衡状態に於け
るフェルミレベルが基板を形成するIV族半導体の禁制帯
中央よりも伝導帯に近い所にある事を特徴とする請求項
４ないし請求項７の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087096A JP2000286411A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087096A JP2000286411A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286411A true JP2000286411A (ja) | 2000-10-13 |
Family
ID=13905430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11087096A Pending JP2000286411A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286411A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073917A (ja) * | 2005-08-08 | 2007-03-22 | Nec Corp | 半導体装置及び半導体装置の抵抗低減方法 |
| US7354819B2 (en) | 2002-11-07 | 2008-04-08 | Kabushiki Kaisha Toshiba | Method of manufacturing CMOS with silicide contacts |
| JP2008522444A (ja) * | 2004-12-02 | 2008-06-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｃｍｏｓ技術における自己整合デュアル・サリサイド形成のための方法 |
| JP2008529302A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デバイス性能を改善するためのデュアル・シリサイド・プロセス |
| CN101467244B (zh) * | 2006-06-15 | 2012-02-29 | 先进微装置公司 | 低接触电阻cmos电路及其制造方法 |
| CN103117296A (zh) * | 2011-11-17 | 2013-05-22 | 联华电子股份有限公司 | 金属氧化物半导体晶体管与其形成方法 |
| CN105762148A (zh) * | 2015-01-05 | 2016-07-13 | 三星电子株式会社 | 具有硅化物的半导体器件及其制造方法 |
| US9875901B2 (en) | 2011-11-09 | 2018-01-23 | United Microelectronics Corp. | Manufacturing method of metal oxide semiconductor transistor |
-
1999
- 1999-03-29 JP JP11087096A patent/JP2000286411A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354819B2 (en) | 2002-11-07 | 2008-04-08 | Kabushiki Kaisha Toshiba | Method of manufacturing CMOS with silicide contacts |
| US7667274B2 (en) | 2002-11-07 | 2010-02-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2008522444A (ja) * | 2004-12-02 | 2008-06-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｃｍｏｓ技術における自己整合デュアル・サリサイド形成のための方法 |
| JP2008529302A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デバイス性能を改善するためのデュアル・シリサイド・プロセス |
| JP2007073917A (ja) * | 2005-08-08 | 2007-03-22 | Nec Corp | 半導体装置及び半導体装置の抵抗低減方法 |
| CN101467244B (zh) * | 2006-06-15 | 2012-02-29 | 先进微装置公司 | 低接触电阻cmos电路及其制造方法 |
| US9875901B2 (en) | 2011-11-09 | 2018-01-23 | United Microelectronics Corp. | Manufacturing method of metal oxide semiconductor transistor |
| CN103117296A (zh) * | 2011-11-17 | 2013-05-22 | 联华电子股份有限公司 | 金属氧化物半导体晶体管与其形成方法 |
| CN105762148A (zh) * | 2015-01-05 | 2016-07-13 | 三星电子株式会社 | 具有硅化物的半导体器件及其制造方法 |
| CN105762148B (zh) * | 2015-01-05 | 2021-07-23 | 三星电子株式会社 | 具有硅化物的半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1872407B1 (en) | Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled cmos devices | |
| US7282773B2 (en) | Semiconductor device with high-k dielectric layer | |
| US6794234B2 (en) | Dual work function CMOS gate technology based on metal interdiffusion | |
| JP3450758B2 (ja) | 電界効果トランジスタの製造方法 | |
| TWI387096B (zh) | Semiconductor device and manufacturing method thereof | |
| JP5559201B2 (ja) | メモリデバイス及びメモリデバイスの形成方法 | |
| US5512502A (en) | Manufacturing method for semiconductor integrated circuit device | |
| US20050167766A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002110815A (ja) | 半導体装置及びその製造方法 | |
| JP2001332630A (ja) | 半導体装置の製造方法 | |
| TW201013847A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| WO2012035679A1 (ja) | 半導体装置及びその製造方法 | |
| US7943458B2 (en) | Methods for obtaining gate stacks with tunable threshold voltage and scaling | |
| US6096614A (en) | Method to fabricate deep sub-μm CMOSFETS | |
| WO2010146641A1 (ja) | 半導体装置及びその製造方法 | |
| JP2004319952A (ja) | 半導体装置およびその製造方法 | |
| JP2001068669A (ja) | 半導体装置の製造方法 | |
| JP2000286411A (ja) | 半導体装置とその製造方法 | |
| US20080283974A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20100133622A1 (en) | Semiconductor device including MOSFET with controlled threshold voltage, and manufacturing method of the same | |
| JP2000114395A (ja) | 半導体装置およびその製造方法 | |
| JPH11345967A (ja) | Ｍｏｓトランジスタ、その製造方法及びそれを含む集積回路 | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| JP3348071B2 (ja) | 半導体装置の製造方法 | |
| US20010034095A1 (en) | Method of forming n-channel and p-channel MOS field effect transistors over a single semiconductor substrate |