JP2007324230A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007324230A
JP2007324230A JP2006150411A JP2006150411A JP2007324230A JP 2007324230 A JP2007324230 A JP 2007324230A JP 2006150411 A JP2006150411 A JP 2006150411A JP 2006150411 A JP2006150411 A JP 2006150411A JP 2007324230 A JP2007324230 A JP 2007324230A
Authority
JP
Japan
Prior art keywords
film
metal
gate electrode
semiconductor device
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006150411A
Other languages
English (en)
Inventor
Kazuaki Nakajima
嶋 一 明 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006150411A priority Critical patent/JP2007324230A/ja
Priority to US11/806,173 priority patent/US20070278588A1/en
Publication of JP2007324230A publication Critical patent/JP2007324230A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明は、「Ｐｎ＜Ｐｐ」の関係を満たすデュアルメタルゲート電極構造の半導体装置及びデュアルメタルゲート電極構造の半導体装置を容易に製造する製造方法を提供するものである。
【解決手段】ゲート絶縁膜を形成し、前記ゲート絶縁膜上に第一の金属膜を成膜することによりｎＭＯＳトランジスタのゲート電極を形成し、ｐＭＯＳトランジスタ領域の前記第一の金属膜を剥離し、シリコン膜を成膜し、前記第一の金属膜より大きい仕事関数を有する第二の金属膜と前記シリコン膜とを反応させてｐＭＯＳトランジスタのゲート電極となる金属シリコン化合物を形成する。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、金属膜をゲート電極に用いたデュアルメタルゲート構造の半導体装置及び半導体装置の製造方法に関する。
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の高性能化を実現するために、デバイスの微細化が追求されてきている。しかし、デバイスの微細化には限界がある。従って、次世代デバイスにおいてはゲート酸化膜のスケーリングが困難である。また、デバイスの微細化によってゲート電極の空乏化を無視できなくなる。
ゲート電極の空乏化に対しては、メタルゲート電極構造を採用することが提案されている。しかし、メタルゲート電極構造の場合、トランジスタの閾値は、チャネル領域の不純物濃度とゲート電極の仕事関数に依存する。従って、ｎＭＯＳ（ｎ−ｃｈａｎｎｅｌ ＭＯＳ）とｐＭＯＳ（ｐ−ｃｈａｎｎｅｌ ＭＯＳ）のそれぞれに異なる仕事関数を有する導電体材料を用いること（デュアルメタルゲート電極構造）が必要となる。ここで、ｎＭＯＳトランジスタとｐＭＯＳトランジスタのゲート電極の仕事関数が式１の関係を満たしている必要がある。
Ｐｎ ＜ Ｐｐ ・・・ （式１）
（Ｐｎ：ｎＭＯＳトランジスタのゲート電極の仕事関数）
（Ｐｐ：ｐＭＯＳトランジスタのゲート電極の仕事関数）
式１の関係を満たす金属材料の一例として、ｎＭＯＳトランジスタのゲート電極はエルビウム（Ｅｒ）、イットリウム（Ｙ）等が、ｐＭＯＳトランジスタのゲート電極は貴金属（プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）等）が考えられる。
ここで、半導体装置の製造方法の一つとして化学気相成長（ＣＶＤ）法又は特許文献１に開示されているフルシリサイド（ＦＵＳＩ）法が知られている。しかし、これらの方法を用いてデュアルメタルゲート構造の半導体装置を製造する場合、特性が劣化する点、加工が困難である点等が問題となっていた。従って、これらの方法は、デュアルメタルゲート電極構造の半導体装置の製造方法に適しているとはいえなかった。
特開２００５−１２３６２５号公報
本発明は、式１の関係を満たすデュアルメタルゲート電極構造の半導体装置及びデュアルメタルゲート電極構造の半導体装置を容易に製造する製造方法を提供するものである。
本発明の第一の態様によれば、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に第一の金属膜を成膜することによりｎＭＯＳトランジスタのゲート電極を形成し、ｐＭＯＳトランジスタ領域の前記第一の金属膜を剥離し、シリコン膜を成膜し、前記第一の金属膜より大きい仕事関数を有する第二の金属膜と前記シリコン膜とを反応させてｐＭＯＳトランジスタのゲート電極となる金属シリコン化合物を形成することを特徴とする半導体装置の製造方法が提供される。
本発明の第二の態様によれば、ｎＭＯＳトランジスタのゲート電極が第一の金属膜と該第一の金属膜より大きい仕事関数を有する金属シリコン化合物の積層電極であり、ｐＭＯＳトランジスタのゲート電極が前記金属シリコン化合物であることを特徴とする半導体装置が提供される。
本発明によれば、ｎＭＯＳ及びｐＭＯＳのゲート電極に金属材料を用いたデュアルメタルゲート電極構造の半導体装置を容易に製造することができる。
以下に、本発明についての具体的な実施例を説明する。なお、以下の内容は、本発明の実施の一態様であって、本発明は、これに限られるものではない。
＜実施例１＞
以下に、本発明に係るデュアルメタルゲート電極構造の半導体装置の製造方法についての実施例を、図１及び図２を用いて説明する。
はじめに、図１（ａ）が示すように、素子分離１０２を有した単結晶シリコン基板１０１上にハフニウム（Ｈｆ）を含むゲート絶縁膜１０３（膜厚＝２ｎｍ）を形成する。次に、ゲート絶縁膜１０３上にバリアメタル（ＴｉＳｉＮ）膜１０４（膜厚＝１０ｎｍ）を成膜する。ゲート絶縁膜の形成及びＴｉＳｉＮ膜１０４の成膜方法の一例としてＣＶＤ法が考えられる。
図１（ａ）が示す工程の次に、図１（ｂ）が示すように、ｎＭＯＳ領域のＴｉＳｉＮ膜１０４を剥離する。ＴｉＳｉＮ膜を剥離する方法の一例として、ＨＦを含んでいる水溶液を利用することが考えられる。
図１（ｂ）が示す工程の次に、図１（ｃ）が示すように、例えば、多結晶シリコン膜１０５を堆積した後、さらにその上に、シリコン窒化膜１０６（膜厚＝１００ｎｍ）を堆積する。なお、シリコン窒化膜を成膜する前に、多結晶シリコン膜中のｎＭＯＳ領域にヒ素（Ａｓ＋）イオンを、ｐＭＯＳ領域にホウ素（Ｂ＋）イオンをイオン注入しても良い。イオン注入が実行されることによって、低抵抗化することができる。イオン注入を実行する際には、多結晶シリコン膜を突き抜けることがない限り、低抵抗化することができる範囲の条件を任意に設定して良い。
図１（ａ）〜（ｃ）が示す工程を実行することによって、ｎＭＯＳ領域のゲート絶縁膜１０３はＴｉＳｉＮ膜１０４と接し、ｐＭＯＳ領域のゲート絶縁膜１０３はシリコン膜１０５と接する構造が生成される。
図１（ｃ）が示す工程の次に、図１（ｄ）が示すように、例えば、３０ｎｍのゲート幅パターンにシリコン窒化膜１０６、多結晶シリコン膜１０５及びＴｉＳｉＮ膜１０４を異方性エッチングし、ゲート電極パターンを形成する。
図１（ｄ）が示す工程の次に、図１（ｅ）が示すように、シリコン窒化膜（膜厚＝５ｎｍ）を堆積した後、反応性イオンエッチング（ＲＩＥ）法によりエッチバックすることによって、電極パターンの側壁部分を囲むシリコン窒化膜１０７を形成する。次に、浅い拡散層１０８（接合の深さ＝１５ｎｍ、ピーク濃度＞１Ｅ２１／ｃｍ３）を形成する。浅い拡散層１０８を形成する方法の一例として、ｎＭＯＳ領域にヒ素イオン（Ａｓ＋）を、ｐＭＯＳ領域にホウ素イオン（Ｂ＋）をイオン注入し、８００℃、５ｓｅｃの加熱処理を施す方法が考えられる。
図１（ｅ）が示す工程の次に、図２（ｆ）が示すように、シリコン窒化膜（膜厚＝１５ｎｍ）及びシリコン酸化膜（膜厚＝１５ｎｍ）を堆積した後、ＲＩＥ法によりエッチバックすることによって、電極パターンの側壁部分を囲むシリコン窒化膜１０９（膜厚＝１５ｎｍ）及びシリコン酸化膜１１０（膜厚＝１５ｎｍ）を形成する。次に、深い拡散層１１１（接合の深さ＝４５ｎｍ、ピーク濃度＞１Ｅ２１／ｃｍ３）を形成する。深い拡散層１１１を形成する方法の一例として、ｎＭＯＳ領域にリンイオン（Ｐ＋）を、ｐＭＯＳ領域にホウ素イオン（Ｂ＋）をイオン注入し、１０４０℃、５ｓｅｃの加熱処理を施す方法が考えられる。次に、浅い拡散層１０８上にシリサイド層１１２を形成する。シリサイド層１１２を形成する方法の一例として、ニッケル膜（膜厚＝１０ｎｍ）を全面に堆積し、３５０℃、３０ｓｅｃの加熱処理を施してニッケル膜とシリコン基板１０１を反応させ、硫酸と過酸化水素水の混合液を用いて未反応のニッケル膜を除去し、５００℃、３０ｓｅｃの加熱処理を施す方法が考えられる。
図２（ｆ）が示す工程の次に、図２（ｇ）が示すように、第一の層間膜１１３（膜厚＝２５０ｎｍ）を成膜した後、シリコン窒化膜１０６の表面が露出するまで平坦化する。平坦化する方法の一例として、化学的機械研磨（ＣＭＰ）法が考えられる。次に、ＲＩＥ法によりエッチバックすることによって、ゲート電極表面のシリコン膜１０５が露出するようにシリコン窒化膜１０６を除去する。なお、ＣＭＰ法によって、シリコン窒化膜１０６を除去しても良い。
次に、図２（ｈ）が示すように、ゲート電極上に、例えば、プラチナ膜１１４（膜厚＝５０ｎｍ）を全面に堆積する。
図２（ｈ）が示す工程の次に、図２（ｉ）が示すように、シリコン膜１０５をシリサイド化して、プラチナシリサイド層１１５にする。シリサイド化する方法の一例として、４５０℃、６０ｓｅｃの加熱処理を施し、シリコン膜１０５とプラチナ膜１１４を反応させる方法が考えられる。なお、ｎＭＯＳ領域は、シリコン膜１０５の下層に、プラチナの拡散を抑制するＴｉＳｉＮ膜１０４が存在するので、ＴｉＳｉＮ膜１０４よりも下層にプラチナが拡散することはない。
図１及び図２（ｆ）〜（ｉ）が示す工程を実行することによって、ｎＭＯＳ領域のゲート絶縁膜１０３はＴｉＳｉＮ膜１０４と接し、ｐＭＯＳ領域のゲート絶縁膜１０３はプラチナシリサイド層１１５と接する構造が生成される。
図２（ｉ）が示す工程の次に、図２（ｊ）が示すように、コンタクト１１７を形成する。コンタクト１１７を形成する方法の一例として、第二の層間膜１１６（膜厚＝５０ｎｍ）を堆積し、その上に所望のコンタクトパターンを形成し、コンタクトパターンの内部にチタン膜（膜厚＝１５ｎｍ）、窒化チタン膜（膜厚＝２０ｎｍ）又はタングステン膜（膜厚＝２５０ｎｍ）を埋め込み、ＣＭＰ法によって平坦化する方法が考えられる。次に、コンタクト１１７を電気的につなぐ銅配線１１９を形成する。コンタクト１１７を形成する方法の一例として、第三の層間膜１１８（膜厚１５０ｎｍ）を堆積し、所望の溝パターンを形成し、窒化タンタル膜（膜厚＝１０ｎｍ）又は銅膜（膜厚＝１５０ｎｍ）を埋め込み、ＣＭＰ法によって平坦化する方法が考えられる。
図１及び図２の工程を実行することによって、式１の関係を満たすデュアルメタルゲート構造の半導体装置を容易に製造することができる。
なお、デュアルメタルゲート構造の半導体装置の仕事関数は、Ｐｎ＝４．３［ｅＶ］程度、Ｐｐ＝４．８［ｅＶ］程度が目安となる。
実施例１では、ｎＭＯＳトランジスタのゲート電極材料をＣＶＤ法によって形成した後、ｐＭＯＳ電極材料をＦＵＳＩ法によって形成した。ここで、ｐＭＯＳトランジスタのゲート電極の材料となる貴金属は、ＣＶＤ法による加工が難しく、かつ、仕事関数が熱に依存して変動するという特性を持っている。また、ｎＭＯＳトランジスタのゲート電極の材料となる金属は、ゲート絶縁膜を容易に還元するという特性を持っている。上述の方法によれば、これらの特性に起因する問題を回避することができ、結果的に、デュアルメタルゲート構造の半導体装置を容易に製造することができる。なお、式１の関係を満たす金属膜を生成する方法は、ＣＶＤ法及びＦＵＳＩ法に限られるものではない。
＜実施例２＞
実施例１では、ｎＭＯＳトランジスタのゲート電極の材料としてＴｉＳｉＮを用いた例を示したが、III族（チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ））又はIV族（バナウジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ））を含む金属（仕事関数＝４．０〜４．３ｅＶ）を用いても良い。これらの金属は、ＴｉＳｉＮと同様に、デュアルメタルゲートにおけるｎＭＯＳトランジスタに好適な仕事関数を有しているからである。
＜実施例３＞
実施例１，２では、ｐＭＯＳトランジスタのゲート電極の材料としてプラチナシリサイドを用いた例を示したが、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）又はこれらの組み合わせを含むシリコン化合物（仕事関数＝４．７〜５．２ｅＶ）でも良い。これらの金属は、デュアルメタルゲートにおけるｎＭＯＳトランジスタのゲート電極に好適な仕事関数を有しているとともに、実施例２で説明した金属に対して、式１の関係を満たしているからである。
＜実施例４＞
その他の例としては、トランジスタのゲート電極をバリアメタル材料との積層構造にしても良い。このような積層構造は、トランジスタのゲート電極の材料となる金属が高い仕事関数を有する金属の拡散を抑制できない場合に有効である。また、上記実施例１〜３では、ゲート絶縁膜の材料としてＨｆ系酸化膜を用いた例を示したが、例えば、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、ストロンチウム（Ｓｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）等の酸化物、又はＺｒＳｉｘＯｙなどそれら元素とシリコンの酸化物でも良い。さらには、上記酸化物の積層膜でも良い。
（ａ）〜（ｅ）は、本発明に係る半導体装置の製造方法を示したものである。 （ｆ）〜（ｊ）は、本発明に係る半導体装置の製造方法を示したものである。
符号の説明
１０１ 単結晶シリコン基板
１０２ 素子分離
１０３ ゲート絶縁膜
１０４ バリアメタル（ＴｉＳｉＮ）膜
１０５ 多結晶シリコン膜
１０６ シリコン窒化膜
１０７，１０９ 電極パターンの側壁部分を囲むシリコン窒化膜
１０８ 浅い拡散層
１１０ シリコン酸化膜
１１１ 深い拡散層
１１２ シリサイド層
１１３ 第一の層間膜
１１４ プラチナ膜
１１５ プラチナシリサイド層
１１６ 第二の層間膜
１１７ コンタクト
１１８ 第三の層間膜
１１９ 銅配線

Claims (5)

  1. ゲート絶縁膜を形成し、前記ゲート絶縁膜上に第一の金属膜を成膜することによりｎＭＯＳトランジスタのゲート電極を形成し、ｐＭＯＳトランジスタ領域の前記第一の金属膜を剥離し、シリコン膜を成膜し、前記第一の金属膜より大きい仕事関数を有する第二の金属膜と前記シリコン膜とを反応させてｐＭＯＳトランジスタのゲート電極となる金属シリコン化合物を形成することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体の製造方法において、前記第一の金属膜は、III族又はIV族を含む化合物であることを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体の製造方法において、前記第二の金属膜は、プラチナ、ニッケル、パラジウム、レニウム、ロジウム、及びイリジウムの少なくとも一つを含む化合物であることを特徴とする半導体装置の製造方法。
  4. ｎＭＯＳトランジスタのゲート電極が第一の金属膜と該第一の金属膜より大きい仕事関数を有する金属シリコン化合物の積層電極であり、ｐＭＯＳトランジスタのゲート電極が前記金属シリコン化合物であることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、前記第一の金属膜は、III族又はIV族を含む化合物であり、前記金属シリコン化合物は、プラチナ、ニッケル、パラジウム、レニウム、ロジウム、及びイリジウムの少なくとも一つを含む化合物であることを特徴とする半導体装置。
JP2006150411A 2006-05-30 2006-05-30 半導体装置及び半導体装置の製造方法 Abandoned JP2007324230A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006150411A JP2007324230A (ja) 2006-05-30 2006-05-30 半導体装置及び半導体装置の製造方法
US11/806,173 US20070278588A1 (en) 2006-05-30 2007-05-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006150411A JP2007324230A (ja) 2006-05-30 2006-05-30 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007324230A true JP2007324230A (ja) 2007-12-13

Family

ID=38789121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006150411A Abandoned JP2007324230A (ja) 2006-05-30 2006-05-30 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070278588A1 (ja)
JP (1) JP2007324230A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837507B1 (en) * 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
BE1015723A4 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.
US7045456B2 (en) * 2003-12-22 2006-05-16 Texas Instruments Incorporated MOS transistor gates with thin lower metal silicide and methods for making the same
JP2007019129A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20070278588A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
US7126199B2 (en) Multilayer metal gate electrode
CN106158931B (zh) 半导体结构及其制造方法
JP5140073B2 (ja) 低接触抵抗ｃｍｏｓ回路およびその製造方法
TWI380378B (en) Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high-k dielectrics
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
US8889505B2 (en) Method for manufacturing semiconductor device
TWI241620B (en) Manufacturing method of semiconductor device
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
JP4146859B2 (ja) 半導体装置の製造方法
JP2007251030A (ja) 半導体装置の製造方法および半導体装置
JP2009141168A (ja) 半導体装置及びその製造方法
JP4575400B2 (ja) 半導体装置の製造方法
JP5557632B2 (ja) 半導体装置およびその製造方法
JP2011176104A (ja) 半導体装置
US20050285206A1 (en) Semiconductor device and manufacturing method thereof
JP4287421B2 (ja) 半導体装置の製造方法
JP2007214436A (ja) 半導体装置の製造方法および半導体装置
US20060094180A1 (en) Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
JP5056418B2 (ja) 半導体装置およびその製造方法
JP2007095872A (ja) 半導体装置の製造方法
JP2008084970A (ja) 半導体装置及び半導体装置の製造方法
JP5387173B2 (ja) 半導体装置及びその製造方法
JP2007324230A (ja) 半導体装置及び半導体装置の製造方法
JP2005150375A (ja) 半導体装置およびその製造方法
JP4882287B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100308