CN1770450A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1770450A CN1770450A CN 200510105192 CN200510105192A CN1770450A CN 1770450 A CN1770450 A CN 1770450A CN 200510105192 CN200510105192 CN 200510105192 CN 200510105192 A CN200510105192 A CN 200510105192A CN 1770450 A CN1770450 A CN 1770450A
- Authority
- CN
- China
- Prior art keywords
- active region
- metal
- metal silicide
- silicide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体装置及其制造方法。该半导体装置是包含一主动区，其通过使用一第一金属硅化物形式，形成于一基底上；以及另一主动区，其通过使用另一金属硅化物形式，形成于一基底上。该两种金属硅化物形式是相异，而且其中至少有一是一金属合金硅化物。一蚀刻停止层可以覆盖至少一金属硅化物区。
Description
技术领域
本发明所揭露是有关于半导体集成电路领域，更特别有关于一种装置，其具有多种金属硅化物形式及其制造方法。
背景技术
半导体集成电路(IC)工业迅速发展，集成电路(IC)材料及设计的技术使更新时代集成电路(IC)产品更为缩小及复杂化，然而如此的进步将增加制造集成电路(IC)及制程工艺上的复杂度，因此在制造集成电路(IC)及制程上需有相同的发展。
随着集成电路(IC)的发展，当尺寸(例如制程所能生产出最小的零件)缩小时，功能性密度(每一晶片面积上互连装置的数目)随之增加，制程的微缩可增加生产效率及降低成本，然而如此的微缩也产生相当高的功率消耗，尤其是在使用低功率消耗装置例如互补型金属氧化物半导体晶体管(CMOS)时。
互补型金属氧化物半导体晶体管(CMOS)包括两个不同的晶体管，一个N型金属氧化物半导体晶体管(NMOS)及一个P型金属氧化物半导体晶体管(PMOS)，已知在瞬间转换时的互补型金属氧化物半导体晶体管(CMOS)转换器内只会有一个晶体管运作，如此在电源线(Vdd)及地线(Vss)间可能会产生高阻抗，暂时忽略转换器的状态；因此互补型金属氧化物半导体晶体管(CMOS)内可能包含逻辑栅门以消耗待命电功率(standbypower)。
在金氧半场效应晶体管(MOSFET)技术中，可使用自行对准金属硅化物(self-aligned silicide，salicide)结构，其可以包含一金属硅化物形成于多晶硅线上，其中多晶硅线形成栅极以及用以提供源极及漏极的硅区域，以制造金氧半场效应晶体管(MOSFET)。金属硅化物可用以提供金属线及基底接触区，例如多晶硅栅极、硅源极及硅漏极间的界面，将金属硅化物放在源极及漏极上可以减少金属接点及下层结构间沟道的平面电阻，然而，虽然在多种晶体管形式一般上使用相同的金属硅化物，不同晶体管(例如NMOS及PMOS)的平面电阻可能随其所使用的金属或金属硅化物类型而有所不同。
因此，需要一种方法使用多种形式的金属硅化物来制造集成电路(IC)装置，也提供一种装置具有多种形式的金属硅化物，其中每一种形式可以在制造过程中进行调整，甚且，希望在装置的金属硅化物部分制造后，在接触蚀刻过程中能降低金属硅化物的流失。
发明内容
本发明揭露提供一集成电路，具有一第一主动区及一第二主动区，其中该第一主动区具有一NMOS晶体管，其具有一第一形式的金属硅化物图案及一拉伸应力的接触蚀刻停止层(CESL)结构，以及该第二主动区具有一PMOS晶体管，其具有一第二形式的金属硅化物图案及一压缩应力的接触蚀刻停止层(CESL)结构。金属硅化物图案的第一及第二形式可提供连接于主动区的较低接点电阻，接触蚀刻停止层(CESL)结构有助于优化制造过程以减少缺陷，以及在接点开口形成过程中易于控制终止点。通过应用于主动区的应力，第一及第二接触蚀刻停止层(CESL)结构更增加集成电路的效能；在一实施例中，通过接触蚀刻停止层(CESL)的拉伸应力，NMOS可具有较佳的载流子移动率，而通过接触蚀刻停止层(CESL)的压缩应力，PMOS可具有较佳的载流子移动率；在另一实施例中，一接触蚀刻停止层(CESL)只形成于第一及第二主动区其中之一。
在一实施例中，本发明揭露提供一半导体装置具有一第一主动区及一第二主动区，其形成于一基底中；多个第一金属硅化物图形，其由一第一金属硅化物所形成，位于该第一主动区内；多个第二金属硅化物图形，其由一第二金属硅化物所形成，位于该第二主动区内，其由一第二金属硅化物所形成，位于该第二主动区内，其中该第二金属硅化物是异于该第一金属硅化物，以及其中至少有一金属硅化物是一合金硅化物；以及一蚀刻停止层，覆盖该第一主动区及第二主动区中的至少一主动区。
在半导体装置中，第一及第二主动区中的至少一主动区是包含一升起式源极及漏极，或一鳍状结构晶体管(fin structure fieldeffect transistor，FinFET)结构。该第一主动区是包含一N型金属氧化物半导体晶体管(NMOS)，以及该第二主动区是包含一P型金属氧化物半导体晶体管(PMOS)。该蚀刻停止层是分别具有一第一应力于该第一主动区内，及一第二应力于该第二主动区内。在一例子中，该第一应力是一拉伸应力，以及该第二应力是一压缩应力。在另一例子中，该第一应力具有一拉伸应力是大于109帕斯卡(pascal)，该第二应力具有一压缩应力是大于109帕斯卡(pascal)。该蚀刻停止层是包含一材料，其选择自一含氮材料，一含氧材料，及其组合物。该蚀刻停止层是包含一材料，其选择自氮化硅，氮氧化硅，氧化硅，一高介电值(high-k)材料是具有一k值至少10，及其组合物。
本发明所述的半导体装置，更包含：一接点结构，形成于至少一开口内，其中该至少一开口是延伸通过该蚀刻停止层，到达该第一金属硅化物图形及该第二金属硅化物图形中的至少一金属硅化物图形。
在半导体装置中，该第一金属硅化物及该第二金属硅化物中的至少一金属硅化物是包含一单一金属硅化物，该第一金属硅化物及该第二金属硅化物是包含一材料，其选择自硅化镍、硅化钴、硅化钨、硅化钽、硅化铂、硅化铒、硅化钯及其组合物。
在半导体装置中，该第一主动区及该第二主动区是包含栅极介电层图形，其中该栅极介电层图形是包含一材料，其选择自氧化硅、氮化硅、氮氧化硅、高介电值(high-k)材料及其组合物，该高介电值(high-k)材料是具有一介电常数至少10，该高介电值(high-k)材料是包含一材料，其选择自金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、二氧化铪(HfO2)、二氧化锆(ZrO2)、氮氧化锆(ZrOxNy)、氮氧化铪(HfOxNy)、硅酸铪(HfSixOy)、硅酸锆(ZrSixOy)、氮氧硅铪(HfSixOyNz)、三氧化二铝(Al2O3)、二氧化钛(TiO2)、五氧化钽(Ta2O5)、三氧化二镧(La2O3)、二氧化钸(CeO2)、硅酸铋(Bi4Si2O12)、氧化钨(WO3)、氧化钇(Y2O3)、铝酸镧(LaAlO3)、钛酸钡锶(Ba1-xSrxTiO3)、钛酸钡(BaTiO3)、锆酸铅(PbZrO3)、钽酸钪铅(PbSczTa1-zO3，简称PST)、铌酸锌铅(PbZnzNb1-zO3，简称PZN)、锆钛酸铅(PbZrO3-PbTiO3，简称PZT)、氧化铪(PbMgzNb1-zO3，简称PMN)及其组合物。
在半导体装置中，该第一主动区及该第二主动区是包含栅极电极，该栅极电极是包含一材料，其选择自含硅材料、含锗材料、含金属材料及其组合物，该栅极电极是包含一材料，其选择自多晶硅、多晶硅锗、金属、金属硅化物、金属氮化物、金属氧化物及其组合物。
在半导体装置中，该基底是包含一元素半导体，譬如硅及锗，该基底是包含一化合物半导体，该基底是包含一合金半导体，包含一材料，其选择自含硅材料、含锗材料及含碳材料，该合金半导体是包含硅锗，该基底是包含一渐变硅锗结构，该基底是包含一硅覆盖绝缘层(silicon on insulator，SOI)结构，譬如硅覆盖绝缘层图形。
本发明进一步是这样实现的：
本发明提供一种半导体装置，所述半导体装置包含：一基底，具有一第一主动区及一第二主动区；多个第一金属硅化物图形，其由一第一金属硅化物所形成，位于该第一主动区内；多个第二金属硅化物图形，其由一第二金属硅化物所形成，位于该第二主动区内，其中该第二金属硅化物是异于该第一金属硅化物，以及其中至少有一金属硅化物是一合金硅化物；以及一蚀刻停止层，覆盖该第一主动区及第二主动区中的至少一主动区。
本发明所述的半导体装置，该第一主动区是包含一N型金属氧化物半导体晶体管，以及该第二主动区是包含一P型金属氧化物半导体晶体管。
本发明所述的半导体装置，该蚀刻停止层是分别具有一第一应力于该第一主动区内，及一第二应力于该第二主动区内。
本发明所述的半导体装置，该第一应力是一拉伸应力，以及该第二应力是一压缩应力。
本发明所述的半导体装置，更包含：一接点图形，形成于至少一开口内，其中该至少一开口是延伸通过该蚀刻停止层，到达该第一金属硅化物图形及该第二金属硅化物图形中的至少一金属硅化物图形。
本发明所述的半导体装置，该第一金属硅化物及该第二金属硅化物中的至少一金属硅化物是包含一单一金属硅化物。
本发明所述的半导体装置，该第一主动区及该第二主动区是包含栅极介电层图形，或包含栅极电极。
本发明所述的半导体装置，该第一主动区及该第二主动区中的至少一主动区是包含一升起式源极及漏极。
本发明所述的半导体装置，该第一主动区及该第二主动区中的至少一主动区是包含一鳍状结构晶体管结构。
本发明所述的半导体装置，该基底是包含：元素半导体、化合物半导体、合金半导体、渐变硅锗结构或硅覆盖绝缘层结构。
本发明另提供一种半导体装置的制造方法，所述半导体装置的制造方法包含：提供一基底，其具有一第一主动区及一第二主动区，其中该第一主动区及该第二主动区是分别包含一第一金属硅化物及一第二金属硅化物；形成一蚀刻停止层，其具有一第一应力以覆盖该第一主动区及该第二主动区；于该第一主动区上形成一罩幕层；之后离子注入该蚀刻停止层；以及之后移除该罩幕层。
本发明还提供一种半导体装置的制造方法，所述半导体装置的制造方法包含：提供一基底，其具有一第一主动区及一第二主动区；于该第一主动区及该第二主动区上形成一第一金属层；自该第二主动区选择性移除该第一金属层；于该第一主动区及该第二主动区上形成一第二金属层；于该第一主动区及该第二主动区上形成一金属硅化物；以及之后于该第一主动区及该第二主动区上形成一蚀刻停止层。
本发明所述的半导体装置的制造方法，更包含：于该第一主动区上形成一罩幕层之后，于该第二主动区内离子注入该蚀刻停止层。
本发明又提供一种半导体装置的制造方法，所述半导体装置的制造方法包含：提供一基底，其具有一第一主动区及一第二主动区；于该第一主动区内形成一N型金属氧化物半导体晶体管，以及于该第二主动区内形成一P型金属氧化物半导体晶体管；于该第一主动区及该第二主动区上形成一第一介电层；自该第一主动区移除该第一介电层；于该第一主动区及该第二主动区上形成一第一金属层；于该第一主动区内形成多个第一金属硅化物图案；于该第一主动区及该第二主动区上形成一拉伸应力蚀刻停止层；于该第一主动区及该第二主动区上形成一第二介电层；自该第二主动区移除该第二介电层、该拉伸应力蚀刻停止层及该第一介电层；于该第一主动区及该第二主动区上形成一第二金属层；于该第二主动区内形成多个第二金属硅化物图案；于该第一主动区及该第二主动区上形成一压缩应力蚀刻停止层；于该第一主动区及该第二主动区上形成一第三介电层；以及平坦化该第一主动区及该第二主动区。
本发明所述的半导体装置的制造方法，平坦化该第一主动区及该第二主动区是包含：自该第二主动区部分移除该第二介电层。
本发明另还提供一种半导体装置的制造方法，所述半导体装置的制造方法包含：提供一基底，其具有一第一主动区及一第二主动区，其中该该第一主动区及该第二主动区是分别包含一金属硅化物区及一第二金属硅化物区；形成一蚀刻停止层，其具有一第一应力以覆盖该第一主动区及该第二主动区；于该第一主动区内形成一第一蚀刻停止层，其具有一第一应力；于该第二主动区内形成一第二蚀刻停止层，其具有一第二应力；形成一介电层，以覆盖该第一主动区及该第二主动区上的该第一蚀刻停止层及该第二蚀刻停止层；以及形成多个接触洞，通过该介电层，以及通过该第一蚀刻停止层及该第二蚀刻停止层其中之一，到达该基底。
附图说明
图1-1、图1-2是绘出本发明所特别揭露的例示结构示意图；
图2a是绘出制造图1-1、图1-2结构的一第一例示方法的流程图；
图2b-1、图2b-2至图2h-1、图2h-2是依据图2a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图3a是绘出制造图1-1、图1-2结构的一第二例示方法的流程图；
图3b-1、图3b-2至图3h-1、图3h-2是依据图3a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图4a是绘出制造图1-1、图1-2结构的一第三例示方法的流程图；
图4b-1、图4b-2至图4l-1、图41-2是依据图4a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图5a是绘出制造图1-1、图1-2结构的一第四例示方法的流程图；
图5b-1、图5b-2至图5i-1、图5i-2是依据图5a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图6a是绘出制造图1-1、图1-2结构的一第五例示方法的流程图；
图6b-1、图6b-2至图6i-1、图6i-2是依据图6a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图7a是绘出制造图1-1、图1-2结构的一第六例示方法的流程图；
图7b-1、图7b-2至图7e-1、图7e-2是依据图7a的方法，制造图1-1、图1-2结构过程的剖面示意图；
图8a是绘出制造图1-1、图1-2结构的一第七例示方法的流程图；
图8b-1、图8b-2至图8k-1、图8k-2是依据图8a的方法，制造图1-1、图1-2结构过程的剖面示意图。
具体实施方式
本发明所揭露是有关于半导体集成电路领域，更特别有关于一种装置，其具有多种金属硅化物形式及其制造方法。
一般而言，NMOS及PMOS装置皆使用相同金属或金属合金硅化物所制造，因为NMOS装置内的硅源极及漏极掺杂形式与PMOS装置内的硅源极及漏极不同，不同掺杂源极及漏极的功函数(work function)有所不同，因此难以选择一金属硅化物材料所具有的功函数可同时降低NMOS及PMOS源极及漏极的接触平面电阻。
2003年8月29日美国专利号码第60/498,759中所揭露一种具有互补型金属硅化物结构的装置，其互补型金属硅化物结构提供不同装置的互补型金属硅化物，例如一N型金属氧化物半导体晶体管(NMOS)及一P型金属氧化物半导体晶体管(PMOS)，此互补型金属硅化物结构能够对金属硅化物材料进行微调以获得一所需的功函数，其有助于降低多晶硅栅极及源极/漏极区内的接点及串联电阻。然而，在稍后的接点蚀刻过程中可能出现额外的问题，例如在深次微米技术中，譬如0.1μm及其以后的制程，金属硅化物的厚度通常少于350且对于厚度波动及流失现象较为敏感，此外对于多重金属硅化物结构难以侦测及控制接点蚀刻的终止点，如果接点蚀刻并不在适当时间停止时，可能产生额外的金属硅化物流失，接点蚀刻过程中的金属硅化物流失会增加接点的电阻，恶化短沟道效应，以及增加接合处的漏电流。在下述说明中将揭示更详细的内容，一接触蚀刻停止层在接点蚀刻过程中，可用以将金属硅化物的流失减到最小。
另为方便说明起见，所有图示中标示“*-1”是代表NMOS结构，而“*-2”是代表PMOS结构。
参考图1-1与图1-2，在一实施例中，在一单一结构中提供一互补型金属硅化物，是包含一N型金属氧化物半导体晶体管(NMOS)100及一P型金属氧化物半导体晶体管(PMOS)120，其NMOS100及PMOS120皆在一半导体基底(图中未示)上所制造。NMOS100是包含一栅极多晶硅区102，间隔层104及106，栅极介电层108，栅极金属硅化物区114，一源极(图中未示)及一源极金属硅化物区116，一漏极(图中未示)及一漏极金属硅化物区118，以及一接触蚀刻停止层(CESL或ESL)112，譬如一薄膜。PMOS120是包含一栅极多晶硅区122，间隔层124及126，栅极介电层128，栅极金属硅化物区134，一源极(图中未示)及一源极金属硅化物区136，一漏极(图中未示)及一漏极金属硅化物区138，以及一接触蚀刻停止层(CESL或ESL)132，譬如一薄膜。可理解的是其他零件或其他层可能存在，但于图中并不清楚绘示。
半导体基底上的NMOS100及PMOS120可通过使用一元素半导体，例如单晶硅、多晶硅、非晶硅、锗、及钻石，一合成物半导体，例如碳化硅、砷化镓，或一合金半导体，例如硅锗、砷磷化镓(GaAsP)、铟砷化铝(AlInAs)、镓砷化铝(AlGaAs)、铟磷化镓(GaInP)及其组合物所制造。再者，此半导体基底可能是绝缘体上的一半导体，例如硅覆盖绝缘体(SOI)。例如，此半导体基底可能包含一掺杂外延层、一渐变半导体层，或更包含一半导体层覆盖一相异形式的半导体层，例如于一硅锗层上形成一硅层。在其他例子中，合成物半导体是包含一多重硅结构或一多层化合物半导体结构。
NMOS100及PMOS120可通过使用一P型阱(P-well)及N型阱(N-well)结构所制造，以及可直接制造于半导体基底上或其内，在本发明例子中，NMOS100及PMOS120之间具有一隔离区(图中未示)，此隔离区可利用隔离技术来形成，例如局部硅氧化(LOCOS)及浅沟槽隔离(STI)，再者，NMOS及PMOS可具有一升起式(raised)源极及漏极结构、一鳍状结构晶体管(finstructure field effect transistor，FinFET)结构、或一双栅极结构，此外，NMOS及PMOS可包含一高应力薄膜。
NMOS100内的栅极介电层108及PMOS120内的栅极介电层128可为任何适合的介电层材料，最好具有较高完整性及低漏电流，可包含氧化硅、氮氧化硅、或一高介电值(high k)介电层，例如氧化铪、氧化锆、氧化铝、氧化铪及氧化铝(HfO2-Al2O3)合金、或其组合物。NMOS栅极102及PMOS栅极122可以是具有相同或相异掺杂的掺杂多晶硅。位于NMOS栅极102两侧的间隔层104及106，以及位于PMOS栅极122两侧的间隔层124及126，可能包含一介电层材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅及其组合物。
NMOS100可包含一源极及一漏极(图中未示)，其直接形成于半导体基底上，于一P型阱(P-well)结构中，或使用一升起式结构，可以在源极及栅极顶部上方形成金属硅化物，以分别形成源极金属硅化物区116及漏极金属硅化物区118，也可以在多晶硅栅极102顶部上方形成金属硅化物，以形成栅极金属硅化物区114，NMOS100中的金属硅化物区114、116、118是包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯、或其组合物。
PMOS120可包含一源极及一漏极(图中未示)，其直接形成于半导体基底上，于一N型阱(N-well)结构中，或使用一升起式结构，可以在源极及栅极顶部上方形成金属硅化物，以分别形成源极金属硅化物区136及漏极金属硅化物区138，也可以在多晶硅栅极122顶部上方形成金属硅化物，以形成栅极金属硅化物区134，NMOS120中的金属硅化物区134、136、138是包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯、或其组合物。
接触蚀刻停止层112及132可包含一种材料形式，在接点蚀刻制程中具有一高耐力，而可以在接点蚀刻制程中保护下层金属硅化物，接触蚀刻停止层112及132的材料可选择一绝缘材料，例如包含氮化硅、氮氧化硅、碳化硅、氧化硅及其组合物，可理解的是接触蚀刻停止层112及132意指分离的相关数目层数，可包含一单一接触蚀刻停止层。
可使用不同方法沉积接触蚀刻停止层112及132，例如，可以沉积接触蚀刻停止层112及132以覆盖一相当大的区域包括NMOS100及PMOS120，在一些实施例中，可图形化接触蚀刻停止层112及132以覆盖选择性区域，譬如只有NMOS100或PMOS120、或只有接点区域如源极、漏极及栅极，若有需要，在接点蚀刻以移除绝缘层材料后，可以自覆盖区域移除接触蚀刻停止层112及132。
在一些实施例中，可以选择及制造接触蚀刻停止层112及132以符合既定的压力标准，例如，形成一接触蚀刻停止层具有一拉伸应力(tensile stress)大于1.0giga pascal以覆盖NMOS100，同样，形成一接触蚀刻停止层具有一压缩应力(compressivestress)大于1.0giga pascal以覆盖PMOS120，每一个接触蚀刻停止层112及132具有一微调后的应力以增加效能，譬如NMOS100及PMOS120的载体移动率。
在图1-1与图1-2结构中，于NMOS100的金属硅化物区114、116、118(以下总称：NMOS金属硅化物区)中形成的金属硅化物，是异于PMOS120的金属硅化物区134、136、138(以下总称：PMOS金属硅化物区)中形成的金属硅化物，例如，NMOS金属硅化物区及PMOS金属硅化物区可以都是金属硅化物，但形式相异，或者可能是不同组成的合金硅化物，或相同组成的合金硅化物但具有不同的材料比例，同样情况，NMOS金属硅化物区可能是金属硅化物，但PMOS金属硅化物区可能是合金硅化物，或相反，这样的金属硅化物结构有时称为互补型金属硅化物(complementary silicide)，互补型金属硅化物提供NMOS金属硅化物区及PMOS金属硅化物区的可变微调，以改善接点电阻、粘着力、及一致性。
在一互补型金属硅化物的例子中，可使用镍及钴的不同组合，使NMOS金属硅化物及PMOS金属硅化物的组成可以微调以适合所需的功函数及平面电阻，例如，NMOS金属硅化物的功函数可微调使其小于4.4eV，但PMOS金属硅化物的功函数可微调使其大于4.6eV。
可理解的是互补型金属硅化物不限于NMOS及PMOS结构，但可用以形成任二金属硅化物区连接至一基底，其中第一区具有一第一形式的金属硅化物且第二区具有一第二形式的金属硅化物，每一区可包含的结构譬如一掺杂硅或掺杂多晶硅区域、一源极、一漏极及一栅极，再者，每一区的结构可包含一装置譬如一NMOS、一PMOS、一CMOS、一鳍状结构晶体管(fin structurefield effect transistor，FinFET)、一双极晶体管、一电容器、一电阻器、或其组合物。
参考图2a及图2b-1至图2h-2，在一实施例中，可以使用一方法200以形成图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图2b-1至图2h-2是绘出图2a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图2a中方法200，图2b-1至图2h-2的剖面示意图对应于其所指的目的，可理解的是方法200不限于对NMOS及PMOS结构的一互补型金属硅化物结构的形成，但可以在一半导体制程过程中用以形成任二区，其中第一区具有一组成或材料比例且第二区具有一相异组成或材料比例。
如图2b-1与图2b-2所示，在本发明例子中，第一区是一NMOS240以及第二区是一PMOS270，可理解的是可以在进行方法2O0之前制造NMOS240及PMOS270的部分，例如，NMOS240是包含一多晶硅栅极242、间隔层244及246、及一栅极介电层248，PMOS270是包含一多晶硅栅极272、间隔层274及276、及一栅极介电层278。
特别参照图2a及图2c-1与图2c-2，方法200先依照步骤210中，沉积第一金属部分250、280(使用相同金属‘A’)以分别覆盖NMOS240及PMOS270，第一金属部分250、280的沉积方法是包含使用物理气相沉积法(PVD)譬如溅镀及蒸镀，或电镀，或化学气相沉积法(CVD)譬如等离子加强CVD(PECVD)、大气压力CVD(APCVD)、低压CVD(LPCVD)、高密度等离子CVD(HDPCVD)及原子层CVD(ALCVD)，或其他沉积制程，在本发明的例子中使用溅镀沉积，第一金属部分250、280可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物。
在本发明例子中，第一金属部分250、280是包含镍，在金属硅化物尺寸小于0.13μm的金属硅化物技术时镍具有一些优点，因为镍比其他适合的金属需要较低的热供应量，在相当低的温度时，约摄氏温度250℃至600℃，可以在单一的加热步骤中形成硅化镍，减少基底中硅的消耗量，因此能够形成极浅的源极/漏极接合。可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图2d-1与图2d-2及步骤212，可选择性移除第一金属部分280，留下完整的第一金属部分250，先前技术中已知可使用微影及蚀刻制程以选择性移除第一金属部分280，包括在金属部分250及280上形成光致抗蚀剂，自一光罩转换蚀刻图案至光致抗蚀剂上，蚀刻，以及剥除光致抗蚀剂，也可以在剥除光致抗蚀剂后进行蚀刻，蚀刻制程最好依据第一金属部分280，例如，如果材料是镍，可选择湿蚀刻制程使用金属蚀刻溶液如硫酸及过氧化氢混合物(H2SO4+H2O2+H2O)，如果材料是钴，湿蚀刻溶液可包含无机酸(如HCl)及过氧化氢溶液。
参考图2e-1与图2e-2及步骤214，沉积第二金属部分252、282以分别覆盖NMOS240及PMOS270，使用相同金属(金属‘B’)形成第二金属部分252、282，但是使用不同金属或金属合成物以形成第一金属部分250、280，沉积制程可使用物理气相沉积法(PVD)或化学气相沉积法(CVD)，第二金属部分252、282可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第二金属部分252、282为钴。
参考图2f-1与图2f-2及步骤216，在NMOS240及PMOS270上皆形成一金属硅化物，然而NMOS240上所形成的金属硅化物异于PMOS270上所形成的金属硅化物，因为NMOS240上所形成的金属硅化物包含第一金属部分250(金属A或镍)及第二金属部分252(金属B或钴)(参照合金硅化物)两者皆有，然而PMOS270上所形成的金属硅化物只包含第二金属部分282(钴)。
如图2f-1与图2f-2所绘，在NMOS240的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物254、源极金属硅化物256、及漏极金属硅化物258，在PMOS270的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物284、源极金属硅化物286、及漏极金属硅化物288，栅极金属硅化物254、源极金属硅化物256、及漏极金属硅化物258是合金硅化物(镍及钴)，然而栅极金属硅化物284、源极金属硅化物286、及漏极金属硅化物288是硅化钴。合金硅化物中金属A/B(例如镍/钴)的比例可通过优化金属沉积制程及硅化制程进行调整，以提供所需的功函数；在依据特定金属所选择的一提升的温度下，其硅化制程促使第二金属(或第一及第二金属)及硅(或多晶硅)之间的反应；参照退火步骤，在一气体环境下，如氩、氦、氮或其他惰性气体，使用一快速热退火(rapid thermal annealing，RTA)制程，反应的金属硅化物可能在亚稳态(metastable phase，或称变换稳定态)中而需要一第二退火步骤或RTA(例如，在依据一特定金属及化合物所选择的一较高温度下)，因此形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤218(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图2g-1与图2g-2及步骤218，可以从NMOS240及PMOS270移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，附着在隔离区域上的金属可能未与氧化硅层或氮化硅层反应，需要使用金属蚀刻溶液进行选择性移除，可在二步骤中完成蚀刻，对于不同金属可以在每一步骤中使用不同蚀刻溶液及标的物，将在多晶硅栅极及源极/漏极接触区域上留下完整的金属硅化物，一般而言，不需要微影制程以图案化接点的金属硅化物层，因为通过选择性反应及蚀刻(参照自行对准金属硅化物，salicide)可以使金属硅化物对准栅极及源极/漏极区域。
参考图2h-1与图2h-2及步骤220，形成接触蚀刻停止层260及290，如上所述，接触蚀刻停止层260及290对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容(例如，可以良好粘着于金属硅化物上，不会与其反应或扩散至下层金属硅化物)，接触蚀刻停止层260及290材料的选择，可依据一绝缘层材料(图中未示)以符合所使用的蚀刻剂，例如，可使用氮化硅、氮氧化硅、碳化硅、或氧化硅(若绝缘层材料不是氧化硅)，以形成接触蚀刻停止层260及290。
在本发明例子中，接触蚀刻停止层260及290可沉积覆盖所有区域包含NMOS240及PMOS270，虽然已知可以使用一选择性沉积制程，特定沉积方法的选择可依据接触蚀刻停止层260及290所使用的材料，以及可以包含PVD、CVD、或一加热制程，以及可以在多个步骤中完成，例如，接触蚀刻停止层260及290可选择一氮化硅薄膜，通过LPCVD、PECVD、或其他已知方法形成氮化硅薄膜，为了例示的目的使用一PECVD制程，可提供一低温制程相容于底层结构，在PECVD制程中，可以在等离子中反应沉积硅烷(silane)及氨(或氮)，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)，先前技术已知可使用微影及蚀刻制程图案化接触蚀刻停止层260、290。
参考图3a及图3b-1至图3h-2，在另一实施例中，可以使用一方法300以形成图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图3b-1至图3h-2是绘出图3a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图3a中方法300，图3b-1至图3h-2的剖面示意图对应于其所指的目的，可理解的是方法300不限于一互补型金属硅化物结构的形成，但可以在一半导体制程过程中用以形成任二区，其中第一区具有一组成或材料比例且第二区具有一相异组成或材料比例。
如图3b-1与图3b-2所示，在本发明例子中，第一区是一NMOS340以及第二区是一PMOS370，可理解的是可以在进行方法300之前制造NMOS340及PMOS370的部分，例如，NMOS340是包含一多晶硅栅极342、间隔层344及346、及一栅极介电层348，PMOS370是包含一多晶硅栅极372、间隔层374及376、及一栅极介电层378。
特别参照图3a及图3c-1与图3c-2，方法300先依照步骤310中，沉积第一金属部分350、380(使用相同金属‘A’)以分别覆盖NMOS340及PMOS370，第一金属部分350、380的沉积方法是包含使用PVD或CVD制程，第一金属部分350、380可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物。在本发明例子中，第一金属部分350、380是包含镍，可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图3d-1与图3d-2及步骤312，沉积第二金属部分352、382以分别覆盖NMOS340及PMOS370，使用相同金属(金属‘B’)形成第二金属部分352、382，但是使用不同金属或金属合成物以形成第一金属部分350、380，沉积制程可使用PVD或CVD，第二金属部分352、382可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第二金属部分352、382为钴。
参考图3e-1与图3e-2及步骤314，可选择性移除第二金属部分382，留下完整的第二金属部分352，先前技术中已知可使用微影及蚀刻制程以选择性移除第二金属部分382，包括在金属部分352及382上形成光致抗蚀剂，自一光罩转换蚀刻图案至光致抗蚀剂上，蚀刻，以及剥除光致抗蚀剂，也可以在剥除光致抗蚀剂后进行蚀刻，蚀刻制程最好依据第二金属部分382的组成。
参考图3f-1与图3f-2及步骤316，在NMOS340及PMOS370上皆形成一金属硅化物，然而NMOS340上所形成的金属硅化物异于PMOS370上所形成的金属硅化物，因为NMOS340上所形成的金属硅化物是一合金硅化物，包含第一金属部分350(镍)硅化物及第二金属部分352(钴)硅化物两者皆有，然而PMOS370上所形成的金属硅化物只包含第一金属部分380(镍)硅化物。
如图3f-1与图3f-2所绘，在NMOS340的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物354、源极金属硅化物356、及漏极金属硅化物358，在PMOS370的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物384、源极金属硅化物386、及漏极金属硅化物388。栅极金属硅化物354、源极金属硅化物356、及漏极金属硅化物358是合金硅化物(镍及钴)，然而栅极金属硅化物384、源极金属硅化物386、及漏极金属硅化物388是硅化镍。合金硅化物中金属A/B(例如镍/钴)的比例可通过优化金属沉积制程及硅化制程进行调整，以提供所需的功函数；在依据特定金属所选择的一提升的温度下，其硅化制程促使第二金属(或第一及第二金属)及硅(或多晶硅)之间的反应；反应的金属硅化物可能在亚稳态(metastable phase，或称变换稳定态)中而需要一第二退火步骤或RTA，因此形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤318(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图3g-1与图3g-2及步骤318，可以从NMOS340及PMOS370移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，附着在隔离区域上的金属可能未与氧化硅层或氮化硅层反应，需要使用金属蚀刻溶液进行选择性移除，将在多晶硅栅极及源极/漏极接触区域上留下完整的金属硅化物，一般而言，不需要微影制程以图案化接点的金属硅化物层，因为金属硅化物是一自行对准金属硅化物(salicide)。
参考图3h-1与图3h-2及步骤320，形成接触蚀刻停止层360及390，如上所述，接触蚀刻停止层360及390对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容，接触蚀刻停止层360及390材料的选择，可依据一绝缘层材料(图中未示)以符合所使用的蚀刻剂，例如，可使用氮化硅、氮氧化硅、碳化硅、或氧化硅，以形成接触蚀刻停止层360及390。
在本发明例子中，接触蚀刻停止层360及390可沉积覆盖所有区域包含NMOS340及PMOS370，虽然已知可以使用一选择性沉积制程，特定沉积方法的选择可依据接触蚀刻停止层360及390所使用的材料，以及可以包含PVD、CVD、或一加热制程，以及可以在多个步骤中完成，例如，接触蚀刻停止层360及390可选择一氮化硅薄膜，通过LPCVD、PECVD、或其他已知方法形成氮化硅薄膜，为了例示的目的使用一PECVD制程，可提供一低温制程相容于底层结构，在PECVD制程中，可以在等离子中反应沉积硅烷(silane)及氨(或氮)，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)，先前技术已知可使用微影及蚀刻制程图案化接触蚀刻停止层360、390。
参考图4a及图4b-1至图41-2，在另一实施例中，可以使用一方法400以形成图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图4b-1至图4l-2是绘出图4a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图4a中方法400，图4b一1至图4l-2的剖面示意图对应于其所指的目的，可理解的是方法400不限于一互补型金属硅化物结构的形成，但可以在一半导体制程过程中用以形成任二区，其中第一区具有一组成或材料比例且第二区具有一相异组成或材料比例。
如图4b-1与图4b-2所示，在本发明例子中，第一区是一NMOS440以及第二区是一PMOS470，可理解的是可以在进行方法400之前制造NMOS440及PMOS470的部分，例如，NMOS440是包含一多晶硅栅极442、间隔层444及446、及一栅极介电层448，PMOS470是包含一多晶硅栅极472、间隔层474及476、及一栅极介电层478。
特别参照图4a及图4c-1与图4c-2，方法400先依照步骤410中，沉积硬式罩幕部分449、479以分别覆盖NMOS440及PMOS470，硬式罩幕部分449、479的沉积方法是包含使用PVD制程、CVD制程、或氮气或氧气间的一高温反应，硬式罩幕部分449、479可包含氧化硅、氮化硅、碳化硅、或其组合物，例如，可通过高温CVD、LPCVD、或PECVD形成氮化硅，可以通过二氯硅烷(dichlorosilane，SiCl2H2)及氨(NH3)反应以形成LPCVD氮化硅，可通过热氧化或CVD制程形成氧化硅，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)。
参考图4d-1与图4d-2及步骤412，可选择性移除硬式罩幕部分449，留下完整的硬式罩幕部分479，先前技术中已知可使用微影及蚀刻制程以选择性移除硬式罩幕部分449，包括在硬式罩幕部分449及479上形成光致抗蚀剂，自一光罩转换蚀刻图案至光致抗蚀剂上，蚀刻，以及剥除光致抗蚀剂，也可以在剥除光致抗蚀剂后进行蚀刻，蚀刻制程最好依据于形成硬式罩幕的材料，例如，在光致抗蚀剂涂布、曝光、显影之后，根据自一光罩上预先设计的图案转换至光致抗蚀剂上，以进行干蚀刻碳化硅硬式罩幕。
参考图4e-1与图4e-2及步骤414，沉积第一金属部分450、480以分别覆盖NMOS440及PMOS470，使用相同金属(金属‘A’)形成第一金属部分450、480，沉积制程可使用PVD或CVD，第一金属部分450、480可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第一金属部分450、480为镍。
参考图4f-1与图4f-2及步骤416，在NMOS440上形成一金属硅化物，NMOS440上所形成的金属硅化物只包含第一金属部分450(例如金属A或镍)硅化物，然而，因为PMOS470被硬式罩幕479所覆盖，包含第一金属部分480的金属A(镍)无法与PMOS470的硅或多晶硅反应。
如图4f-1与图4f-2所示，在NMOS440的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物454、源极金属硅化物456、及漏极金属硅化物458，在依据特定金属所选择的一提升的温度下，其硅化制程促使金属A及硅(或多晶硅)之间的反应；硅化制程可包含一第二退火步骤，使其退火反应的金属硅化物处于亚稳态(metastable phase，或称变换稳定态)，以及形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤418(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图4g-1与图4g-2及步骤418，可以从NMOS440及PMOS470移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，其连接于NMOS440的未反应金属是包含步骤418后金属A的残留物；连接于隔离区域、氮化硅/氧化硅间隔层、及PMOS470(硬式罩幕覆盖于其上)的金属，未与氧化硅层或氮化硅层反应，而可以使用一金属蚀刻方式移除，在NMOS440上的多晶硅栅极及源极/漏极接点区域上留下完整的金属硅化物。
参考图4h-1与图4h-2及步骤420，自PMOS470移除硬式罩幕部分479，可通过一蚀刻制程如湿蚀刻或干蚀刻，以移除硬式罩幕部分479，例如在湿蚀刻中，可选择一蚀刻溶液，在氮化硅及其他材料(包含氧化硅及金属硅化物)之间具有一高蚀刻选择比。
参考图4i-1与图4i-2及步骤422，沉积第二金属部分452、482以分别覆盖NMOS440及PMOS470，使用相同金属(金属‘B’)形成第二金属部分452、482，但是使用不同金属或金属合成物以形成第一金属部分450、480，沉积制程可使用PVD或CVD，第二金属部分452、482可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第二金属部分452、482为钴。
参考图4j-1与图4j-2及步骤424，在NMOS440及PMOS470上皆形成一金属硅化物，然而NMOS440上所形成的金属硅化物异于PMOS470上所形成的金属硅化物，因为NMOS440上所形成的金属硅化物是一合金硅化物，包含第一金属部分450(金属A或镍)硅化物及第二金属部分452(金属B或钴)硅化物两者皆有，然而PMOS470上所形成的金属硅化物只包含第二金属部分482(钴)硅化物。
如图4j-1与图4j-2所绘，在NMOS440的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物454、源极金属硅化物456、及漏极金属硅化物458，在PMOS470的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物484、源极金属硅化物486、及漏极金属硅化物488，栅极金属硅化物454、源极金属硅化物456、及漏极金属硅化物458是合金硅化物(镍及钴)，然而栅极金属硅化物484、源极金属硅化物486、及漏极金属硅化物488是硅化钴。
如前所述，在步骤416过程中，先在NMOS440上形成金属A的硅化物，在目前的步骤424中，NMOS440上的金属A硅化物与金属B反应以形成一合金硅化物。合金硅化物中金属A/B(例如镍/钴)的比例可通过优化金属沉积制程及硅化制程进行调整，以提供所需的功函数；在依据特定金属所选择的一提升的温度下，其硅化制程促使第二金属(或第一及第二金属)及硅(或多晶硅)之间的反应；反应的金属硅化物可能在亚稳态(metastablephase，或称变换稳定态)中而需要一第二退火步骤或RTA，因此形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤426(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图4k-1与图4k-2及步骤426，可以从NMOS440及PMOS470移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，附着在隔离区域上的金属可能未与氧化硅层或氮化硅层反应，需要使用金属蚀刻溶液进行选择性移除，将在多晶硅栅极及源极/漏极接触区域上留下完整的金属硅化物。
参考图4l-1与图4l-2及步骤428，形成接触蚀刻停止层460及490，如上所述，接触蚀刻停止层460及490对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容，接触蚀刻停止层460及490材料的选择，可依据一绝缘层材料(图中未示)以符合所使用的蚀刻剂，例如，可使用氮化硅、氮氧化硅、碳化硅、或氧化硅，以形成接触蚀刻停止层460及490。
在本发明例子中，接触蚀刻停止层460及490可沉积覆盖所有区域包含NMOS440及PMOS470，虽然已知可以使用一选择性沉积制程，特定沉积方法的选择可依据接触蚀刻停止层460及490所使用的材料，以及可以包含PVD、CVD、或一加热制程，以及可以在多个步骤中完成，例如，接触蚀刻停止层460及490可选择一氮化硅薄膜，通过LPCVD、PECVD、或其他已知方法形成氮化硅薄膜，为了例示的目的使用一PECVD制程，可提供一低温制程相容于底层结构，在PECVD制程中，可以在等离子中反应沉积硅烷(silane)及氨(或氮)，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)，先前技术已知可使用微影及蚀刻制程图案化接触蚀刻停止层460、490。
参考图5a及图5b-1至图5i-2，在另一实施例中，可以使用一方法500以形成图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图5b-1至图5i-2是绘出图5a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图5a中方法500，图5b-1至图5i-2的剖面示意图对应于其所指的目的，可理解的是方法500不限于一互补型金属硅化物结构的形成，但可以在一半导体制程过程中用以形成任二区，其中第一区具有一组成或材料比例且第二区具有一相异组成或材料比例。
如图5b-1与图5b-2所示，在本发明例子中，第一区是一NMOS540以及第二区是一PMOS570，可理解的是可以在进行方法500之前制造NMOS540及PMOS570的部分，例如，NMOS540是包含一多晶硅栅极542、间隔层544及546、及一栅极介电层548，PMOS570是包含一多晶硅栅极572、间隔层574及576、及一栅极介电层578。
特别参照图5a及图5c-1与图5c-2，方法500先依照步骤510中，沉积第一金属部分550、580(使用相同金属‘A’)以分别覆盖NMOS540及PMOS570，第一金属部分550、580的沉积方法是包含使用PVD或CVD制程，第一金属部分550、580可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物。在本发明例子中，第一金属部分550、580是包含镍，可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图5d-1与图5d-2及步骤512，沉积第二金属部分552、582以分别覆盖NMOS540及PMOS570，使用相同金属(金属‘B’)形成第二金属部分552、582，但是使用不同金属或金属合成物以形成第一金属部分550、580，沉积制程可使用PVD或CVD，第二金属部分552、582可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第二金属部分552、582为钴。
参考图5e-1与图5e-2及步骤514，沉积第三金属部分553、583以分别覆盖NMOS540及PMOS570，使用相同金属(金属‘A’)形成第三金属部分553、583，如同第一金属部分550、580，形成一“三明治”结构，在两层金属A之间形成一层金属B(镍/钴/镍)，沉积制程可使用PVD或CVD，第三金属部分553、583可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第三金属部分553、583为镍，可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图5f-1与图5f-2及步骤516，可选择性移除第三金属部分583，留下完整的第三金属部分553，先前技术中已知可使用微影及蚀刻制程以选择性移除第三金属部分583，包括在金属部分553及583上形成光致抗蚀剂，自一光罩转换蚀刻图案至光致抗蚀剂上，蚀刻，以及剥除光致抗蚀剂，也可以在剥除光致抗蚀剂后进行蚀刻，蚀刻制程最好依据第三金属部分583的组成，例如，如果材料是镍，可选择湿蚀刻制程使用金属蚀刻溶液如硫酸及过氧化氢混合物。
参考图5g-1与图5g-2及步骤518，在NMOS540及PMOS570上皆形成一金属硅化物，然而NMOS540上所形成的金属硅化物异于PMOS570上所形成的金属硅化物，因为NMOS540上所形成的金属硅化物是一合金硅化物，包含大量的金属A(例如镍)，然而PMOS570上所形成的金属硅化物包含少量的金属A，换句话说，两者皆为包含金属A及B(例如镍及钴)的合金化合物，但具有不同的组成。
如图5g-1与图5g-2所绘，在NMOS540的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物554、源极金属硅化物556、及漏极金属硅化物558，在PMOS570的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物584、源极金属硅化物586、及漏极金属硅化物588，栅极金属硅化物554、源极金属硅化物556、及漏极金属硅化物558是合金硅化物，包含大量的金属A(镍)，然而栅极金属硅化物584、源极金属硅化物586、及漏极金属硅化物588是合金硅化物，包含少量的金属A。合金硅化物中金属A/B(例如镍/钴)的比例可通过优化金属沉积制程及硅化制程进行调整，以提供所需的功函数；在依据特定金属所选择的一提升的温度下，其硅化制程促使第二金属(或第一及第二金属)及硅(或多晶硅)之间的反应；反应的金属硅化物可能在亚稳态(metastable phase，或称变换稳定态)中而需要一第二退火步骤或RTA，因此形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤520(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图5h-1与图5h-2及步骤520，可以从NMOS540及PMOS570移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，附着在隔离区域上的金属可能未与氧化硅层或氮化硅层反应，需要使用金属蚀刻溶液进行选择性移除，将在多晶硅栅极及源极/漏极接触区域上留下完整的金属硅化物。
参考图5i-1与图5i-2及步骤522，形成接触蚀刻停止层560及590，如上所述，接触蚀刻停止层560及590对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容，接触蚀刻停止层560及590材料的选择，可依据一绝缘层材料(图中未示)以符合所使用的蚀刻剂，例如，可使用氮化硅、氮氧化硅、碳化硅、或氧化硅，以形成接触蚀刻停止层560及590。
在本发明例子中，接触蚀刻停止层560及590可沉积覆盖所有区域包含NMOS540及PMOS570，虽然已知可以使用一选择性沉积制程，特定沉积方法的选择可依据接触蚀刻停止层560及590所使用的材料，以及可以包含PVD、CVD、或一加热制程，以及可以在多个步骤中完成，例如，接触蚀刻停止层560及590可选择一氮化硅薄膜，通过LPCVD、PECVD、或其他已知方法形成氮化硅薄膜，为了例示的目的使用一PECVD制程，可提供一低温制程相容于底层结构，在PECVD制程中，可以在等离子中反应沉积硅烷(silane)及氨(或氮)，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)，先前技术已知可使用微影及蚀刻制程图案化接触蚀刻停止层560、590。
参考图6a及图6b-1至图6i-2，在另一实施例中，可以使用一方法600以形成图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图6b-1至图6i-2是绘出图6a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图6a中方法600，图6b-1至图6i-2的剖面示意图对应于其所指的目的，可理解的是方法600不限于一互补型金属硅化物结构的形成，但可以在一半导体制程过程中用以形成任二区，其中第一区具有一组成或材料比例且第二区具有一相异组成或材料比例。
如图6b-1与图6b-2所示，在本发明例子中，第一区是一NMOS640以及第二区是一PMOS670，可理解的是可以在进行方法600之前制造NMOS640及PMOS670的部分，例如，NMOS640是包含一多晶硅栅极642、间隔层644及646、及一栅极介电层648，PMOS670是包含一多晶硅栅极672、间隔层674及676、及一栅极介电层678。
特别参照图6a及图6c-1与图6c-2，方法600先依照步骤610中，沉积第一金属部分650、680(使用相同金属‘A’)以分别覆盖NMOS640及PMOS670，第一金属部分650、680的沉积方法是包含使用PVD或CVD制程，第一金属部分650、680可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物。在本发明例子中，第一金属部分650、680是包含镍，可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图6d-1与图6d-2及步骤612，可选择性移除第一金属部分680，留下完整的第一金属部分650，先前技术中已知可使用微影及蚀刻制程以选择性移除第一金属部分680，包括在金属部分650及680上形成光致抗蚀剂，自一光罩转换蚀刻图案至光致抗蚀剂上，蚀刻，以及剥除光致抗蚀剂，也可以在剥除光致抗蚀剂后进行蚀刻，蚀刻制程最好依据第一金属部分680。
参考图6e-1与图6e-2及步骤614，沉积第二金属部分652、682以分别覆盖NMOS640及PMOS670，使用相同金属(金属‘B’)形成第二金属部分652、682，但是使用不同金属或金属合成物以形成第一金属部分650、680，沉积制程可使用PVD或CVD，第二金属部分652、682可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第二金属部分652、682为钴。
参考图6f-1与图6f-2及步骤616，沉积第三金属部分653、683以分别覆盖NMOS640及PMOS670，使用相同金属(金属‘A’)形成第三金属部分653、683，如同第一金属部分650、680，在NMOS640上形成一“三明治”结构，在两层金属A之间形成一层金属B(镍/钴/镍)，沉积制程可使用PVD或CVD，第三金属部分653、683可包含镍、钴、钨、钽、钛、铂、铒、钯、或任何其他金属，在一提升的温度下使其与硅反应以形成一低电阻状态的金属硅化物，在本发明例子中，第三金属部分653、683为镍，可通过溅镀镍以形成镍的沉积，在适合的制程步骤中包含：浸泡氢氟酸，一溅镀前的氩蚀刻以准备硅表面，以及之后的溅镀镍。
参考图6g-1与图6g-2及步骤618，在NMOS640及PMOS670上皆形成一金属硅化物，然而NMOS640上所形成的金属硅化物异于PMOS670上所形成的金属硅化物，因为NMOS640上所形成的金属硅化物是一合金硅化物，包含大量的金属A(例如镍)，然而PMOS670上所形成的金属硅化物包含少量的金属A，换句话说，两者皆为包含金属A及B(例如镍及钴)的合金化合物，但具有不同的组成。
如图6g-1与图6g-2所绘，在NMOS640的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物654、源极金属硅化物656、及漏极金属硅化物658，在PMOS670的栅极、源极、漏极上形成金属硅化物，产生栅极金属硅化物684、源极金属硅化物686、及漏极金属硅化物688，栅极金属硅化物654、源极金属硅化物656、及漏极金属硅化物658是合金硅化物，包含大量的金属A(镍)，然而栅极金属硅化物684、源极金属硅化物686、及漏极金属硅化物688是合金硅化物，包含少量的金属A。合金硅化物中金属A/B(例如镍/钴)的比例可通过优化金属沉积制程及硅化制程进行调整，以提供所需的功函数；在依据特定金属所选择的一提升的温度下，其硅化制程促使第二金属(或第一及第二金属)及硅(或多晶硅)之间的反应；反应的金属硅化物可能在亚稳态(metastable phase，或称变换稳定态)中而需要一第二退火步骤或RTA，因此形成一稳定的金属硅化物状态具有降低的电阻；也可以在步骤620(如下所述)移除未反应金属之后，实行这样的第二退火步骤；可以理解的是一些金属硅化物如硅化镍，可以在一较低温度下在一步骤RTA中形成。
参考图6h-1与图6h-2及步骤620，可以从NMOS640及PMOS670移除未反应金属，如同其他区域(图中未示)，譬如一隔离结构，附着在隔离区域上的金属可能未与氧化硅层或氮化硅层反应，需要使用金属蚀刻溶液进行选择性移除，将在多晶硅栅极及源极/漏极接触区域上留下完整的金属硅化物。
参考图6i-1与图6i-2及步骤622，形成接触蚀刻停止层660及690，如上所述，接触蚀刻停止层660及690对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容，接触蚀刻停止层660及690材料的选择，可依据一绝缘层材料(图中未示)以符合所使用的蚀刻剂，例如，可使用氮化硅、氮氧化硅、碳化硅、或氧化硅，以形成接触蚀刻停止层660及690。
在本发明例子中，接触蚀刻停止层660及690可沉积覆盖所有区域包含NMOS640及PMOS670，虽然已知可以使用一选择性沉积制程，特定沉积方法的选择可依据接触蚀刻停止层660及690所使用的材料，以及可以包含PVD、CVD、或一加热制程，以及可以在多个步骤中完成，例如，接触蚀刻停止层660及690可选择一氮化硅薄膜，通过LPCVD、PECVD、或其他已知方法形成氮化硅薄膜，为了例示的目的使用一PECVD制程，可提供一低温制程相容于底层结构，在PECVD制程中，可以在等离子中反应沉积硅烷(silane)及氨(或氮)，可通过三甲基硅烷(trimethylsilane)的PECVD形成碳化硅(SiC)，先前技术已知可使用微影及蚀刻制程图案化接触蚀刻停止层660、690。
参考图7a及图7b-1至图7e-2，在另一实施例中，可以使用一方法700以形成双接触蚀刻停止层(dual CESL)及图1-1与图1-2的互补型金属硅化物结构具有一NMOS及一PMOS，图7b-1至图7e-2是绘出图7a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图7a中方法700，图7b-1至图7e-2的剖面示意图对应于其所指的目的，可理解的是方法700不限于一互补型金属硅化物及双接触蚀刻停止层(dual CESL)结构的形成。
如图7b-1与图7b-2所示，在本发明例子中，方法700先依照步骤710中，提供一互补型金属硅化物结构具有一第一区，譬如NMOS740，以及一第二区，譬如PMOS770；例如，NMOS740是包含一多晶硅栅极742、间隔层744及746、及一栅极介电层748，以及一第一金属硅化物的金属硅化物图形754、756、758；PMOS770是包含一多晶硅栅极772、间隔层774及776、及一栅极介电层778，以及一第二金属硅化物的金属硅化物图形784、786、788。可以在实行方法700之前，制造NMOS740及PMOS770的互补型金属硅化物结构；可以在形成接触蚀刻停止层(CESL)之前，通过一种方法实质上类似于方法200至600其中之一，形成NMOS740及PMOS770的互补型金属硅化物结构；例如，可通过一制程，是包含：形成一第一金属层以覆盖第一区及第二区，自第二区选择性移除第一金属层，形成一第二金属层以覆盖第一区及第二区，在第一区及第二区上形成金属硅化物，以及自第一区及第二区移除未反应金属，以形成NMOS740及PMOS770的互补型金属硅化物结构。
特别参照图7a及图7c-1与图7c-2，方法700进行步骤712，在NMOS740及PMOS770中皆形成一接触蚀刻停止层(CESL)760，其形成接触蚀刻停止层(CESL)的方法类似于方法200至600中所述。
参考图7d-1与图7d-2及步骤714，通过一图案化制程，譬如一微影制程，在NMOS740上形成一离子注入罩幕765，例如，可以在NMOS740及PMOS770的表面涂布一光致抗蚀剂层，然后使用一微影制程图案化该光致抗蚀剂，显影后移除覆盖于PMOS770的光致抗蚀剂层，留下光致抗蚀剂层覆盖NMOS740。
参考图7e-1与图7e-2及步骤716，当NMOS740由离子注入罩幕765所保护时，进行一离子注入制程，此离子注入制程能释放PMOS区中接触蚀刻停止层(CESL)760的部分应力，让PMOS区中的接触蚀刻停止层(CESL)760可以转换成接触蚀刻停止层(CESL)790，其具有一不同的应力，注入的离子可包含锗或其他适合的离子，可以微调离子注入的剂量及能量以得到所需的应力。
参考图8a及图8b-1至图8k-2，在另一实施例中，可以使用一方法800以形成图1-1与图1-2的互补型金属硅化物结构及双接触蚀刻停止层(dual CESL)结构，图8b-1至图8k-2是绘出图8a中相对应制造步骤的一例示集成电路的剖面示意图，下述较详细说明图8a中方法800，图8b-1至图8k-2的剖面示意图对应于其所指的目的，可理解的是方法800不限于一互补型金属硅化物结构及一互补型接触蚀刻停止层(complementary CESL)的形成。
如图8b-1与图8b-2所示，在本发明例子中，方法800先依照步骤810中，提供一互补型金属硅化物结构具有一第一区，譬如NMOS840，以及一第二区，譬如PMOS870，可理解的是可以在进行方法800之前，制造NMOS840及PMOS870部分；例如，NMOS840是包含一多晶硅栅极842、间隔层844及846、及一栅极介电层848，PMOS870是包含一多晶硅栅极872、间隔层874及876、及一栅极介电层878。
特别参照图8a及图8c-1与图8c-2，方法800进行步骤812，形成一第一层间介电层(ILD)862，然后选择性移除其中至少一部分，可通过先前技术已知方法形成此第一层间介电层(ILD)，然后选择性移除，使得第一层间介电层(ILD)862覆盖NMOS840，然而暴露出PMOS870。
参考图8d-1与图8d-2及步骤814，通过一适合的方法，使用第一金属硅化物材料，于PMOS 870中形成一第一金属硅化物的金属硅化物图案884、886、及888。
参考图8e-1与图8e-2及步骤816，通过一类似于方法200至700中所述的方法，形成一第一接触蚀刻停止层(CESL)863以覆盖NMOS840及PMOS870，第一接触蚀刻停止层(CESL)863具有一拉伸应力，第一接触蚀刻停止层(CESL)863的组成及形成类似于方法200至600中所述的接触蚀刻停止层(CESL)，在一例子中，第一接触蚀刻停止层(CESL)863可包含氮化硅，其通过一低压化学气相沉积法(LPCVD)所形成；可通过硅/氮比例及沉积温度等制程参数，微调第一接触蚀刻停止层(CESL)863的应力，更可以通过离子注入制程，譬如锗离子注入，以微调应力。
参考图8f-1与图8f-2及步骤818，可以在NMOS及PMOS区形成一第二层间介电层(ILD)864以覆盖第一接触蚀刻停止层(CESL)863。
参考图8g-1与图8g-2及步骤820，然后通过微影及蚀刻制程的方法，自NMOS840区选择性移除第二层间介电层(ILD)864、第一接触蚀刻停止层(CESL)863、及第一层间介电层(ILD)862。
参考图8h-1与图8h-2及步骤822，通过一类似于步骤814的方法，使用第二金属硅化物材料，于NMOS840中形成一第二金属硅化物的金属硅化物图案854、856、及858。
参考图8i-1与图8i-2及步骤824，形成一第二接触蚀刻停止层(CESL)865以覆盖NMOS840及PMOS870两区，第二接触蚀刻停止层(CESL)865可包含一压缩应力，第二接触蚀刻停止层(CESL)865的组成及形成类似于方法200至600中所述的接触蚀刻停止层(CESL)，在一例子中，第一接触蚀刻停止层(CESL)865可包含氮化硅，其通过一等离子加强化学气相沉积法(PECVD)所形成；可通过硅/氮比例及沉积温度等制程参数，微调第一接触蚀刻停止层(CESL)863的应力，更可以通过离子注入制程，譬如锗离子注入，以微调应力。
参考图8j-1与图8j-2及步骤826，可形成一第三层间介电层(ILD)866以覆盖NMOS840及PMOS870的第二接触蚀刻停止层(CESL)865。参考图8k-1与图8k-2及步骤828，可通过一适合的制程，譬如化学机械研磨法(CMP)，平坦化NMOS840及PMOS870，此平坦化制程可移除PMOS870中金属硅化物图案884上方的第三层间介电层(ILD)866及第二接触蚀刻停止层(CESL)865，以及部分移除相同区域中的第二层间介电层(ILD)864，因此PMOS870中第二层间介电层(ILD)864及NMOS840中第三层间介电层(ILD)866可以共平面。
第一层间介电层(ILD)862、第二层间介电层(ILD)864及第三层间介电层(ILD)866是包含：二氧化硅、旋涂式玻璃(spin-on glass，SOG)，氟掺杂硅玻璃(FSG)、聚亚胺(polyimide)、碳掺杂氧化硅、黑钻石(Black Diamond，Applied Materials ofSanta Clara，California)、干凝胶(Xerogel)、气凝胶(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、聚对一二甲苯基(Parylene)、二环苯丁烯(bis-benzocyclobutenes，BCB)、SiLK(Dow Chmical，Midland，Michigan)、或其他材料。层间介电层(ILD)可通过化学气相沉积法(CVD)、旋涂法、物理气相沉积法(PVD)、原子层沉积法(ALD)或其他制程所形成。
第一接触蚀刻停止层(CESL)863及第二接触蚀刻停止层(CESL)865对于接点蚀刻制程具有一相当高耐力，而且与金属硅化物相容，第一接触蚀刻停止层(CESL)863及第二接触蚀刻停止层(CESL)865的组成及形成，可分别依据第二层间介电层(ILD)864及第三层间介电层(ILD)866，例如，第一接触蚀刻停止层(CESL)863及第二接触蚀刻停止层(CESL)865可包含氮化硅、氮氧化硅、碳化硅、氧化硅、或其他适合的材料。
可于NMOS及PMOS区域形成互连的接点，例如，可以图案化PMOS870中的第二层间介电层(ILD)864及NMOS840中的第三层间介电层(ILD)866以形成接点开口，使接点开口延伸至PMOS870中的金属硅化物图案884、886、及888，以及NMOS840中的金属硅化物图案854、856、858。例如，可以先蚀刻层间介电层(ILD)，然后在一后续的制程中蚀刻接触蚀刻停止层(CESL)，图案化的方法是包含微影及蚀刻制程，蚀刻制程更包含多个步骤以移除层间介电层(ILD)结构及接触蚀刻停止层(CESL)，以暴露金属硅化物图案以进行连接，接点开口中所填充的导电材料是实质上类似于栅极电极842及872的组成，填充的导电材料可通过适合的制程如化学机械研磨(CMP)以进行平坦化而形成接点图形，使用其他适合的制程，譬如双镶嵌制程，以形成其他互连图形，如介层窗及金属线。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
N型金属氧化物半导体晶体管(NMOS)：100、240、340、440、540、640、740、840
P型金属氧化物半导体晶体管(PMOS)：120、270、370、470、570、670、770、870
多晶硅栅极：102、122、242、272、342、372、442、472、542、572、642、672、742、772、842、872
间隔层：104、106、124、126、244、246、274、276、344、346、374、376、444、446、474、476、544、546、574、576、644、646、674、676、744、746、774、776、844、846、874、876
栅极介电层：108、128、248、278、348、378、448、478、548、578、648、678、748、778、848、878
第一金属部分：250、280、350、380、450、480、550、580、650、680
第二金属部分：252、282、352、382、452、482、552、582、652、682
栅极金属硅化物：114、134、254、284、354、384、454、484、554、584、654、684、754、784、854、884
源极金属硅化物：116、136、256、286、356、386、456、486、556、586、656、686、756、786、856、886
漏极金属硅化物：118、138、258、288、358、388、458、488、558、588、658、688、758、788、858、888
接触蚀刻停止层：112、132、260、290、360、390、460、490、560、590、660、690、760、790
硬式罩幕：449、479
第三金属部分：553、583、653、683
离子注入罩幕：765
第一层间介电层：862
第一接触蚀刻停止层：863
第二层间介电层：864
第二接触蚀刻停止层：865
第三层间介电层：866
Claims (16)
1.一种半导体装置，其特征在于，所述半导体装置包含：
一基底，具有一第一主动区及一第二主动区；
多个第一金属硅化物图形，其由一第一金属硅化物所形成，位于该第一主动区内；
多个第二金属硅化物图形，其由一第二金属硅化物所形成，位于该第二主动区内，其中该第二金属硅化物是异于该第一金属硅化物，以及其中至少有一金属硅化物是一合金硅化物；以及
一蚀刻停止层，覆盖该第一主动区及第二主动区中的至少一主动区。
2.根据权利要求1所述的半导体装置，其特征在于，该第一主动区是包含一N型金属氧化物半导体晶体管，以及该第二主动区是包含一P型金属氧化物半导体晶体管。
3.根据权利要求1所述的半导体装置，其特征在于，该蚀刻停止层是分别具有一第一应力于该第一主动区内，及一第二应力于该第二主动区内。
4.根据权利要求3所述的半导体装置，其特征在于，该第一应力是一拉伸应力，以及该第二应力是一压缩应力。
5.根据权利要求1所述的半导体装置，其特征在于，更包含：一接点图形，形成于至少一开口内，其中该至少一开口是延伸通过该蚀刻停止层，到达该第一金属硅化物图形及该第二金属硅化物图形中的至少一金属硅化物图形。
6.根据权利要求1所述的半导体装置，其特征在于，该第一金属硅化物及该第二金属硅化物中的至少一金属硅化物是包含一单一金属硅化物。
7.根据权利要求1所述的半导体装置，其特征在于，该第一主动区及该第二主动区是包含栅极介电层图形，或包含栅极电极。
8.根据权利要求1所述的半导体装置，其特征在于，该第一主动区及该第二主动区中的至少一主动区是包含一升起式源极及漏极。
9.根据权利要求1所述的半导体装置，其特征在于，该第一主动区及该第二主动区中的至少一主动区是包含一鳍状结构晶体管结构。
10.根据权利要求1所述的半导体装置，其特征在于，该基底是包含：元素半导体、化合物半导体、合金半导体、渐变硅锗结构或硅覆盖绝缘层结构。
11.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法包含：
提供一基底，其具有一第一主动区及一第二主动区，其中该第一主动区及该第二主动区是分别包含一第一金属硅化物及一第二金属硅化物；
形成一蚀刻停止层，其具有一第一应力以覆盖该第一主动区及该第二主动区；
于该第一主动区上形成一罩幕层；
之后离子注入该蚀刻停止层；以及之后移除该罩幕层。
12.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法包含：
提供一基底，其具有一第一主动区及一第二主动区；
于该第一主动区及该第二主动区上形成一第一金属层；
自该第二主动区选择性移除该第一金属层；
于该第一主动区及该第二主动区上形成一第二金属层；
于该第一主动区及该第二主动区上形成一金属硅化物；以及
之后于该第一主动区及该第二主动区上形成一蚀刻停止层。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，更包含：于该第一主动区上形成一罩幕层之后，于该第二主动区内离子注入该蚀刻停止层。
14.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法包含：
提供一基底，其具有一第一主动区及一第二主动区；
于该第一主动区内形成一N型金属氧化物半导体晶体管，以及于该第二主动区内形成一P型金属氧化物半导体晶体管；
于该第一主动区及该第二主动区上形成一第一介电层；
自该第一主动区移除该第一介电层；
于该第一主动区及该第二主动区上形成一第一金属层；
于该第一主动区内形成多个第一金属硅化物图案；
于该第一主动区及该第二主动区上形成一拉伸应力蚀刻停止层；
于该第一主动区及该第二主动区上形成一第二介电层；
自该第二主动区移除该第二介电层、该拉伸应力蚀刻停止层及该第一介电层；
于该第一主动区及该第二主动区上形成一第二金属层；
于该第二主动区内形成多个第二金属硅化物图案；
于该第一主动区及该第二主动区上形成一压缩应力蚀刻停止层；
于该第一主动区及该第二主动区上形成一第三介电层；以及
平坦化该第一主动区及该第二主动区。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，平坦化该第一主动区及该第二主动区是包含：自该第二主动区部分移除该第二介电层。
16.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法包含：
提供一基底，其具有一第一主动区及一第二主动区，其中该该第一主动区及该第二主动区是分别包含一金属硅化物区及一第二金属硅化物区；
形成一蚀刻停止层，其具有一第一应力以覆盖该第一主动区及该第二主动区；
于该第一主动区内形成一第一蚀刻停止层，其具有一第一应力；
于该第二主动区内形成一第二蚀刻停止层，其具有一第二应力；
形成一介电层，以覆盖该第一主动区及该第二主动区上的该第一蚀刻停止层及该第二蚀刻停止层；以及
形成多个接触洞，通过该介电层，以及通过该第一蚀刻停止层及该第二蚀刻停止层其中之一，到达该基底。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/955,349 US20050156208A1 (en) | 2003-09-30 | 2004-09-30 | Device having multiple silicide types and a method for its fabrication |
| US10/955,349 | 2004-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1770450A true CN1770450A (zh) | 2006-05-10 |
| CN100461409C CN100461409C (zh) | 2009-02-11 |
Family
ID=36751590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101051923A Active CN100461409C (zh) | 2004-09-30 | 2005-09-30 | 半导体装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN100461409C (zh) |
| TW (1) | TWI267951B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489777A (zh) * | 2012-06-11 | 2014-01-01 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术方法 |
| CN103715261A (zh) * | 2012-10-04 | 2014-04-09 | 国际商业机器公司 | 半导体合金鳍片场效应晶体管及其形成方法 |
| CN103981568A (zh) * | 2006-07-31 | 2014-08-13 | 应用材料公司 | 形成含碳外延硅层的方法 |
| CN107068755A (zh) * | 2015-12-30 | 2017-08-18 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9184100B2 (en) | 2011-08-10 | 2015-11-10 | United Microelectronics Corp. | Semiconductor device having strained fin structure and method of making the same |
| CN102956453B (zh) * | 2011-08-19 | 2017-02-22 | 联华电子股份有限公司 | 半导体装置及其制作方法 |
| US8796772B2 (en) * | 2012-09-24 | 2014-08-05 | Intel Corporation | Precision resistor for non-planar semiconductor device architecture |
| US10483262B2 (en) | 2015-05-15 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual nitride stressor for semiconductor device and method of manufacturing |
| DE102019118061A1 (de) * | 2018-09-19 | 2020-03-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selektive doppelsilizidherstellung unter verwendung eines maskenlosen herstellungsprozessablaufs |
| US10998241B2 (en) | 2018-09-19 | 2021-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective dual silicide formation using a maskless fabrication process flow |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220645B2 (ja) * | 1996-09-06 | 2001-10-22 | 富士通株式会社 | 半導体装置の製造方法 |
| US6406986B1 (en) * | 2000-06-26 | 2002-06-18 | Advanced Micro Devices, Inc. | Fabrication of a wide metal silicide on a narrow polysilicon gate structure |
| US6468900B1 (en) * | 2000-12-06 | 2002-10-22 | Advanced Micro Devices, Inc. | Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface |
| DE10208904B4 (de) * | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| CN1484297A (zh) * | 2002-09-18 | 2004-03-24 | 上海宏力半导体制造有限公司 | 改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺 |
| US6589836B1 (en) * | 2002-10-03 | 2003-07-08 | Taiwan Semiconductor Manufacturing Company | One step dual salicide formation for ultra shallow junction applications |
-
2005
- 2005-09-29 TW TW94133976A patent/TWI267951B/zh active
- 2005-09-30 CN CNB2005101051923A patent/CN100461409C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103981568A (zh) * | 2006-07-31 | 2014-08-13 | 应用材料公司 | 形成含碳外延硅层的方法 |
| CN103489777A (zh) * | 2012-06-11 | 2014-01-01 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术方法 |
| CN103715261A (zh) * | 2012-10-04 | 2014-04-09 | 国际商业机器公司 | 半导体合金鳍片场效应晶体管及其形成方法 |
| CN103715261B (zh) * | 2012-10-04 | 2016-04-27 | 国际商业机器公司 | 半导体合金鳍片场效应晶体管及其形成方法 |
| CN107068755A (zh) * | 2015-12-30 | 2017-08-18 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US10714349B2 (en) | 2015-12-30 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11239084B2 (en) | 2015-12-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200620560A (en) | 2006-06-16 |
| TWI267951B (en) | 2006-12-01 |
| CN100461409C (zh) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230307455A1 (en) | Replacement metal gates to enhance transistor strain | |
| CN1770450A (zh) | 半导体装置及其制造方法 | |
| CN2731718Y (zh) | 具有多样的金属硅化物的半导体元件 | |
| US10374059B2 (en) | Structure and formation method of semiconductor device structure with nanowires | |
| CN1246909C (zh) | 半导体器件及其制造方法 | |
| US20050156208A1 (en) | Device having multiple silicide types and a method for its fabrication | |
| US8673758B2 (en) | Structure of metal gate and fabrication method thereof | |
| TWI420652B (zh) | 半導體裝置及其製造方法 | |
| CN1236981A (zh) | 薄膜晶体管及其制造方法 | |
| TW200842988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN1879209A (zh) | 半导体装置及其制造方法 | |
| CN103311185A (zh) | 制造混合高k/金属栅堆叠件的方法 | |
| CN1933158A (zh) | 半导体装置及其制造方法 | |
| US10868133B2 (en) | Semiconductor device structure and method for forming the same | |
| TW200843110A (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN1870295A (zh) | 半导体器件及其制造方法 | |
| US20070221970A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| CN1617353A (zh) | 半导体器件的制造方法 | |
| CN1849705A (zh) | 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件 | |
| TW201724215A (zh) | 半導體裝置及其製造方法 | |
| US20080153241A1 (en) | Method for forming fully silicided gates | |
| CN1905209A (zh) | 半导体器件及其制造方法 | |
| US7943499B2 (en) | FUSI integration method using SOG as a sacrificial planarization layer | |
| JP2010080674A (ja) | 半導体装置、およびその製造方法 | |
| TWI478244B (zh) | 具有經摻雜之含矽蓋層的金氧半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |