CN1870295A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1870295A CN1870295A CNA2006100878420A CN200610087842A CN1870295A CN 1870295 A CN1870295 A CN 1870295A CN A2006100878420 A CNA2006100878420 A CN A2006100878420A CN 200610087842 A CN200610087842 A CN 200610087842A CN 1870295 A CN1870295 A CN 1870295A
- Authority
- CN
- China
- Prior art keywords
- layer
- impurity
- sidewall
- semiconductor
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims abstract description 88
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 84
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000012212 insulator Substances 0.000 claims abstract description 40
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 32
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 50
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 45
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 45
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- -1 silicide metals Chemical class 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 230000006835 compression Effects 0.000 description 12
- 238000007906 compression Methods 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000012937 correction Methods 0.000 description 10
- 230000012010 growth Effects 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 208000005189 Embolism Diseases 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DEXFNLNNUZKHNO-UHFFFAOYSA-N 6-[3-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-3-oxopropyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)C(CCC1=CC2=C(NC(O2)=O)C=C1)=O DEXFNLNNUZKHNO-UHFFFAOYSA-N 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- FNYLWPVRPXGIIP-UHFFFAOYSA-N Triamterene Chemical compound NC1=NC2=NC(N)=NC(N)=C2N=C1C1=CC=CC=C1 FNYLWPVRPXGIIP-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供了一种能够采用硅锗作为pMOS源/漏扩展区、在源/漏上形成硅化物层、以及实现高速工作的半导体器件，包括经由绝缘体形成在半导体衬底的第一导电类型区域内的栅电极；形成在栅电极的侧面上的第一侧壁；形成在第一侧壁的侧面上的第二侧壁；形成在第二侧壁下方，包括第二导电类型的第一杂质层，且包含锗的半导体层；形成在第二侧壁外面的区域内，且包含浓度高于第一杂质层的第二导电类型的杂质的第二杂质层；以及形成在第二杂质层上的硅化物层。
Description
相关申请的交叉参考
本申请基于2005年5月26日提交的在先日本专利申请No.2005-153948，并对其优先权的权益提出要求，该申请的整个内容在此处被列为参考。
技术领域
本发明涉及到半导体器件及其制造方法，更确切地说是涉及到采用硅锗的半导体器件及其制造方法。
背景技术
由于为达到金属氧化物半导体(MOS)器件的更高速度的工作而对应变硅器件的关注，已经实现了半导体器件的小型化。在形成于硅上的互补MOS场效应晶体管(CMOSFET)中，由于载流子(亦即空穴)在p沟道MOSFET(pMOS)的沟道区中的迁移率低于载流子(亦即电子)在n沟道MOSFET(nMOS)的沟道区中的迁移率，故希望得到工作于较高速度的pMOS。在pMOS中，已知借助于将压应力施加到沟道区来提高载流子(亦即空穴)迁移率。
已知一种提高载流子(亦即空穴)迁移率的方法，此方法利用诸如锗或硅锗(SiGe)之类的原子半径大于硅的半导体作为硅pMOS器件的源/漏和/或源/漏扩展区，借助于将压应力施加到沟道区，来提高载流子(亦即空穴)迁移率(见例如Jpn.Pat.Appln.KOKAI PublicationNo.8-186257)。
此外，P.R.Childambaram等人在2004 Symposium on VLSITechnology Digest of Technical Papers，pp.48-49中公开了一种在漏扩展区和/或漏上有效地形成硅锗层的方法。根据此方法，浅沟槽被形成在其上用外延生长方法选择性地形成了硅锗层的硅衬底中，然后在其中形成漏扩展区和/或漏。而且，硅化物层(例如硅化镍层(NiSi))被形成在硅锗层的漏上。
然而，若锗被包含在其上形成硅化物层的源/漏中，则在源/漏上形成硅化物的过程中，出现诸如硅化物金属(例如镍)聚集和/或硅化物膜剥离之类的淀积失败问题。
为了解决此问题，曾经试图借助于在由硅锗组成的源/漏上外延生长一个硅膜，然后在其上形成硅化物层，来防止淀积失败。然而，若部分硅膜不够厚，则有可能由于硅化物层与硅锗层相接触而引起硅化物金属(例如镍)的分凝。
发明内容
利用根据下述本发明的半导体器件及其制造方法，这些问题将得到解决。
根据本发明的一种情况，提供了一种半导体器件，此半导体器件包含：栅电极，此栅电极经由绝缘体形成在半导体衬底的第一导电类型区域内；第一侧壁，此第一侧壁形成在栅电极的侧面上；第二侧壁，此第二侧壁形成在第一侧壁的侧面上；半导体层，此半导体层形成在第二侧壁下方，包括第二导电类型的第一杂质层，且包含锗；第二杂质层，此第二杂质层形成在第二侧壁外面的区域内，且包含浓度高于第一杂质层的第二导电类型的杂质；以及硅化物层，此硅化物层形成在第二杂质层上。
根据本发明的另一情况，提供了一种半导体器件，此半导体器件包含：第一和第二半导体元件，其中，第一半导体元件包含：第一栅电极，此第一栅电极经由绝缘体形成在半导体衬底的第一导电类型区域内；第一侧壁，此第一侧壁形成在第一栅电极的侧面上；第二侧壁，此第二侧壁形成在第一侧壁的侧面上；半导体层，此半导体层形成在第二侧壁下方，包括第二导电类型的第一杂质层，且包含锗；第二杂质层，此第二杂质层形成在第二侧壁外面的区域内，且包含浓度高于第一杂质层的第二导电类型的杂质；以及第一硅化物层，此第一硅化物层形成在第二杂质层上，而第二半导体元件包含：第二栅电极，此第二栅电极经由绝缘体形成在半导体衬底的第二导电类型区域内；第三侧壁，此第三侧壁形成在第二栅电极的侧面上；第四侧壁，此第四侧壁形成在第三侧壁的侧面上；第一导电类型的第三杂质层，此第三杂质层形成在第四侧壁下方的半导体衬底中；第四杂质层，此第四杂质层形成在第四侧壁外面的区域内，且包含浓度高于第三杂质层的第一导电类型的杂质；以及第二硅化物层，此第二硅化物层形成在第四杂质层上。
根据本发明的另一情况，提供了一种制造半导体器件的方法，此方法包含：经由绝缘体在半导体衬底的第一导电类型区域内，形成栅电极；在栅电极的侧面上，形成第一侧壁；在第一侧壁外面的区域内，形成第一沟槽；在沟槽中，形成包含锗的半导体层；将第二导电类型的杂质掺杂到半导体层，以便形成第一杂质层；在半导体层上的第一侧壁的侧面上，形成第二侧壁；从第二侧壁外面的区域清除半导体层，以便形成第二沟槽；将浓度高于第一杂质层的第二导电类型的杂质掺杂到第二侧壁外面的区域，以便形成第二杂质层；以及在第二杂质层上形成硅化物层。
根据本发明的另一情况，提供了一种制造半导体器件的方法，此方法包含：经由绝缘体在半导体衬底的第一导电类型区域内，形成第一栅电极，并经由绝缘体在半导体衬底的第二导电类型区域内，形成第二栅电极；在第一栅电极的侧面上，形成第一侧壁，并在第二栅电极的侧面上，形成第二侧壁；在第一侧壁外面的区域内的半导体衬底中，形成第一沟槽；在第一沟槽中，形成包含锗的半导体层；将第二导电类型的杂质掺杂到半导体层，以便形成第一杂质层，并将第一导电类型的杂质掺杂到半导体衬底在第二侧壁外面的区域，以便形成第二杂质层；在半导体层上的第一侧壁的侧面上，形成第三侧壁，并在第二侧壁的侧面上，形成第四侧壁；从第三侧壁外面的区域清除半导体层，以便形成第二沟槽；将浓度高于第一杂质层的第二导电类型的杂质掺杂到第三侧壁外面的区域，以便形成第三杂质层，并将浓度高于第二杂质层的第一导电类型的杂质掺杂到第四侧壁外面的区域，以便形成第四杂质层；以及在第三杂质层上形成第一硅化物层，以便形成第一半导体元件，并在第四杂质层上形成第二硅化物层，以便形成第二半导体元件。
附图说明
图1是剖面图，示出了根据本发明第一实施方案的半导体器件的一个例子；
图2A、2B、2C、2D、2E、2F、2G、2H是工艺剖面图，示出了根据本发明第一实施方案的pMOS半导体器件制造工艺的一个例子；
图3是剖面图，示出了根据本发明第一实施方案的半导体器件的一个修正例子；
图4是剖面图，示出了根据本发明第一实施方案的半导体器件的另一个修正例子；
图5是剖面图，示出了根据本发明第二实施方案的半导体器件的一个例子；
图6A、6B、6C是工艺剖面图，示出了根据本发明第二实施方案的pMOS半导体器件制造工艺的一个例子；
图7是剖面图，示出了根据本发明第三实施方案的半导体器件的一个例子；
图8是剖面图，示出了根据本发明第四实施方案的半导体器件的一个例子；而
图9A和9B示出了应力模拟的结果，显示了本发明的效果。
具体实施方式
下面参照附图来描述本发明的各个实施方案。在所有附图中，用相应的参考号来表示各个相应的部分。下列各个实施方案被描述作为例子，因此，本发明能够以各种形式被修正和实现而不偏离本发明的构思。
(第一实施方案)
本发明第一实施方案的目的是一种半导体器件及其制造方法，其中，硅锗被用于CMOS的pMOS源/漏扩展区，且源/漏和源/漏扩展区被设定在高于沟道区的层面中，以便形成抬高的结构。硅锗用于pMOS的源/漏扩展区，使得能够借助于将压应力施加到沟道区而提高载流子(亦即空穴)在pMOS沟道中的迁移率。而且，源/漏和源/漏扩展区的抬高了的结构使其有效结深度浅。结果，pMOS的工作速度就能够被设定得更高。
图1示出了根据本实施方案的半导体器件的剖面结构例子。本实施方案是一种包含pMOS100和nMOS200的CMOS半导体器件。pMOS100和nMOS200都具有抬高了的源/漏结构，其中，源/漏42和242的表面处于比半导体衬底10例如硅衬底10的原来表面更高的层面。在pMOS100中，硅锗32被用于源/漏扩展区34。
硅锗32仅仅被用于pMOS100的源/漏扩展区34，但不被用于源/漏42。亦即，在形成源/漏42的pMOS区域中，硅锗32被从中清除，然后在此处形成抬高了的结构的硅40。因此，当硅化物44被形成在源/漏42上时，就能够防止诸如硅化物金属(例如镍)聚集和/或硅化物膜44剥离之类的淀积失败。
在nMOS200中，源/漏扩展区234被形成在硅衬底10中。但如在pMOS100的情况下那样，源/漏242被形成在抬高了的结构的硅240中。
而且，以上述结构，亦即pMOS的源/漏扩展区34以及pMOS和nMOS的源/漏42和242位于抬高了的结构中，与平坦结构相比，能够有效地使其结深度更浅，从而提高抑制短沟道效应的效率。
下面利用图2A-2H的工艺剖面图来描述本实施方案的半导体器件制造工艺。这些附图仅仅示出了作为本发明主要目的的pMOS。但仅仅进行部分改变就同样能够制造nMOS。对应于nMOS的参考号被提供在( )中，下面参照图1。
(1)首先，在半导体衬底10例如硅衬底10中形成隔离16，然后，栅电极24(224)的多个膜被形成在整个表面上。
阱14(214)被形成在硅衬底10中(见图1)。在pMOS区14中，用n型杂质对阱进行掺杂，而在nMOS区214中，用p型杂质对阱进行掺杂。在下面的工艺剖面图中，省略了阱14。
参照图2A，隔离16被形成。隔离16可以是所谓的浅沟槽隔离(STI)，其中，浅沟槽被形成在硅衬底10中，并用绝缘体例如由化学气相淀积(CVD)形成的氧化硅(SiO2)填充此沟槽。然后，栅绝缘体22(222)被形成在整个表面上。例如二氧化硅膜或氮氧化硅膜(SiON)膜可以被用于此栅绝缘体。成为栅电极24(224)的导电膜24m，例如掺有高浓度磷或硼的多晶硅膜24m，被淀积在栅绝缘体22(222)上。第一绝缘体26被淀积在多晶硅膜24m上。例如用CVD方法形成的二氧化硅膜可以被用于第一绝缘体26。当栅电极24(224)在下一步骤中被加工时，第一绝缘体26被用作硬掩模。
(2)接着，如图2B所示，对栅电极24(224)进行加工。
用光刻和腐蚀方法，栅电极24(224)的图形被形成在第一绝缘体26上。利用第一绝缘体26作为掩模，对栅电极的导电膜24m进行腐蚀，以便形成栅电极24(224)。
(3)接着，如图2C所示，第一栅侧壁28(228)被形成在栅电极24(224)的侧面上。而且，pMOS区的硅衬底表面被腐蚀，以便形成浅的第一沟槽30，用来形成源/漏扩展区34。
在此情况下，硅衬底10被热氧化，以便在整个暴露的表面上形成薄的氧化物膜(未示出)。然后，成为第一栅侧壁28(228)的第二绝缘体28m被形成在整个表面上。例如厚度为10nm的氮化硅(SiN)膜可以被用于第二绝缘体。用各向异性腐蚀方法，将硅衬底10和栅电极24(224)顶部表面上的第二绝缘体28m清除，以便第二绝缘体28m仅仅留在栅电极24(224)的侧面上。换言之，第一栅侧壁28(228)被形成。
而且，仅仅在pMOS区中，用栅电极24和第一栅侧壁28作为掩模，衬底10被腐蚀，以便形成第一沟槽30，用来形成硅锗亦即源/漏扩展区34。
(4)接着，如图2D所示，硅锗层32仅仅被形成在pMOS区中，然后，源/漏扩展区34(234)被形成在pMOS和nMOS中。
在此情况下，仅仅在先前步骤(3)中形成的pMOS区中的第一沟槽30上，用例如选择性外延生长方法，硅锗层32被选择性地形成。可以在作为载气的氢(H2)中，借助于添加大约0.4-0.5％的氯化氢(HCl)，并利用二氯硅烷(SiH2Cl2)和单锗烷(GeH4)作为原材料，在例如650-750℃的温度下，来进行此硅锗的选择性外延生长。锗烷相对于二氯硅烷的气体流量比可以被设定为例如2-5％。借助于改变此流量比，硅锗层中的锗浓度可以被控制到所希望数值。硅锗层32中的锗浓度在例如10-30％的范围内。可以根据栅长度来改变硅锗层32的厚度。例如，若栅长度是70nm，则硅锗层32的厚度可以被设定为例如35-40nm。但借助于使硅锗层32更厚，能够增大施加到沟道区的压应力。
在本实施方案中，硅锗层32的表面被设定得高于沟道区硅衬底10的表面。例如，用来形成硅锗层的第一沟槽30的深度被设定为30nm，而硅锗层32的膜厚度被设定为40nm。于是，硅锗层32就被形成为抬高了的结构，能够比平坦结构更有效地在沟道区中产生压应力。
随后，用例如离子注入方法来进行源/漏扩展区34(234)的掺杂。此离子注入的条件是能量和浓度比稍后执行的源/漏42(242)的离子注入的更低。因此，源/漏扩展区34(234)的结深度可以被设定得比源/漏42(242)的更浅。作为被掺入的杂质，例如在pMOS区的硅锗层32中可以采用硼，而在nMOS区的硅衬底10中可以采用砷。
例如，在对pMOS源/漏扩展区34进行掺杂的情况下，在硅锗层32的选择性外延生长过程中，可以同时用硼进行掺杂。在此情况下，在pMOS中可以省略上述的离子注入。如在稍后所述的图3的例子中那样，利用这种掺杂的硅锗层32，源/漏扩展区34的结深度被设定为等于硅锗层32的厚度。
在用离子注入方法对源/漏扩展区34进行掺杂的情况下，借助于调整注入能量，能够控制结深度。例如，如图2D所示，源/漏扩展区34的结深度能够被设定为浅于硅锗层32的厚度。而且，由于相对于在硅中硼在硅锗中的扩散被抑制，故优选形成较浅的源/漏扩展区34结。
为了抑制短沟道效应，源/漏扩展区34的结深度优选应该浅。而为了改善pMOS沟道区中的载流子迁移率，压应力优选应该大，亦即硅锗层32应该厚。借助于如上所述用离子注入方法对源/漏扩展区34进行掺杂，并将源/漏扩展区34的结深度设定为浅于硅锗层32的厚度，能够实现这种结构。
于是，如图2D所示，在pMOS区中，能够形成具有采用硅锗层32的抬高了的结构的源/漏扩展区34。
(5)接着，如图2E所示，第二栅侧壁36(236)被形成，然后，第二沟槽38被形成，用来形成源/漏。在此情况下，第三绝缘体36m被淀积在包括栅电极24(224)上的整个表面上。可以采用CVD方法形成的厚度为20-30nm的氮化硅膜或二氧化硅膜作为第三绝缘体。用各向异性腐蚀方法来清除栅电极24(224)上和硅锗层32(pMOS区)或硅衬底10(nMOS区)上的第三绝缘体，致使第三绝缘体36m仅仅被留在栅电极24(224)的侧面上。因此，能够形成第二栅侧壁36(236)。
然后，利用栅电极24(224)和第二栅侧壁36(236)作为掩模，暴露的(pMOS区中的)硅锗层32或(nMOS区中的)硅衬底10被腐蚀，以便形成第二沟槽38，用来形成源/漏42(242)。第二沟槽38的深度可以被设定为等于被清除的硅锗层32的厚度。在此腐蚀中，由于栅电极24(224)的上表面被第一绝缘体26覆盖，故栅电极24(224)不被腐蚀。
于是能够形成图2E所示的结构，其中，硅锗层32仅仅被留在pMOS第二栅侧壁36下方，且源/漏扩展区34(234)被形成在第二栅侧壁36(236)下方。
(6)接着，如图2F所示，用选择性外延生长方法，硅层40(240)被形成在第二沟槽38中，用来形成源/漏42(242)。
如在硅锗层32的选择性外延生长情况下那样，例如能够在作为载气的H2气体中，借助于添加少量HCl，并利用单硅烷(SiH4)作为原材料，来进行硅层40(240)的选择性外延生长。硅层40(240)被设定为厚于第二沟槽38的深度亦即硅锗层32的厚度，致使源/漏42(242)能够在后续步骤中被形成为抬高了的结构。
然后，利用栅电极24(224)和第二栅侧壁36(236)作为掩模，例如硼被离子注入在pMOS区中，且砷被离子注入在nMOS区中来形成源/漏42(242)。源/漏42(242)的离子注入条件是能量和浓度比步骤(4)中的源/漏扩展区34(234)的更高。
因此，能够形成图2F所示抬高了的结构的源/漏42(242)。
(7)接着，如图2G所示，硅化物层44被形成在源/漏42(242)和栅电极24(224)上。
此处，用例如湿法腐蚀方法来清除栅电极24(224)上的第一绝缘体26。因此，硅层表面被暴露在栅电极24(224)和源/漏42(242)上。
然后用例如溅射方法，硅化物金属(未示出)被淀积在包括栅电极24(224)的整个表面上。例如，镍(Ni)、钴(Co)、或诸如钛(Ti)、铱(Ir)、铂(Pt)之类的高熔点金属，可以被用于硅化物金属。此硅化物金属与源/漏的硅层42(242)的暴露表面和栅电极24(224)相接触。随后，进行热处理，以便硅化物金属与硅反应，从而在源/漏42(242)的表面上形成硅化物层44-1(244-1)，并在栅电极24(224)的表面上形成硅化物层44-2(244-2)。
用来形成硅化物层44(244)的源/漏42(242)不包含锗。于是能够防止诸如其形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。借助于将硅中的锗浓度设定为等于或小于10％，能够防止硅化物层的淀积失败。
随后，借助于清除硅化物层44(244)之外的未被反应的硅化物金属，能够完成图2G所示的结构。
例如，对于硅化物层的形成，可以利用同时溅射硅和硅化物金属的协同溅射方法直接淀积硅化物层，来代替淀积硅化物金属。
(8)接着，如图2H所示形成布线52(252)。
在此情况下，第四绝缘体46被淀积在整个表面上，层间绝缘体48被淀积在整个表面上，然后用例如化学机械抛光(CMP)方法整平表面。达及源/漏42(242)的接触孔50h被形成在层间绝缘体48中。接触栓塞50(250)被形成在接触孔50h中，且布线52(252)被形成为连接到接触栓塞50(250)，从而完成了图2H所示的结构。
随后，进行诸如半导体器件必须的多层布线之类的各步骤，以便完成能够同时采用硅锗作为pMOS源/漏扩展区并在源/漏上形成硅化物层且实现高速工作的半导体器件。
根据本实施方案，硅锗层32仅仅被形成在pMOS的源/漏扩展区34中。于是，用来形成硅化物层44(244)的源/漏42(242)和栅电极24(224)不包含锗，或锗很少。为了防止硅化物层的淀积失败，硅中的锗浓度应该被设定为等于或小于10％。因此，能够防止诸如硅化物层44(244)形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。
而且，pMOS的源/漏扩展区34以及pMOS和nMOS的源/漏42(242)被形成为抬高了的结构。于是能够使其结深度显著地浅。结果就能够有效地抑制短沟道效应。
可以对此实施方案作出各种修正和补充。下面来描述一些修正的例子。
(第一实施方案的修正例子1)
图3示出了第一实施方案的一个修正例子。根据此修正例子，利用例如硅锗层32选择性外延生长中的原位硼掺杂方法，来进行pMOS源/漏扩展区34的掺杂。利用掺杂的硅锗层32，源/漏扩展区34的结深度被设定为等于硅锗层32的厚度。在此情况下，在pMOS中，能够省略第一实施方案步骤(4)中进行的形成源/漏扩展区的离子注入。
(第一实施方案的修正例子2)
图4示出了第一实施方案的另一修正例子。如参照图1如上所述，第一实施方案采用了其中形成在pMOS源/漏42上的硅化物层44-1不与源/漏扩展区34相接触的结构。但如图4所示，借助于将硅化物层44-1做厚等，可以采用其中部分硅化物层44-1与源/漏扩展区34相接触的结构。
(第二实施方案)
图5示出了根据本发明第二实施方案的半导体器件剖面结构的一个例子，如第一实施方案的情况那样，本实施方案是一种在使用硅锗层32的pMOS中采用抬高了的源/漏扩展区结构34的半导体器件。但此半导体器件在pMOS和nMOS二者中采用了凹陷的源/漏结构42和242，其中，源/漏42和242被形成为凹陷的形状，亦即被形成在层面更低的硅衬底10中。
下面参照图6A-6C来描述本实施方案的半导体器件制造工艺。如在第一实施方案的情况中那样，这些图仅仅示出了作为本发明主要目的的pMOS。但仅仅借助于做部分改变，就能够同样地制造nMOS。在下面的描述中，对应于nMOS的参考号被提供在()中，并参照图5。
(1)图6A相似于图2E，示出了一种结构，其中，利用硅锗层32，pMOS的源/漏扩展区34被形成为抬高了的结构，形成了第二栅侧壁36，形成了用来形成源/漏的沟槽38。
若如第一实施方案那样用离子注入来形成源/漏扩展区34，则如上所述，硼在硅锗中的扩散被抑制。根据本实施方案，为了使源/漏扩展区34与源/漏42相接触，源/漏扩展区34优选应该在硅锗层32的选择性外延生长中同时被硼掺杂成为掺杂的硅锗。
另一方面，如第一实施方案的情况那样，用例如离子注入方法来形成nMOS的源/漏扩展区234。
在形成源/漏扩展区34(234)之后，第二栅侧壁36(236)被形成在栅电极24(224)的侧面上。然后，利用栅电极24(224)和第二栅侧壁36(236)作为掩模，暴露的pMOS硅锗层32和nMOS的硅衬底10被腐蚀，以便形沟槽38，用来形成源/漏42(242)。沟槽38的深度可以被设定为等于被清除的硅锗层32的厚度。
(2)接着，如图6B所示，源/漏42(242)被形成，且硅化物层44(244)被形成在源/漏42(242)和栅电极24(224)上。
在此情况下，为了形成源/漏42(242)，栅电极24(224)和第二栅侧壁36(236)被用作掩模，然后，例如硼被离子注入在pMOS区中，且砷被离子注入在nMOS区中。源/漏42(242)的离子注入条件是能量和浓度比源/漏扩展区34(234)的更高。
随后，进行第一实施方案的步骤(7)。亦即，用例如湿法腐蚀方法来清除栅电极24(224)上的第一绝缘体26。然后，硅化物金属(未示出)被淀积在包括栅电极24(224)的整个表面上。随后，进行热处理，以便硅与硅化物金属反应，从而在源/漏42(242)的表面上形成硅化物层44-1(244-1)，并在栅电极24(224)上形成硅化物层44-2(244-2)。然后，清除硅化物层44(244)之外的未被反应的硅化物金属。
于是就完成了图6B所示的结构。
(3)进一步形成布线52(252)。
如图6C所示，第四绝缘体46和层间绝缘体48被淀积在整个表面上，然后对表面进行整平。达及源/漏42的接触栓塞50(250)被形成在层间绝缘体48和第四绝缘体46中。布线52(252)被形成为连接到接触栓塞50(250)，从而完成了图6C所示的结构。
根据本实施方案，硅锗层32仅仅被形成在pMOS源/漏扩展区34中。于是，用来形成硅化物层44(244)的源/漏42(242)和栅电极24(224)不包含锗或只包含很少锗。因此，能够防止诸如硅化物层44(244)形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。
而且，pMOS的源/漏扩展区34被形成为抬高了的结构。于是能够使其结深度显著地浅。结果就能够有效地抑制短沟道效应。
随后，进行诸如半导体器件必须的多层布线之类的各步骤，以便完成能够同时采用硅锗作为pMOS源/漏扩展区并在源/漏上形成硅化物层且实现高速工作的半导体器件。
(第三实施方案)
图7示出了根据本发明第三实施方案的半导体器件的剖面结构例子。本实施方案相似于第一实施方案，但pMOS和nMOS的源/漏42和242被形成为抬高了的结构，且pMOS的源/漏扩展区34采用硅锗层32，pMOS的源/漏扩展区34不形成在抬高的结构中。
除了硅锗层32薄之外，本实施方案的制造工艺几乎相同于第一实施方案的工艺，其详细描述因而从略。亦即，硅锗层32的表面被形成为几乎高度等于相邻的硅衬底10沟道区的表面高度。
根据本实施方案，硅锗层32仅仅被形成在pMOS源/漏扩展区34中。于是，用来形成硅化物层44(244)的源/漏42(242)和栅电极24(224)不包含锗，或只包含很少锗。结果，能够防止诸如硅化物层44(244)形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。
(第四实施方案)
图8示出了根据本发明第四实施方案的半导体器件的剖面结构例子。本实施方案相似于第二实施方案，pMOS的源/漏扩展区34采用硅锗层32，但不被形成为抬高的结构，源/漏42和242被形成为凹陷结构。
除了硅锗层32薄之外，本实施方案的制造工艺几乎相同于第二实施方案的工艺，其详细描述因而从略。亦即，硅锗层32的表面被形成为几乎高度等于相邻的硅衬底10沟道区的表面高度。
根据本实施方案，硅锗层32仅仅被形成在pMOS源/漏扩展区34中。于是，用来形成硅化物层44(244)的源/漏42(242)和栅电极24(224)不包含锗，或只包含很少锗。结果，能够防止诸如硅化物层44(244)形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。
图9A和9B示出了模拟施加到本发明半导体器件中pMOS沟道区的应力的结果。图9A是等压图，示出了用硅锗层形成的源/漏扩展区周围硅衬底中的应力分布。如在第四实施方案的pMOS的情况中那样，此模拟中所用MOSFET具有凹陷的源/漏。但在此模拟中，为简单起见，没有考虑掺杂到源/漏扩展区和源/漏的杂质以及硅化物的作用。
图9A示出了叠加在MOSFET剖面图上的等压线，其中，栅电极边沿和硅衬底处的边界是原点。此处所用硅锗层的宽度为70nm，厚度为20nm，而锗浓度为20％。图中的参考号表示应力数值：正值表示张应力，负值表示压应力。
如从图中可见，压应力被诱发在硅锗层外面的硅衬底内，而张应力被诱发在硅锗层直接下方的硅衬底内。可以理解的是，在硅锗层周围，较大的压应力被诱发在硅锗层附近和硅表面附近。此外，在栅电极正下方的硅衬底中，亦即与硅锗层相接触的沟道区中，压应力变得最大。
于是证明了本发明的结构能够有效地将压应力施加到pMOS的沟道区。
图9B示出了借助于改变硅锗层宽度而在栅电极下方2nm的硅衬底的地方得到的应力的结果。即使MOSFET被小型化以便将硅锗层的宽度减小到例如20nm时，根据本发明，压应力也能够被施加到沟道区。借助于将硅锗层设定得更厚，即使在相同的硅锗层宽度(未示出)中，也能够将更大的应力施加到沟道区。
根据本发明，硅锗层仅仅被形成在pMOS的源/漏扩展区中。于是，用来形成硅化物层的源/漏和栅电极不包含锗，或只包含很少的锗。为了防止硅化物层的淀积失败，硅中的锗浓度优选应该被设定为等于或小于10％。因此，能够防止诸如硅化物层形成过程中硅化物金属(例如镍)聚集和/或硅化物层剥离之类的淀积失败。
而且，若源/漏扩展区和源/漏被形成为抬高了的结构，则能够使其结深度显著地浅。此外，由于硼在硅锗层中的扩散被抑制，故能够有效地形成具有浅结深度的源漏扩展区。结果，能够减小寄生电阻，并有效地抑制最终MOSFET中的短沟道效应。
在任何一个实施方案中，仅仅借助于在形成栅侧壁之后增大硅衬底和/或硅锗层的过腐蚀量，能够形成本发明的器件结构而无须任何额外的制造步骤。
如上所述，根据本发明，能够提供可同时使用硅锗作为pMOS的源/漏扩展区并在源/漏上形成硅化物层以及实现高速工作的半导体器件及其制造方法。
对于本技术领域的熟练人员，可以容易地作出其它的优点和修正。因此，本发明在其更概括的情况下不局限于此处所述的具体细节和代表性实施方案。因此，可以作出各种修正而不偏离所附权利要求及其等效物所定义的本发明的构思与范围。
Claims (20)
1.一种半导体器件，此半导体器件包括：
栅电极，此栅电极经由绝缘体形成在半导体衬底的第一导电类型区域内；
第一侧壁，此第一侧壁形成在栅电极的侧面上；
第二侧壁，此第二侧壁形成在第一侧壁的侧面上；
半导体层，此半导体层形成在第二侧壁下方，包括第二导电类型的第一杂质层，且包含锗；
第二杂质层，此第二杂质层形成在第二侧壁外面的区域内，且包含浓度高于第一杂质层的第二导电类型的杂质；以及
硅化物层，此硅化物层形成在第二杂质层上。
2.根据权利要求1的半导体器件，
其中，所述半导体层的表面位于比所述半导体衬底表面更高的层面处。
3.根据权利要求2的半导体器件，
其中，所述第二杂质层的表面位于不同于所述半导体衬底表面的层面内。
4.根据权利要求1的半导体器件，
其中，所述第二杂质层的锗浓度等于或小于10％。
5.根据权利要求1的半导体器件，
其中，所述半导体层包含硅锗。
6.根据权利要求1的半导体器件，
其中，所述第一导电类型是n型，而所述第二导电类型是p型。
7.一种半导体器件，此半导体器件包含第一和第二半导体元件，其中：
第一半导体元件包括：
第一栅电极，此第一栅电极经由绝缘体形成在半导体衬底的第一导电类型区域内；
第一侧壁，此第一侧壁形成在第一栅电极的侧面上；
第二侧壁，此第二侧壁形成在第一侧壁的侧面上；
半导体层，此半导体层形成在第二侧壁下方，包括第二导电类型的第一杂质层，且包含锗；
第二杂质层，此第二杂质层形成在第二侧壁外面的区域内，且包含浓度高于第一杂质层的第二导电类型的杂质；以及
第一硅化物层，此第一硅化物层形成在第二杂质层上；且
第二半导体元件包括：
第二栅电极，此第二栅电极经由绝缘体形成在半导体衬底的第二导电类型区域内；
第三侧壁，此第三侧壁形成在第二栅电极的侧面上；
第四侧壁，此第四侧壁形成在第三侧壁的侧面上；
第一导电类型的第三杂质层，此第三杂质层形成在第四侧壁下方的半导体衬底中；
第四杂质层，此第四杂质层形成在第四侧壁外面的区域内，且包含浓度高于第三杂质层的第一导电类型的杂质；以及
第二硅化物层，此第二硅化物层形成在第四杂质层上。
8.根据权利要求7的半导体器件，
其中，所述半导体层的表面位于比所述半导体衬底表面更高的层面处。
9.根据权利要求7的半导体器件，
其中，所述第二杂质层的锗浓度等于或小于10％。
10.根据权利要求7的半导体器件，
其中，所述半导体层包含硅锗。
11.根据权利要求7的半导体器件，
其中，所述第一导电类型是n型，而所述第二导电类型是p型。
12.一种制造半导体器件的方法，此方法包括：
经由绝缘体在半导体衬底的第一导电类型区域内，形成栅电极；
在栅电极的侧面上，形成第一侧壁；
在第一侧壁外面的区域内，形成第一沟槽；
在第一沟槽中，形成包含锗的半导体层；
将第二导电类型的杂质掺杂到半导体层，以便形成第一杂质层；
在半导体层上的第一侧壁的侧面上，形成第二侧壁；
从第二侧壁外面的区域清除半导体层，以便形成第二沟槽；
将浓度高于第一杂质层的第二导电类型的杂质掺杂到第二侧壁外面的区域，以便形成第二杂质层；以及
在第二杂质层上形成硅化物层。
13.根据权利要求12的方法，
其中，所述半导体层的表面位于比所述半导体衬底表面更高的层面处。
14.根据权利要求12的方法，
其中，所述第二杂质层的锗浓度等于或小于10％。
15.根据权利要求12的方法，
其中，所述半导体层包含硅锗。
16.根据权利要求12的方法，
其中，所述第一导电类型是n型，而所述第二导电类型是p型。
17.一种制造半导体器件的方法，此方法包括：
经由绝缘体在半导体衬底的第一导电类型区域内，形成第一栅电极，并经由绝缘体在半导体衬底的第二导电类型区域内，形成第二栅电极；
在第一栅电极的侧面上，形成第一侧壁，并在第二栅电极的侧面上，形成第二侧壁；
在第一侧壁外面的区域内的半导体衬底中，形成第一沟槽；
在第一沟槽中，形成包含锗的半导体层；
将第二导电类型的杂质掺杂到半导体层，以便形成第一杂质层，并将第一导电类型的杂质掺杂到半导体衬底第二侧壁外面的区域，以便形成第二杂质层；
在半导体层上的第一侧壁的侧面上，形成第三侧壁，并在第二侧壁的侧面上，形成第四侧壁；
从第三侧壁外面的区域清除半导体层，以便形成第二沟槽；
将浓度高于第一杂质层的第二导电类型的杂质掺杂到第三侧壁外面的区域，以便形成第三杂质层，并将浓度高于第二杂质层的第一导电类型的杂质掺杂到第四侧壁外面的区域，以便形成第四杂质层；以及
在第三杂质层上形成第一硅化物层，以便形成第一半导体元件，并在第四杂质层上形成第二硅化物层，以便形成第二半导体元件。
18.根据权利要求17的方法，
其中，所述半导体层的表面位于比所述半导体衬底表面更高的层面处。
19.根据权利要求17的方法，
其中，所述第二杂质层的锗浓度等于或小于10％。
20.根据权利要求17的方法，
其中，所述半导体层包含硅锗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005153948 | 2005-05-26 | ||
| JP2005153948A JP4630728B2 (ja) | 2005-05-26 | 2005-05-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1870295A true CN1870295A (zh) | 2006-11-29 |
| CN100461456C CN100461456C (zh) | 2009-02-11 |
Family
ID=37443888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100878420A Expired - Fee Related CN100461456C (zh) | 2005-05-26 | 2006-05-26 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7372099B2 (zh) |
| JP (1) | JP4630728B2 (zh) |
| CN (1) | CN100461456C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420188A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 一种用于双刻蚀阻挡层技术的应变硅工艺制作方法 |
| CN103325684A (zh) * | 2012-03-23 | 2013-09-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103426766A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050090082A1 (en) * | 2003-10-28 | 2005-04-28 | Texas Instruments Incorporated | Method and system for improving performance of MOSFETs |
| US20070069307A1 (en) * | 2005-09-27 | 2007-03-29 | Kentaro Eda | Semiconductor device and method of manufacturing the same |
| JP2007165817A (ja) * | 2005-11-18 | 2007-06-28 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007214481A (ja) * | 2006-02-13 | 2007-08-23 | Toshiba Corp | 半導体装置 |
| JP2007281038A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | 半導体装置 |
| US8207523B2 (en) * | 2006-04-26 | 2012-06-26 | United Microelectronics Corp. | Metal oxide semiconductor field effect transistor with strained source/drain extension layer |
| JP4534164B2 (ja) * | 2006-07-25 | 2010-09-01 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| WO2008102448A1 (ja) * | 2007-02-22 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置と半導体装置の製造方法 |
| JP4896789B2 (ja) | 2007-03-29 | 2012-03-14 | 株式会社東芝 | 半導体装置の製造方法 |
| DE102007030053B4 (de) * | 2007-06-29 | 2011-07-21 | Advanced Micro Devices, Inc., Calif. | Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten |
| US7687337B2 (en) * | 2007-07-18 | 2010-03-30 | Freescale Semiconductor, Inc. | Transistor with differently doped strained current electrode region |
| JP5200476B2 (ja) * | 2007-09-27 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20090174002A1 (en) * | 2008-01-09 | 2009-07-09 | International Business Machines Corporation | Mosfet having a high stress in the channel region |
| WO2009093328A1 (ja) | 2008-01-25 | 2009-07-30 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| DE102008063427B4 (de) * | 2008-12-31 | 2013-02-28 | Advanced Micro Devices, Inc. | Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung |
| JP5668277B2 (ja) | 2009-06-12 | 2015-02-12 | ソニー株式会社 | 半導体装置 |
| KR101776926B1 (ko) | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN102446765B (zh) * | 2010-10-12 | 2013-08-21 | 无锡华润上华半导体有限公司 | Mos器件制造方法 |
| JP2012054587A (ja) * | 2011-10-24 | 2012-03-15 | Toshiba Corp | 半導体装置の製造方法 |
| CN103730421A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | Cmos的形成方法 |
| JP6070680B2 (ja) * | 2014-12-17 | 2017-02-01 | ソニー株式会社 | 半導体装置 |
| US10217707B2 (en) * | 2016-09-16 | 2019-02-26 | International Business Machines Corporation | Trench contact resistance reduction |
| US10326019B2 (en) | 2016-09-26 | 2019-06-18 | International Business Machines Corporation | Fully-depleted CMOS transistors with U-shaped channel |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710450A (en) * | 1994-12-23 | 1998-01-20 | Intel Corporation | Transistor with ultra shallow tip and method of fabrication |
| JP2964895B2 (ja) * | 1995-01-04 | 1999-10-18 | 日本電気株式会社 | 電界効果型トランジスタおよびその製造方法 |
| JPH11163343A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | 半導体装置およびその製造方法 |
| US6365468B1 (en) * | 2000-06-21 | 2002-04-02 | United Microelectronics Corp. | Method for forming doped p-type gate with anti-reflection layer |
| JP3904936B2 (ja) * | 2001-03-02 | 2007-04-11 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3821707B2 (ja) * | 2001-12-18 | 2006-09-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2004200335A (ja) * | 2002-12-18 | 2004-07-15 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 |
| US7232756B2 (en) * | 2003-04-16 | 2007-06-19 | Samsung Electronics Co., Ltd. | Nickel salicide process with reduced dopant deactivation |
| JP2005123604A (ja) * | 2003-09-25 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6849527B1 (en) * | 2003-10-14 | 2005-02-01 | Advanced Micro Devices | Strained silicon MOSFET having improved carrier mobility, strained silicon CMOS device, and methods of their formation |
| KR100554465B1 (ko) * | 2003-11-19 | 2006-03-03 | 한국전자통신연구원 | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 |
| US7078285B1 (en) * | 2005-01-21 | 2006-07-18 | Sony Corporation | SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material |
-
2005
- 2005-05-26 JP JP2005153948A patent/JP4630728B2/ja not_active Expired - Fee Related
- 2005-08-09 US US11/199,380 patent/US7372099B2/en not_active Expired - Fee Related
-
2006
- 2006-05-26 CN CNB2006100878420A patent/CN100461456C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420188A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 一种用于双刻蚀阻挡层技术的应变硅工艺制作方法 |
| CN102420188B (zh) * | 2011-06-07 | 2013-12-04 | 上海华力微电子有限公司 | 一种用于双刻蚀阻挡层技术的应变硅工艺制作方法 |
| CN103325684A (zh) * | 2012-03-23 | 2013-09-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103325684B (zh) * | 2012-03-23 | 2016-03-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103426766A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
| CN103426766B (zh) * | 2012-05-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060270133A1 (en) | 2006-11-30 |
| CN100461456C (zh) | 2009-02-11 |
| JP2006332337A (ja) | 2006-12-07 |
| JP4630728B2 (ja) | 2011-02-09 |
| US7372099B2 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1870295A (zh) | 半导体器件及其制造方法 | |
| CN2731718Y (zh) | 具有多样的金属硅化物的半导体元件 | |
| CN2760759Y (zh) | 应变沟道半导体结构 | |
| CN1317772C (zh) | 半导体器件及其制造方法 | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| CN100345280C (zh) | 具有晶格不相称区的变形沟道晶体管结构及其制造方法 | |
| CN1282243C (zh) | 具有铜布线的半导体器件 | |
| CN1841771A (zh) | p沟道MOS晶体管、半导体集成电路器件及其制造工艺 | |
| CN1215554C (zh) | 互补型金属氧化物半导体器件及其制造方法 | |
| CN1574395A (zh) | 用于提高mos性能的引入栅极的应变 | |
| CN1487599A (zh) | 具有多个叠置沟道的场效应晶体管 | |
| CN1767157A (zh) | 微机电元件及其制造方法与p型沟道晶体管的制造方法 | |
| CN1881590A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1449585A (zh) | 半导体器件及其制造方法 | |
| CN1897231A (zh) | 半导体装置及其形成方法 | |
| CN1956195A (zh) | 半导体装置及其制造方法 | |
| CN1819200A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN101075638A (zh) | 半导体器件及其制造方法 | |
| CN1738049A (zh) | 微电子元件及其制造方法 | |
| CN1805153A (zh) | 半导体器件及其制造方法 | |
| CN1976033A (zh) | 半导体器件及其制造方法 | |
| CN101079443A (zh) | 半导体装置及其制作方法 | |
| CN1738056A (zh) | 晶体管及其制造方法 | |
| CN1505155A (zh) | 半导体器件及其制造方法 | |
| CN1956219A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20130526 |