CN1881590A - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN1881590A
CN1881590A CNA2006100926871A CN200610092687A CN1881590A CN 1881590 A CN1881590 A CN 1881590A CN A2006100926871 A CNA2006100926871 A CN A2006100926871A CN 200610092687 A CN200610092687 A CN 200610092687A CN 1881590 A CN1881590 A CN 1881590A
Authority
CN
China
Prior art keywords
groove
layer
electrode material
gate electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100926871A
Other languages
English (en)
Other versions
CN100573873C (zh
Inventor
长滨嘉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1881590A publication Critical patent/CN1881590A/zh
Application granted granted Critical
Publication of CN100573873C publication Critical patent/CN100573873C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。所述半导体器件包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；和在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型。本发明中的半导体器件可以在进行抛光的同时抑制和防止电腐蚀，从而可以获得高可靠性的栅极结构，且可以提高晶体管的表现。

Description

半导体器件和半导体器件的制造方法
技术领域
本发明涉及半导体器件及其制造方法，通过其可以防止在双金属栅极结构中产生电腐蚀。
背景技术
根据按比例缩小原理，通过微型化晶体管，从而实现了具有较高集成度和较高操作速度的晶体管。栅极绝缘膜被进一步薄化，且在例如0.1μm或更小的栅极长度的晶体管中，必须将栅极绝缘模的厚度减小为2nm或更小。
通常，使用多晶Si(多晶硅)作为栅电极材料。为此的原因包括在栅电极和栅电极下面的栅极绝缘膜之间的界面的稳定性。另一原因在于，因为通过比如离子注入和扩散的技术可以容易地将杂质引入到多晶硅的内部，所以可以通过适当地选择杂质元素和其浓度来形成对于nMOS和pMOS具有最佳功函数的栅电极，从而获得最佳的阈值。
然而，随着晶体管的微型化，栅电极的耗尽的问题变得显著。栅电极的耗尽是难于抑制的现象，因为多晶硅是半导体。因此，已经广泛地报道通过直接在栅极绝缘膜上形成金属膜来取代多晶硅，可以抑制栅电极的耗尽，因此已经关注金属栅极的开发。
然而，在金属栅极由单一种类的金属组成的情形，nMOS晶体管的栅电极的功函数和pMOS晶体管的功函数彼此相等。因此，难于调节nMOS晶体管的栅电极的功函数和pMOS晶体管的栅电极的功函数，且不可能获得适当的阈值。
为了克服该问题，提出了一种双金属栅极，其中分别选择对于nMOS晶体管的栅电极和对于pMOS晶体管的栅电极的金属材料，例如，具有相当于n型多晶硅的功函数的金属材料适于nMOS晶体管的栅电极，具有相当于p型多晶硅的功函数的金属材料适于pMOS晶体管的栅电极(例如，参考日本专利公开No.2003-258121和2003-45995)。
现将在以下参考图6A至6I所示的制造步骤的剖面图来描述具有双金属栅电极的晶体管的制造方法。
首先，如图6A所示，通过光刻和干蚀刻技术在衬底上形成的层绝缘膜111中形成用于形成金属栅极的沟槽112和113。层绝缘膜例如由氧化硅膜组成。
接下来，如图6B所示，在包括沟槽112和113的内表面的层绝缘膜111的整个表面上形成栅极绝缘膜121和用于pMOS晶体管的栅极材料层122。例如栅极绝缘膜121的厚度为几个微米，金属栅极材料层122由约10到40nm厚度的pMOS金属材料形成。另外，在图6B到6I中省略了衬底11部分。
随后，如图6C所示，将抗蚀剂施加在金属栅极材料层122的整个上表面(衬底的整个上表面)来形成抗蚀剂膜123。
接下来，如图6D所示，通过光刻技术在nMOS晶体管形成区的上侧上的抗蚀剂膜123中形成开口部分124。在该情形，在pMOS晶体管形成区的上侧上留下抗蚀剂膜122。
随后，如图6E所示，使用抗蚀剂膜123作为蚀刻掩模，通过使用化学液体选择性地蚀刻nMOS晶体管形成区中的用于pMOS晶体管的金属栅极材料层122。结果，在pMOS晶体管形成区中留下了用于pMOS晶体管的金属栅极材料层122。
接下来，通过使用有机溶剂来去除抗蚀剂膜123。结果，暴露了用于pMOS晶体管的金属栅极材料层122，如图6F所示。
随后，如图6G所示，形成用于nMOS晶体管的金属栅极材料层125来覆盖金属栅极材料层122并覆盖包括沟槽112和113的内表面的层绝缘膜111的整个表面。金属栅极材料层125例如由10到40nm厚度的nMOS金属栅极材料形成。
接下来，如图6H所示，在包括沟槽112、113的内表面的用于nMOS晶体管的金属栅极材料层125上形成电极金属材料层126。
随后，如图6I所示，通过化学机械抛光(其后简称为CMP)来去除多余部分的电极金属化材料层126、层绝缘膜111上的用于nMOS晶体管的金属栅极材料层125和用于pMOS晶体管的金属栅极材料层122，由此形成嵌入在沟槽112中的具有金属栅极材料层122、125和电极金属材料层126的金属栅极131，且在沟槽112和金属栅极131之间具有栅极绝缘膜121；且形成嵌入在沟槽113中的具有用于pMOS晶体管的金属栅极材料层125和电极金属材料层126的金属栅极132，且在沟槽113和金属栅极132之间具有栅极绝缘膜121。以该方式，形成了包括金属栅极的双栅极结构。
发明内容
为了抛光(CMP)构成电极金属材料层、用于nMOS晶体管的金属栅极材料、用于pMOS晶体管的金属栅极材料和栅极绝缘膜的四种材料，需要调整包括这四种将要被抛光的材料和下膜(例如氧化硅(SiO2))在内总共五种材料之间的选择比，且难于开发研磨剂(浆料)。另外，因为抛光了多种膜，由于膜厚度的离散以及膜之间抛光速率的差异的离散的存在，所以难于稳定工艺的离散。另外，因为在CMP时暴露了最多层叠的三层金属材料层，由于不同金属之间的势能差容易产生电腐蚀，这可能降低产率和可靠性。
因此，存在一种需求来减小抛光电极金属材料层时暴露的金属层的数量以及使得能够在以高工艺精度来抛光的同时允许用相关技术中使用的研磨剂来抛光，并且防止在抛光时防止电腐蚀的发生。
为了满足以上的需求，根据本发明的实施例，提供有一种半导体器件，其包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。在所述半导体器件中，第一导电型MOS晶体管的第一栅电极材料层、第二导电型MOS晶体管的第二电极材料层和电极金属层形成于第一沟槽中，且栅极绝缘膜形成于其间，在第一沟槽中，第一栅电极材料层和第二栅电极材料层被电极金属层覆盖；且第二导电型MOS晶体管的第二栅电极材料层和电极金属层形成于第二沟槽中，且栅极绝缘膜形成于其间，在第二沟槽中，第二栅电极材料层被电极金属层覆盖。
在所述半导体器件中，第一栅电极材料层和第二栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极；且第二栅电极材料层在第二沟槽中被电极金属层覆盖，在第二沟槽中形成有第二导电型MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层和栅极绝缘膜，从而不会容易地产生电腐蚀。另外，因为通过仅抛光电极金属层而在第一沟槽和第二沟槽内形成电极金属层，可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。
根据本发明的另一实施例，提供有一种半导体器件，其包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。在所述半导体器件中，第一导电型MOS晶体管的第一栅电极材料层、第二导电型MOS晶体管的第二电极材料层和电极金属层形成于第一沟槽中，且栅极绝缘膜形成于其间，在第一沟槽中，至少第一栅电极材料层被电极金属层覆盖；且第二导电型MOS晶体管的第二栅电极材料层和电极金属层形成于第二沟槽中，且栅极绝缘膜形成于其间，在第二沟槽中，第二栅电极材料层被电极金属层覆盖。
在所述半导体器件中，第一栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层、第二栅电极材料层和栅极绝缘膜，从而与相关技术中在抛光时暴露的金属层种类数量相比，减小了抛光时暴露的层的数量。结果，难于产生电腐蚀。另外，因为通过抛光电极金属层和第二栅电极材料层从而可以在第一沟槽和第二沟槽内形成电极金属层，所以可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。
根据本发明的又一实施例，提供有一种半导体器件的制造方法，所述半导体器件包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。所述方法包括的步骤为：在所述第一沟槽和第二沟槽中形成栅极绝缘膜；在所述第一沟槽中形成第一导电型MOS晶体管的第一栅电极材料层，在从开口部分到第一沟槽的内部的范围，在第一沟槽和第一栅电极材料层之间具有栅极绝缘膜；在第一沟槽和第二沟槽中形成第二栅电极材料层，在第一沟槽和第二栅电极材料层之间具有栅极绝缘膜和第一栅电极材料层，在第二沟槽和第二栅电极材料层之间具有栅极绝缘膜；去除第二栅电极材料层从而仅在相对于第一沟槽和第二沟槽的每个中的开口部分的内表面上存在第二栅电极材料层；在第一沟槽和第二沟槽中形成电极金属层从而填充沟槽，由此用电极金属层在第一沟槽中覆盖第一栅电极材料层和第二栅电极材料层，且用电极金属层在第二沟槽中覆盖第二栅电极材料层；以及去除绝缘膜上的电极金属层的多余的部分以留下电极金属层，其状态为在第一沟槽中覆盖第一栅电极材料层和第二栅电极材料层且在第二沟槽中覆盖第二栅电极材料层，由此在第一沟槽中形成第一导电型MOS晶体管的栅电极，在第二沟槽中形成第二导电型MOS晶体管的栅电极。
在制造半导体器件的该方法中，第一栅电极材料层和第二栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极；且第二栅电极材料层在第二沟槽中被电极金属层覆盖，在第二沟槽中形成有第二导电型MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层和栅极绝缘膜。结果，难于产生电腐蚀。另外，因为通过仅抛光电极金属层而在第一沟槽和第二沟槽内形成电极金属层，可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。
根据本发明的再一实施例，提供有一种半导体器件的制造方法，所述半导体器件包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。所述方法包括的步骤为：在所述第一沟槽和第二沟槽中形成栅极绝缘膜；在所述第一沟槽中形成第一导电型MOS晶体管的第一栅电极材料层，在从开口部分到第一沟槽的内部的范围，在第一沟槽和第一栅电极材料层之间具有栅极绝缘膜；在第一沟槽和第二沟槽中形成第二栅电极材料层，在第一沟槽和第二栅电极材料层之间具有栅极绝缘膜和第一栅电极材料层，在第二沟槽和第二栅电极材料层之间具有栅极绝缘膜；形成电极金属层从而填充第一沟槽和第二沟槽；以及去除绝缘膜上的电极金属层和第二栅电极材料层的多余的部分以形成包括第一沟槽中的第一栅电极材料层、第二栅电极材料层和电极金属层的第一导电型MOS晶体管的栅电极以及形成包括第二沟槽中的第二栅电极材料层和电极金属层的第二导电型MOS晶体管的栅极。
在所述制造半导体器件的方法中，第一栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极。因此，当如此进行抛光以至于在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层、第二栅电极材料层和栅极绝缘膜。因此，与相关技术中在抛光时暴露的金属层种类数量相比，减小了抛光时暴露的层的数量，因此难于产生电腐蚀。另外，因为通过抛光电极金属层和第二栅电极材料层从而可以在第一沟槽和第二沟槽内形成电极金属层，所以可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。
本发明中的半导体器件如此配置使得可以在进行抛光的同时抑制和防止电腐蚀，从而可以获得高可靠性的栅极结构，且可以提高晶体管的表现。
本发明中的半导体器件的制造方法如此配置使得可以在进行抛光的同时抑制和防止电腐蚀，从而可以获得高可靠性的栅极结构，且可以提高产率和晶体管的性能。另外，通过选择第二栅电极材料层和电极金属层以减小在抛光时暴露的金属层之间的差异，可以确保抑制或防止电腐蚀。
附图说明
图1是显示本发明中的半导体器件的实施例的第一示例的示意性配置剖面图；
图2A到2K是显示本发明的半导体器件的制造方法的实施例的第一示例制造步骤剖面图；
图3A到3H是显示形成第一沟槽、第二沟槽、p型MOS晶体管的源极/漏极区、n型MOS晶体管的源极/漏极区等的方法的示例的制造步骤剖面图；
图4是显示本发明中的半导体器件的实施例的第二示例的示意性配置剖面图；
图5A到5C是显示本发明中的半导体器件的制造方法的实施例的第二示例制造步骤剖面图；以及
图6A到6I是相关技术中制造半导体器件的方法的示例的制造步骤剖面图。
具体实施方式
现将参考图1所示的示意性配置剖面图，在以下描述本发明中的半导体器件的实施例的第一示例。
如图1所示，第一导电型(p型)MOS晶体管2和与第一导电型类型相反的第二导电型(n型)MOS晶体管3形成在衬底11中，其状态为通过器件隔离区12隔离，从而构成了半导体器件1。形成于衬底11上的绝缘膜21设置有第一沟槽22，且p型MOS晶体管2的栅电极31形成于第一沟槽22中。另外，绝缘膜21设置有第二沟槽23，且n型MOS晶体管3的栅电极32形成于第二沟槽23中。
第一导电型MOS晶体管的第一栅电极材料层25、第二导电型MOS晶体管的第二栅电极材料层27和电极金属层29形成于第一沟槽22中，栅极绝缘膜24在其之间，从而构成栅电极31。在第一沟槽22中，第一栅电极材料层25和第二栅电极材料层27被电极金属层29覆盖。
第二导电型MOS晶体管的第二栅电极材料层27和电极金属层29形成于第二沟槽23中，栅极绝缘层24在其之间，从而构成栅电极32。在第二沟槽23中，第二栅电极材料层27被电极金属层29覆盖。
第一栅电极材料层25可以例如由钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、钌(Ru)或选自这些金属的多种金属的合金形成。第二栅电极材料层27由用作n型MOS晶体管中的栅电极材料的金属材料形成，例如，钛(Ti)、铪(Hf)、钽(Ta)、钨(W)、钌(Ru)或其合金。电极金属层29可以例如由钨(W)、钽(Ta)、钛(Ti)或其合金或由选自这些金属的两种或更多种金属组成的层叠膜形成。
衬底11设置有在p型MOS晶体管区的栅电极31的两侧的延伸区41。另外，衬底11设置有在n型MOS晶体管区的栅电极32的两侧的延伸区42。另外，衬底11设置有在p型MOS晶体管区的栅电极31的两侧比延伸区41更深的源极/漏极区43。另外，延伸区41如此形成以相对于源极/漏极区43延伸到栅电极31侧。另外，衬底11设置有在n型MOS晶体管区的栅电极32的两侧的比延伸区42更深的源极/漏极区44。另外，延伸区42如此形成以相对于源极/漏极区44延伸到栅电极32侧。硅化物膜45和46形成于源极/漏极区43和44的表面上来降低源极/漏极区43和44的电阻。硅化物膜45和46每个均由例如硅化钴组成。
在半导体器件1中，在第一沟槽22中第一栅电极材料层25和第二栅电极材料层27被电极金属层29覆盖，在第一沟槽22中形成了p型MOS晶体管2的栅电极31，且在第二沟槽23中第二栅电极材料层27被电极金属层29覆盖，在第二沟槽23中形成了n型MOS晶体管3的栅电极32。因此，当如此进行抛光以在第一沟槽22和第二沟槽23中留下电极金属层29时，暴露于表面的层是电极金属层29和栅极绝缘膜24，从而在该结构中难于产生电腐蚀。另外，因为通过仅抛光电极金属层29可以在第一沟槽22和第二沟槽23内形成电极金属层29，所以可以容易地实现高精度的抛光而且使用相关技术中使用的研磨剂。
相应地，因为在本发明的实施例中的半导体器件1被如此配置使得可以进行抛光而且抑制或防止电腐蚀，所以可以获得具有高可靠性的栅极结构，且可以提高晶体管表现。
现将参考图2A到2K所示的制造步骤的剖面图在以下描述本发明中的半导体器件的制造方法的实施例的示例。另外，在这些图中省略了器件隔离区、MOS晶体管的源极/漏极区以及延伸区等。其细节将参考图3A到3H在以后描述。
如图2A所示，形成于衬底11上的绝缘膜21设置有第一沟槽22以及第二沟槽23，在第一沟槽22中形成了第一导电型(其后称为p型)MOS晶体管的栅电极，在第二沟槽23中形成了第二导电型(其后称为n型)MOS晶体管的栅电极。通过普通光刻技术和蚀刻技术(例如，干蚀刻)来形成第一沟槽22和第二沟槽23。另外，绝缘膜21由例如氧化硅膜组成。另外，将参考图3A到3H在以后描述第一沟槽22、第二沟槽23以及形成于衬底11中的晶体管的延伸区和源极/漏极区的形成。
接下来，在包括第一沟槽22的内表面和第二沟槽23的内表面的绝缘膜21上形成栅极绝缘膜24。栅极绝缘膜24可以由例如氧化物(SiO2)、氧氮化硅(SiON)、含氮硅酸铪(HfSiON)、氧化铪(HfO2)、氧化铝(Al2O3)等形成。这里，栅极绝缘膜24由例如具有例如2nm厚度的氧氮化硅膜组成。
另外，在栅极绝缘膜24的表面上形成第一导电型MOS晶体管的第一栅电极材料层25。第一电极材料层25可以由例如钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、钌(Ru)或选自这些金属的多种金属的合金形成。这里，作为示例，第一栅电极材料层25由钌(Ru)形成，且其厚度被设定为10到40nm。
其后，仅在第一沟槽22和第二沟槽23中形成掩模层26。例如通过一种方法可以形成掩模层26，在该方法中在整个表面上形成抗蚀剂膜来填充第一沟槽22和第二沟槽23，且通过比如抛光(例如，CMP)或回蚀的工艺来去除绝缘膜21上的抗蚀剂膜的多余的部分。
接下来，如图2B所示，去除形成于第二沟槽23内的掩模层26同时留下在第一沟槽22中的掩模层26，在第二沟槽23中形成了n型MOS晶体管的栅极，在第一沟槽22中形成了p型MOS晶体管的栅极。另外，在图2B到2J中省略了衬底11部分。
随后，如图2C所示，通过使用掩模层26作为蚀刻掩模，通过化学液体(例如，氢氟酸)选择性地蚀刻第一栅电极材料层25。结果，在第一沟槽22内留下了用掩模层26覆盖的第一栅电极材料层25的那部分。在该情形，如此进行蚀刻从而因而留下的第一栅电极材料层25存在于相对于第一沟槽22的开口部分的第一沟槽22的内侧上。
接下来，如图2D所示，去除掩模层26(参见图2C)。该去除可以通过使用有机溶剂来进行。结果，在第一沟槽22中，在相对于第一沟槽22的开口部分的第一沟槽的内侧上形成了第一栅电极材料层25，且在第二沟槽23内暴露了栅极绝缘膜24。
随后，如图2E所示，在第一沟槽22中形成了第二栅电极材料层27，栅极绝缘膜24和第一栅电极材料层25在其之间，在第二沟槽23中形成了第二栅电极材料层27，栅极绝缘膜24在其之间。第二栅电极材料层27由用作n型MOS晶体管的栅电极材料的金属材料形成，例如，钛(Ti)、铪(Hf)、钽(Ta)、钨(W)、钌(Ru)或其合金。这里，第二栅电极材料层27由例如10到40nm厚度的铪形成。
接下来，如图2F所示，形成掩模层28从而通过例如在整个表面上形成抗蚀剂掩模而填充第一沟槽22和第二沟槽的内部。
其后，如图2G所示，通过比如抛光(例如，CMP)和回蚀的工艺，去除在绝缘膜21上的多余的掩模层28，仅在第一沟槽22和第二沟槽23内留下掩模层28。
随后，如图2H所示，通过使用掩模层28作为蚀刻掩模，通过化学液体(例如，氢氟酸)选择性地蚀刻第二栅电极材料层27。结果，在第一沟槽22内留下了由掩模层28覆盖的第二栅电极材料层27的那部分和在第二沟槽23内留下了由掩模层28覆盖的第二栅电极材料层27的那部分。在该情形，需要如此进行蚀刻，从而因而留下的第二栅电极材料层27存在于相对于第一沟槽22和第二沟槽23的开口部分的第一沟槽22和第二沟槽23的内侧上。
接下来，如图2I所示，去除掩模层28(参见图2H)。该去除可以通过使用有机溶剂来进行。结果，在第一沟槽22中，在相对于第一沟槽22的开口部分的第一沟槽22的内侧上形成了第一栅电极材料层25和第二栅电极材料层27，且在第二沟槽23中，在相对于第二沟槽23的开口部分的第二沟槽23的内侧上形成了第二栅电极材料层27。
随后，如图2J所示，在绝缘膜21上形成电极金属层29，栅极绝缘膜24在其之间，从而填充第一沟槽22和第二沟槽23的内部。电极金属层29可以例如由钨(W)、钽(Ta)、钛(Ti)或其合金或由选自这些金属的两种或更多种金属组成的层叠膜形成。这里，作为示例，使用了钨(W)。结果，在第一沟槽22中，第一栅电极材料层25和第二栅电极材料层27用电极金属层29覆盖，且在第二沟槽23中，第二栅电极材料层27用电极金属层29覆盖。
接下来，如图2K所示，通过抛光技术(例如CMP)蚀刻掉电极金属层29，仅在第一沟槽22和第二沟槽23内留下电极金属层29。以该方式，包括第一栅电极材料层25、第二栅电极材料层27和电极金属层29的p型MOS晶体管的栅电极31形成于第一沟槽22内，栅极绝缘膜24在其之间，且包括第二电极材料层27和电极金属层29的n型MOS晶体管的栅电极32形成于第二沟槽23内，栅极绝缘膜24在其之间。
在上述的方法中，通过使用氢氟酸、其化合物、或含氟混合物作为蚀刻化学液，使用掩模层26作为蚀刻掩模，可以进行第一栅电极材料层25和第二栅电极材料层27的蚀刻。另外，可以进行干蚀刻来取代使用化学液体的蚀刻。在该情形，可以使用氟蚀刻气体。
另外，可以取代CMP而基于干蚀刻的整个表面的回蚀来进行电极材料层的处理。在该情形，可以使用氟蚀刻气体。
在制造半导体的以上方法中，在第一沟槽22中，第一栅电极材料层25和第二栅电极材料层27由电极金属层29覆盖，在第一沟槽22中形成有第一导电型(p型)MOS晶体管的栅极；且第二栅电极材料层27在第二沟槽23中被电极金属层29覆盖，在第二沟槽23中形成有第二导电型(n型)MOS晶体管的栅极。因此，当如此抛光以至于在第一沟槽22和第二沟槽23中留下电极金属层29时，暴露于表面的层是电极金属层29和栅极绝缘膜24。因此，难于产生电腐蚀。另外，因为通过仅抛光电极金属层29而在第一沟槽22和第二沟槽23内形成电极金属层29，可以通过使用相关技术中使用的研磨剂，容易地实现具有高精度的抛光。
因此，可以在进行抛光的同时抑制或防止电腐蚀，且可以获得具有高可靠性的栅极结构。因此，可以提高产率，且可以提高晶体管的表现。
现将参考图3A到3H所示的制造步骤剖面图在以下描述形成第一沟槽22、第二沟槽23以及p型MOS晶体管的源极/漏极区、n型MOS晶体管的源极/漏极区等。
如图3A所示，通过使用器件隔离形成技术，例如STI(浅沟槽隔离)技术，在衬底11的表面区域中形成了用于将pMOS晶体管形成区和nMOS晶体管形成区彼此隔离的器件隔离区12。
接下来，如图3B所示，在衬底11的表面上形成栅极绝缘膜13。例如，通过使用表面氧化技术可以形成厚度为5nm的氧化硅膜作为栅极绝缘膜13。随后，例如，在栅极绝缘膜13上形成用于形成伪栅极的多晶硅膜，且进一步形成氮化硅膜。多晶硅膜形成为100nm的厚度，且氮化硅膜形成为50nm的厚度。其后，使用普通光刻技术和RIE技术，将氮化硅膜和多晶硅膜构图来形成伪栅极14和15。
随后，如图3C所示，例如用抗蚀剂遮掩例如p型MOS晶体管，且通过使用离子注入技术在n型MOS晶体管的伪栅极15的两侧的衬底11中形成延伸区42。其后，去除掩模，然后例如用抗蚀剂来遮掩n型MOS晶体管，且通过使用离子注入技术在p型MOS晶体管的伪栅极14的两侧的衬底11中形成延伸区41。其后，去除掩模。延伸区41和延伸区42可以以任何顺序形成。
接下来，如图3D所示，例如用抗蚀剂遮掩例如p型MOS晶体管，且通过使用离子注入技术在n型MOS晶体管的伪栅极15的两侧的衬底11中形成比延伸区42更深的源极/漏极区44。另外，源极/漏极区44如此形成从而延伸区42延伸到相对于源极/漏极区44的伪栅极15侧。其后，去除掩模，然后例如用抗蚀剂来遮掩n型MOS晶体管，且通过使用离子注入技术在p型MOS晶体管的伪栅极14的两侧的衬底11中形成比延伸区41更深的源极/漏极区43。另外，源极/漏极区43如此形成从而延伸区41延伸到相对于源极/漏极区43的伪栅极14侧。其后，去除掩模。源极/漏极区43和源极/漏极区44可以以任何顺序形成。
随后，在源极/漏极区43和44的表面上形成硅化物膜45和46。通过普通硅化工艺可以形成硅化物膜45、46。这里，作为示例，它们由硅化钴形成。
接下来，如图3E所示，在衬底11上形成绝缘膜21，从而绝缘膜21比伪栅极14、15高以覆盖伪栅极14、15。使用化学气相沉积(CVD)技术构建厚度为约300nm的氧化硅作为绝缘膜21。
随后，如图3F所示，通过使用例如CMP技术来将绝缘膜21的表面平坦化，且暴露伪栅极14和15的上部分处的氮化硅膜。
接下来，如图3G所示，选择性地去除氮化硅膜。通过使用磷酸的蚀刻进行该去除。另外，通过例如使用反应离子蚀刻(RIE)技术去除在伪栅极14和15中的多晶硅膜。结果，在绝缘膜21中形成了第一沟槽22和第二沟槽23。
随后，如图3H所示，去除形成于第一沟槽22和第二沟槽23的底部中的栅极绝缘膜13(参见图3B)。通过使用氟蚀刻类型进行去除。结果，在绝缘膜21中形成了第一沟槽22和第二沟槽23，在第一沟槽22中形成了p型MOS晶体管的栅极且在第二沟槽23中形成了n型MOS晶体管的栅极。
现将参考图4所示的示意性配置剖面图在以下描述本发明中的半导体器件的实施例的第二示例。
如图4所示，在衬底11中形成第一导电型(p型)MOS晶体管5和与第一导电型类型相反的第二导电型(n型)MOS晶体管6，其状态为通过器件隔离区12隔离，从而构成半导体器件4。形成于衬底11上的绝缘膜21设置有第一沟槽22，且p型MOS晶体管2的栅电极31形成于第一沟槽22中。另外，绝缘膜21设置有第二沟槽23，且n型MOS晶体管3的栅电极32形成于第二沟槽23中。
第一导电型MOS晶体管的第一栅电极材料层25、第二导电型MOS晶体管的第二栅电极材料层27和电极金属层29形成于第一沟槽22中，栅极绝缘膜24在其之间，从而构成栅电极31。在第一沟槽22中，第一栅电极材料层25被第二栅电极材料层27覆盖。
第二导电型MOS晶体管的第二栅电极材料层27和电极金属层29形成于第二沟槽23中，栅极绝缘层24在其之间，从而构成栅电极32。
第一栅电极材料层25可以例如由钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、钌(Ru)或选自这些金属的多种金属的合金形成。第二栅电极材料层27由用作n型MOS晶体管中的栅电极材料的金属材料形成，例如，钛(Ti)、铪(Hf)、钽(Ta)、钨(W)、钌(Ru)或其合金。电极金属层29可以例如由钨(W)、钽(Ta)、钛(Ti)或其合金或由选自这些金属的两种或更多种金属组成的层叠膜形成。
另外，在p型MOS晶体管区的栅电极31的两侧的衬底11中形成延伸区41。另外，在n型MOS晶体管区的栅电极32的两侧的衬底11中形成延伸区42。而且，在p型MOS晶体管区的栅电极31的两侧的衬底11中形成比延伸区41更深的源极/漏极区43。另外，延伸区41如此形成以相对于源极/漏极区43延伸到栅电极31侧。另外，在n型MOS晶体管区的栅电极32的两侧的衬底11中形成比延伸区42更深的源极/漏极区44。另外，延伸区42如此形成以相对于源极/漏极区44延伸到栅电极32侧。硅化物膜45和46形成于源极/漏极区43和44的表面上来降低源极/漏极区43和44的电阻。作为示例，硅化物膜45和46均由例如硅化钴组成。
在上述半导体器件4中，在第一沟槽22中第一栅电极材料层25由第二栅电极材料层27覆盖，在第一沟槽22中形成了p型MOS晶体管5的栅电极31。因此，当如此进行抛光以在第一沟槽22和第二沟槽23中留下电极金属层29时，暴露于表面的层是电极金属层29、第二栅电极材料层27和栅极绝缘膜24。因为与相关技术中相比，减小了抛光时暴露于表面的金属层的种类的数量，所以在该结构中难于产生电腐蚀。另外，因为通过抛光电极金属层29和第二栅电极材料层27从而可以在第一沟槽22和第二沟槽23内形成电极金属层29，所以通过使用相关技术中使用的研磨剂，可以容易地实现具有高精度的抛光。
所以，本发明的半导体器件4被如此配置使得可以在进行抛光的同时抑制或防止电腐蚀，从而可以获得具有高可靠性的栅极结构，且可以提高晶体管性能。
现将参考图5A到5C所示的制造步骤的剖面图在以下描述本发明中的半导体器件的制造方法的实施例的第二示例。
如图5A所示，以如以上的第一示例相同的方式进行了以下的工艺。在形成于衬底11上的绝缘膜21中形成第一沟槽22和第二沟槽23，在第一沟槽22中形成了第一导电型(其后称为p型)MOS晶体管的栅电极，在第二沟槽23中形成了第二导电型(其后称为n型)MOS晶体管的栅电极。通过普通光刻技术和蚀刻技术(例如，干蚀刻)来形成第一沟槽22和第二沟槽23。另外，绝缘膜21由例如氧化硅膜组成。
接下来，在包括第一沟槽22的内表面和第二沟槽23的内表面的绝缘膜21上形成栅极绝缘膜24。栅极绝缘膜24可以由例如氧化物(SiO2)、氧氮化硅(SiON)、含氮硅酸铪(HfSiON)、氧化铪(HfO2)、氧化铝(Al2O3)等形成。这里，作为示例，栅极绝缘膜24由例如具有例如2nm厚度的氧氮化硅膜组成。
随后，在第一沟槽22的内表面上形成第一导电型MOS晶体管的第一栅电极材料层25，栅极绝缘膜24在其之间。在该情形，第一栅电极材料层25形成于相对于第一沟槽22的开口部分的内侧上。第一电极材料层25可以由例如钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、钌(Ru)或选自这些金属的多种金属的合金形成。这里，作为示例，第一栅电极材料层25由钌(Ru)形成，且其厚度被设定为10到40nm。
接下来，在第一沟槽22中形成第二栅电极材料层27，栅极绝缘膜24和第一栅电极材料层25在其之间，在第二沟槽23中形成第二栅电极材料层27，栅极绝缘膜24在其之间。第二栅电极材料层27由用作n型MOS晶体管的栅电极材料的金属材料形成，例如，钛(Ti)、铪(Hf)、钽(Ta)、钨(W)、钌(Ru)或其合金。这里，第二栅电极材料层27由例如10到40nm厚度的铪形成。结果，在第一沟槽22中，第一栅电极材料层25至少由第二电极材料层27覆盖。
随后，如图5B所示，在绝缘膜21上形成电极金属层29，栅极绝缘膜24和第二栅电极材料层27等在其之间，以如此方式填充第一沟槽22和第二沟槽23的内部。电极金属层29可以例如由钨(W)、钽(Ta)、钛(Ti)或其合金或由选自这些金属的两种或更多种金属组成的层叠膜形成。这里，作为示例使用了钨(W)。
接下来，如图5C所示，通过抛光技术(例如CMP)蚀刻掉电极金属层29，仅在第一沟槽22和第二沟槽23内留下电极金属层29。以该方式，由第一栅电极材料层25、第二栅电极材料层27和电极金属层29组成的p型MOS晶体管的栅电极31形成于第一沟槽22内，栅极绝缘膜24在其之间，且由第二电极材料层27和电极金属层29组成的n型MOS晶体管的栅电极32形成于第二沟槽23内，栅极绝缘膜24在其之间。
在上述的制造半导体器件的方法中，在第一沟槽22中由第二栅电极材料层27覆盖第一栅电极材料层25，在第一沟槽22中形成了第一导电型(p型)MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽22和第二沟槽23中留下电极金属层29时，暴露于表面的层是第二栅电极材料层27和栅极绝缘膜24。因此，与相关技术的情形相比，电腐蚀不容易产生。另外，因为通过抛光电极金属层29和第二栅电极材料层27而可以在第一沟槽22和第二沟槽23内形成电极金属层29和第二栅电极材料层27，所以可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。另外，通过选择第二栅电极材料层27和电极金属层29以减小在抛光时暴露的金属层之间的势能差，可以确保抑制或防止电腐蚀。
因此，可以在进行抛光的同时抑制或防止电腐蚀，且可以获得具有高可靠性的栅极结构。因此，可以提高产率，且可以提高晶体管的表现。
本发明不限于上述的优选实施例的细节。本发明的范围由权利要求界定，且因此落在权利要求的范围的等同方案内的所有改变和改进将由本发明涵盖。
本发明包含涉及于2005年6月13日在日本专利局提交的日本专利申请JP 2005-172031的主题，其全部内容引入于此作为参考。

Claims (7)

1、一种半导体器件，包括：
在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和
在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；
其中，所述第一导电型MOS晶体管的第一栅电极材料层、所述第二导电型MOS晶体管的第二电极材料层和所述电极金属层形成于所述第一沟槽中，且栅极绝缘膜形成于其间，
在所述第一沟槽中，所述第一栅电极材料层和所述第二栅电极材料层被所述电极金属层覆盖；且
所述第二导电型MOS晶体管的第二栅电极材料层和所述电极金属层形成于所述第二沟槽中，且所述栅极绝缘膜形成于其间，
在所述第二沟槽中，所述第二栅电极材料层被所述电极金属层覆盖。
2、一种半导体器件，包括：
在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和
在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；
其中，所述第一导电型MOS晶体管的第一栅电极材料层、所述第二导电型MOS晶体管的第二电极材料层和所述电极金属层形成于所述第一沟槽中，且所述栅极绝缘膜形成于其间，
在所述第一沟槽中，至少所述第一栅电极材料层被所述电极金属层覆盖；且
所述第二导电型MOS晶体管的第二栅电极材料层和所述电极金属层形成于所述第二沟槽中，且所述栅极绝缘膜形成于其间，以及
在所述第二沟槽中所述第二栅电极材料层被所述电极金属层覆盖。
3、一种半导体器件的制造方法，所述半导体器件包括：
在衬底上，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和
具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；
所述方法包括步骤：
在所述第一沟槽和所述第二沟槽中形成栅极绝缘膜；
在所述第一沟槽中形成所述第一导电型MOS晶体管的第一栅电极材料层，在从开口部分到所述第一沟槽的内部的范围内，且在所述第一沟槽和所述第一栅电极材料层之间具有栅极绝缘膜；
在所述第一沟槽和所述第二沟槽中形成第二栅电极材料层，在所述第一沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜和所述第一栅电极材料层，在所述第二沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜；
去除所述第二栅电极材料层，从而仅在相对于所述第一沟槽和所述第二沟槽每个的所述开口部分的内表面上存在所述第二栅电极材料层；
在所述第一沟槽和所述第二沟槽中形成电极金属层从而填充所述沟槽，由此用所述电极金属层在所述第一沟槽中覆盖所述第一栅电极材料层和所述第二栅电极材料层，且用所述电极金属层在所述第二沟槽中覆盖所述第二栅电极材料层；以及
去除所述绝缘膜上的所述电极金属层的多余的部分以留下所述电极金属层，其状态为在所述第一沟槽中覆盖所述第一栅电极材料层和所述第二栅电极材料层，且在所述第二沟槽中覆盖所述第二栅电极材料层，由此在所述第一沟槽中形成所述第一导电型MOS晶体管的栅电极，在所述第二沟槽中形成所述第二导电型MOS晶体管的栅电极。
4、根据权利要求3所述的半导体器件的制造方法，其中，
在所述第一沟槽中形成所述第一栅电极材料层的步骤包括：
在包括所述第一沟槽和所述第二沟槽的每个的内表面的所述绝缘膜上形成所述第一栅电极材料层，所述栅极绝缘膜形成于其之间；
形成仅填充所述第一沟槽的掩模层；以及
通过使用所述掩模层作为蚀刻掩模去除所述第一栅电极材料层，从而仅在所述第一沟槽的内部中留下所述第一栅电极材料层；由此
在相对于所述第一沟槽的所述开口部分的内部中形成所述第一栅电极材料层。
5、根据权利要求3所述的半导体器件的制造方法，其中，
在所述第二沟槽中形成所述第二栅电极材料层的步骤包括：
在包括所述第一沟槽和所述第二沟槽的每个的内表面的所述绝缘膜上形成所述第二栅电极材料层，所述栅极绝缘膜和所述第一栅电极材料层形成于其之间；
形成填充所述第一沟槽的内部和所述第二沟槽的内部的掩模层；以及
通过使用所述掩模层作为蚀刻掩模去除所述第二栅电极材料层，从而仅在所述第一沟槽的内部中和所述第二沟槽的内部中留下所述第二栅电极材料层；由此
在相对于所述第二沟槽的所述开口部分的内部中形成所述第二栅电极材料层。
6、一种半导体器件的制造方法，所述半导体器件包括：
在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和
在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；
所述方法包括步骤：
在所述第一沟槽和第二沟槽中形成栅极绝缘膜；
在所述第一沟槽中形成第一导电型MOS晶体管的第一栅电极材料层，在从开口部分到所述第一沟槽的内部的范围，且在所述第一沟槽和所述第一栅电极材料层之间具有所述栅极绝缘膜；
在所述第一沟槽和所述第二沟槽中形成第二栅电极材料层，在所述第一沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜和所述第一栅电极材料层，在所述第二沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜；
形成电极金属层从而填充所述第一沟槽和所述第二沟槽；以及
去除所述绝缘膜上的所述电极金属层和所述第二栅电极材料层的多余的部分，以形成包括所述第一沟槽中的所述第一栅电极材料层、所述第二栅电极材料层和所述电极金属层的所述第一导电型MOS晶体管的栅电极，以及形成包括所述第二沟槽中的所述第二栅电极材料层和所述电极金属层的所述第二导电型MOS晶体管的栅极。
7、根据权利要求6所述的半导体器件的制造方法，其中，
在所述第一沟槽中形成所述第一栅电极材料层的步骤包括为：
在包括所述第一沟槽和所述第二沟槽的每个的内表面的所述绝缘膜上形成所述第一栅电极材料层，所述栅极绝缘膜形成于其之间；
形成仅填充所述第一沟槽的掩模层；以及
通过使用所述掩模层作为蚀刻掩模去除所述第一栅电极材料层，从而仅在所述第一沟槽的内部中留下所述第一栅电极材料层；由此
在相对于所述第一沟槽的所述开口部分的内部中形成所述第一栅电极材料层。
CNB2006100926871A 2005-06-13 2006-06-13 半导体器件及其制造方法 Active CN100573873C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005172031A JP4626411B2 (ja) 2005-06-13 2005-06-13 半導体装置および半導体装置の製造方法
JP172031/05 2005-06-13

Publications (2)

Publication Number Publication Date
CN1881590A true CN1881590A (zh) 2006-12-20
CN100573873C CN100573873C (zh) 2009-12-23

Family

ID=37519700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100926871A Active CN100573873C (zh) 2005-06-13 2006-06-13 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7795688B2 (zh)
JP (1) JP4626411B2 (zh)
KR (1) KR20060129959A (zh)
CN (1) CN100573873C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673765B (zh) * 2008-09-12 2011-08-31 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103022126A (zh) * 2011-09-22 2013-04-03 台湾积体电路制造股份有限公司 具有由高k保护金属层诱导的应变沟道的半导体器件
CN105097473A (zh) * 2015-09-28 2015-11-25 上海集成电路研发中心有限公司 一种双金属栅极的形成方法
CN105097461A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN105244284A (zh) * 2009-12-21 2016-01-13 台湾积体电路制造股份有限公司 制造栅极结构的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943452B2 (en) * 2006-12-12 2011-05-17 International Business Machines Corporation Gate conductor structure
JP2008198935A (ja) * 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
US7915111B2 (en) * 2007-08-08 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-K/dual metal gate
US7892911B2 (en) * 2008-01-10 2011-02-22 Applied Materials, Inc. Metal gate electrodes for replacement gate integration scheme
JP2010010266A (ja) * 2008-06-25 2010-01-14 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US8294216B2 (en) 2008-08-14 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors
US7939392B2 (en) * 2008-10-06 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
KR101634748B1 (ko) 2009-12-08 2016-07-11 삼성전자주식회사 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법
KR101095745B1 (ko) * 2010-04-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101695902B1 (ko) * 2010-04-20 2017-01-13 삼성전자주식회사 반도체 소자 제조 방법
KR101781620B1 (ko) * 2010-09-01 2017-09-25 삼성전자주식회사 모오스 트랜지스터의 제조방법
DE102011077661B4 (de) * 2011-06-16 2016-08-11 Globalfoundries Inc. Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
US8569135B2 (en) * 2011-07-20 2013-10-29 International Business Machines Corporation Replacement gate electrode with planar work function material layers
US8546885B2 (en) 2011-07-25 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a field effect transistor
US8916405B2 (en) 2011-10-11 2014-12-23 International Business Machines Corporation Light emitting diode (LED) using carbon materials
US8669618B2 (en) * 2011-12-15 2014-03-11 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
CN103531469B (zh) * 2012-07-02 2018-03-30 中芯国际集成电路制造(上海)有限公司 金属栅极晶体管的制作方法
US9349731B2 (en) 2012-10-09 2016-05-24 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device
US8890262B2 (en) * 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
US9202691B2 (en) * 2013-01-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having modified profile metal gate
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR102497251B1 (ko) 2015-12-29 2023-02-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9583400B1 (en) * 2016-01-15 2017-02-28 International Business Machines Corporation Gate stack with tunable work function

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP2001284466A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3833903B2 (ja) * 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
JP3906020B2 (ja) * 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
JP2002299610A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
JP4044306B2 (ja) 2001-07-26 2008-02-06 株式会社東芝 半導体装置及びその製造方法
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
US6873048B2 (en) * 2003-02-27 2005-03-29 Sharp Laboratories Of America, Inc. System and method for integrating multiple metal gates for CMOS applications
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US7528024B2 (en) * 2004-05-24 2009-05-05 Texas Instruments Incorporated Dual work function metal gate integration in semiconductor devices
US7439113B2 (en) * 2004-07-12 2008-10-21 Intel Corporation Forming dual metal complementary metal oxide semiconductor integrated circuits
US7381608B2 (en) * 2004-12-07 2008-06-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
JP4455427B2 (ja) * 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673765B (zh) * 2008-09-12 2011-08-31 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US8030718B2 (en) 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
US8679926B2 (en) 2008-09-12 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
CN105244284A (zh) * 2009-12-21 2016-01-13 台湾积体电路制造股份有限公司 制造栅极结构的方法
CN103022126A (zh) * 2011-09-22 2013-04-03 台湾积体电路制造股份有限公司 具有由高k保护金属层诱导的应变沟道的半导体器件
CN103022126B (zh) * 2011-09-22 2015-08-12 台湾积体电路制造股份有限公司 具有由高k保护金属层诱导的应变沟道的半导体器件
CN105097461A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN105097461B (zh) * 2014-04-21 2018-03-30 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN105097473A (zh) * 2015-09-28 2015-11-25 上海集成电路研发中心有限公司 一种双金属栅极的形成方法

Also Published As

Publication number Publication date
US20060278934A1 (en) 2006-12-14
JP4626411B2 (ja) 2011-02-09
KR20060129959A (ko) 2006-12-18
JP2006351580A (ja) 2006-12-28
US7795688B2 (en) 2010-09-14
CN100573873C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
CN1881590A (zh) 半导体器件和半导体器件的制造方法
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
TWI419264B (zh) 製造半導體裝置的方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
US10964542B2 (en) Selective high-K formation in gate-last process
US9356120B2 (en) Metal gate transistor and method for tuning metal gate profile
CN1619817A (zh) 具有不同栅极介质的半导体器件及其制造方法
US20130260548A1 (en) Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
CN1822349A (zh) 半导体元件之电容器与金属栅极之制造方法
CN1725507A (zh) 半导体装置及其制造方法
CN1812101A (zh) 互补金属氧化物半导体及其形成方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1449034A (zh) 具有铜布线的半导体器件
JP2009302260A (ja) 半導体装置及びその製造方法
CN1992275A (zh) 具有金属和多晶硅栅电极的高性能电路及其制造方法
CN1738049A (zh) 微电子元件及其制造方法
TW201911574A (zh) 半導體裝置及其製造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1249795C (zh) 半导体装置的制造方法
CN1826696A (zh) 在半导体器件中改变载流子迁移率以达到整体设计目标
JP2022025047A (ja) ナノシート型デバイスの改良されたスペーサ構造
CN1622310A (zh) 具有沟道隔离结构的半导体装置及其制造方法
CN1320653C (zh) 半导体集成电路器件
CN1278407C (zh) 生产半导体器件的方法
US12057488B2 (en) Methods of reducing capacitance in field-effect transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant