CN105097473A - 一种双金属栅极的形成方法 - Google Patents

一种双金属栅极的形成方法 Download PDF

Info

Publication number
CN105097473A
CN105097473A CN201510626743.4A CN201510626743A CN105097473A CN 105097473 A CN105097473 A CN 105097473A CN 201510626743 A CN201510626743 A CN 201510626743A CN 105097473 A CN105097473 A CN 105097473A
Authority
CN
China
Prior art keywords
metal
grid
silicon chip
grid groove
organic substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510626743.4A
Other languages
English (en)
Inventor
林宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510626743.4A priority Critical patent/CN105097473A/zh
Publication of CN105097473A publication Critical patent/CN105097473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双金属栅极的形成方法，属于半导体制造技术领域，本发明同时对第一多晶硅栅极以及第二多晶硅栅极进行去除工艺，接着同时在第一栅极沟槽以及第二栅极沟槽内进行高介电常数介质层的沉积工艺，从而保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用有机物填充技术将第二栅极沟槽填满并保护起来，并完成第一栅极沟槽的金属电极工艺，再将第二栅极沟槽内的有机物去除，并完成第二栅极沟槽的金属电极工艺，其工艺集成难度较低，且对栅极形貌和高介电常数介质层的负面影响较小。本发明对现有的双金属栅极的形成工艺进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，同时容易实现量产。

Description

一种双金属栅极的形成方法
技术领域
本发明属于半导体制造技术领域，涉及一种双金属栅极的形成方法。
背景技术
半个多世纪以来，集成电路(IC)制造技术一直遵循着摩尔定律，实现集成密度每1.5年翻一番，相应地，金属-氧化物-半导体场效应管(MOSFET)的尺寸持续缩小，且栅极氧化层的厚度也不断减薄。然而进入45nm技术节点，传统的SiO2栅极氧化层的厚度已接近物理极限，出现严重的可靠性问题，业界开始采用SiON代替SiO2，将传统的栅极结构延续至32nm技术代。但进入28nn技术节点，SiON栅极氧化层已无法满足高性能器件要求，只能应用于一些低端的低功耗器件。为了维持摩尔定律，在28nm及以下的技术代，业界普遍采用高介电常数介质(High-k)材料，它拥有高的介电常数，同时具有类似SiO2的优越性能。新材料的引入总会带来一定风险，High-k材料与传统栅电极材料(多晶硅)并不兼容，采用金属代替多晶硅作为栅电极可进一步提高器件性能。HKMG(high-k绝缘层+金属栅极)技术有效支持CMOS技术向28nm及以下技术代前进。
实现HKMG结构主要有两大技术阵营，即前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。前栅极工艺先沉积高介电常数介质和金属电极，再进行源/漏区离子注入和随后的高温激活工艺，与传统CMOS集成方案一致，但高温工艺会引起金属电极的有效功函数改变，增加控制阈值电压的难度；而后栅极工艺先完成源/漏区高温工艺再沉积金属电极，可以有效控制阈值电压，但其引入了牺牲栅电极技术，工艺集成过于复杂，成本太高。
为了满足高性能器件的技术要求，与传统CMOS工艺一致的前栅极工艺采用了较为复杂的覆盖层(Cappinglayer)技术，同时在钽合金电极基础上采用注入参杂技术来调节有效功函数，这些技术的引入不仅增加了工艺集成难度和工艺成本，而且仍无法满足器件进一步缩小后对阈值电压的要求。前栅极工艺可作为32nm至28nm技术代的过渡技术，但不具备进一步技术延伸的能力。
后栅极工艺类似大马士革技术，先完成了所有前道器件工艺；再沉积金属前介质；然后采用化学机械抛光工艺使多晶硅栅极暴露出来，采用刻蚀工艺将多晶硅去除；接着进行高介电常数介质和金属电极的沉积工艺；最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术方案避开了高温激活工艺，栅电极的功函数由金属材料及其沉积工艺决定，可以分别对PMOS和NMOS采用不同的金属电极，获得最佳的阈值电压控制。采用后栅极工艺制造的芯片，功耗更低、漏电更少，高频运行状态也更稳定，因此，业界已经公认后栅极技术方案具备可持续应用潜力，满足28nm及以下技术代、甚至新器件结构FinFET的技术要求。
双金属电极的形成工艺是后栅极工艺中的难点之一，专利号为US201414325787的美国专利提出了两种类的工艺集成方案：
第一类工艺集成方案采用金属反刻蚀技术，在已经暴露出多晶硅栅极的前道硅片上，采用刻蚀工艺将多晶硅去除；沉积一层高介电常数介质；再沉积第一种金属电极，采用光刻、刻蚀工艺将除第一栅极区外的其他区域的金属去除；然后沉积第二种金属电极；并采用填充金属填满栅极沟槽；最后采用化学机械抛光将表面的金属全部去除，形成分离的第一栅极区和第二栅极区。该技术方案的金属反刻蚀技术较难控制，刻蚀量不够会形成金属残留，影响第二栅极区的有效功函数，刻蚀量过多容易对High-k介质造成损伤，引起可靠性问题。此外，第一栅极区的金属膜层更加复杂，金属填充工艺窗口相对更小，工艺可控性更差。
第二类工艺集成方案采用光刻胶保护技术，在已经暴露出多晶硅栅极的前道硅片上，采用光刻胶将第二栅极区保护，采用刻蚀工艺将第一栅极区的多晶硅去除；沉积一层高介电常数介质和第一种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第一栅极区；然后采用刻蚀工艺将第二栅极区的多晶硅去除，沉积一层高介电常数介质和第二种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第二栅极区。该技术方案的工艺集成难度降低，但工艺步骤增多，成本较高，不利于产业化大生产。
综上所述，本领域技术人员亟需提供一种双金属栅极的形成方法，对上述第二类工艺集成方案进行优化，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。
发明内容
本发明所要解决的技术问题是提供一种双金属栅极的形成方法，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。
为了解决上述技术问题，本发明提供了一种双金属栅极的形成方法，包括以下步骤：
步骤S01、提供一个已完成前道工艺集成的硅片，将金属前介质层减薄，直至暴露出第一多晶硅栅极以及第二多晶硅栅极；
步骤S02、去除第一多晶硅栅极、第二多晶硅栅极以及其下方的栅极氧化层，形成第一栅极沟槽以及第二栅极沟槽；
步骤S03、在硅片表面沉积一均匀厚度的高介电常数介质层，并将有机物填充至第一栅极沟槽以及第二栅极沟槽内，直至硅片表面覆盖有机物；
步骤S04、去除硅片表面以及第一栅极沟槽内的有机物，并保留第二栅极沟槽内的有机物；
步骤S05、在硅片表面沉积第一金属电极层，然后采用第一金属填充物填充至第一栅极沟槽内并覆盖硅片表面；
步骤S06、将硅片表面覆盖的第一金属填充物以及第一金属电极层去除，直至暴露出第二栅极沟槽内填充的有机物；
步骤S07、去除第二栅极沟槽内填充的有机物，在硅片表面沉积第二金属电极层，然后采用第二金属填充物填充至第二栅极沟槽内并覆盖硅片表面；
步骤S08、去除硅片表面的第二金属填充物以及第二金属电极层，直至暴露第一金属栅极以及第二金属栅极。
优选的，所述步骤S01中，所述硅片具有NMOS晶体管和PMOS晶体管，所述NMOS晶体管为第一栅极区，具有第一多晶硅栅极，所述PMOS晶体管为第二栅极区，具有第二多晶硅栅极。
优选的，所述步骤S02中，采用干法刻蚀工艺去除第一多晶硅栅极以及第二多晶硅栅极，然后采用湿法刻蚀工艺去除所述栅极氧化层。
优选的，所述步骤S03中，所述高介电常数介质层形成后，在其表面继续沉积一金属保护层。
优选的，所述步骤S03中，所述有机物为含有C、H、O元素的聚合物，具有可流动性。
优选的，所述步骤S03中，采用旋涂工艺在硅片表面涂布一层均匀的有机物，以使所述有机物流入第一栅极沟槽和第二栅极沟槽内并将其填满。
优选的，所述步骤S04中，采用湿法刻蚀工艺或干法刻蚀工艺去除硅片表面以及第一栅极沟槽内的有机物；所述步骤S07中，采用湿法刻蚀工艺去除第二栅极沟槽内的有机物。
优选的，所述步骤S05中，第一金属电极层的材质为功函数接近导带的单质金属、合金或多种金属复合层；所述步骤S07中，第二金属电极层的材质为功函数接近价带的单质金属、合金或多种金属复合层。
优选的，采用磁控溅射工艺或原子层沉积工艺沉积所述第一金属电极层以及第二金属电极层。
优选的，所述步骤S05中第一金属填充物以及步骤S07中第二金属填充物的材料为W或Al。
与现有的方案相比，本发明提供了一种双金属栅极的形成方法，同时对第一多晶硅栅极以及第二多晶硅栅极进行去除工艺，接着同时在第一栅极沟槽以及第二栅极沟槽内进行高介电常数介质层的沉积工艺，从而保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用有机物填充技术将第二栅极沟槽填满并保护起来，并完成第一栅极沟槽的金属电极工艺，再将第二栅极沟槽内的有机物去除，并完成第二栅极沟槽的金属电极工艺，其工艺集成难度较低，且对栅极形貌和高介电常数介质层的负面影响较小。本发明对现有的双金属栅极的形成工艺进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，同时容易实现量产。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明中双金属栅极的形成方法的流程示意图；
图2a-2j是本发明第一实施例的双金属栅极结构形成的剖面示意图；
图3a-3j是本发明第二实施例的双金属栅极结构形成的剖面示意图。
附图标记为：
10、硅片；20、第一多晶硅栅极；30、第二多晶硅栅极；40、栅极氧化层；50、高介电常数介质层；60、有机物；70、第一金属电极层；80、第一金属填充物；90、第二金属电极层；100、第二金属填充物；110、金属保护层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图对本发明的双金属栅极的形成方法进行详细说明。图1是本发明中双金属栅极的形成方法的流程示意图；图2a-2j是本发明第一实施例的双金属栅极结构形成的剖面示意图；图3a-3j是本发明第二实施例的双金属栅极结构形成的剖面示意图。
如图1所示,本发明提供了一种双金属栅极的形成方法，包括以下步骤：
步骤S01、提供一个已完成前道工艺集成的硅片10，将金属前介质层减薄，直至暴露出第一多晶硅栅极20以及第二多晶硅栅极30；
步骤S02、去除第一多晶硅栅极20、第二多晶硅栅极30以及其下方的栅极氧化层40，形成第一栅极沟槽以及第二栅极沟槽；
步骤S03、在硅片10表面沉积一均匀厚度的高介电常数介质层50，并将有机物60填充至第一栅极沟槽以及第二栅极沟槽内，直至硅片10表面覆盖有机物60；
步骤S04、去除硅片10表面以及第一栅极沟槽内的有机物，并保留第二栅极沟槽内的有机物；
步骤S05、在硅片10表面沉积第一金属电极层70，然后采用第一金属填充物80填充至第一栅极沟槽内并覆盖硅片10表面；
步骤S06、将硅片10表面覆盖的第一金属填充物80以及第一金属电极层70去除，直至暴露出第二栅极沟槽内填充的有机物60；
步骤S07、去除第二栅极沟槽内填充的有机物60，在硅片10表面沉积第二金属电极层90，然后采用第二金属填充物100填充至第二栅极沟槽内并覆盖硅片10表面；
步骤S08、去除硅片10表面的第二金属填充物100以及第二金属电极层90，直至暴露第一金属栅极以及第二金属栅极。
接下来通过两个实施例详细介绍双金属栅极的形成方法：
实施例一
图2a是步骤S01的示意图，提供一个已完成前道工艺集成的硅片10，在完成金属前介质层沉积工艺后，将金属前介质层减薄，直到露出第一多晶硅栅极20以及第二多晶硅栅极30。具体的，硅片具有NMOS晶体管和PMOS晶体管，NMOS晶体管为第一栅极区，具有第一多晶硅栅极20，PMOS晶体管为第二栅极区，具有第二多晶硅栅极30。
值得说明的是，本实施例可以先做NMOS晶体管后做PMOS晶体管，也可选择PMOS晶体管作为第一栅极区，NMOS晶体管作为第二栅极区，即先做PMOS晶体管后做NMOS晶体管。
在一个已完成前道工艺集成的硅片上，根据标准CMOS工艺流程，可认为前道工艺集成的结点是金属前介质沉积工艺及其平坦化工艺。金属前介质层一般为参杂的SiO2介质，可采用台阶覆盖能力较好的化学气相沉积工艺来制备金属前介质层，将整个第一多晶硅栅极20以及第二多晶硅栅极30覆盖，并达到一定高度，为后续化学机械抛光(CMP)工艺提供工艺窗口。接着，采用化学机械抛光工艺将金属前介质层平坦化，并减薄金属前介质层，直至暴露出第一多晶硅栅极20以及第二多晶硅栅极30的上表面。
图2b是步骤S02的示意图，将第一多晶硅栅极20以及第二多晶硅栅极30去除，并将其下方的栅极氧化层40清除。标准CMOS工艺中的第一多晶硅栅极20以及第二多晶硅栅极30一般为参杂的多晶硅，可采用干法刻蚀工艺去除，一般为含氯的刻蚀气体；然后采用湿法刻蚀工艺将刻蚀残留物和栅极氧化层40清除，一般可选择稀释的氢氟酸为刻蚀溶液，但对于极小尺寸的沟槽结构，湿法溶剂的扩散能力有限，较难实现极小沟槽内的彻底清除，可采用气态氢氟酸代替溶剂来完成极小尺寸沟槽的湿法刻蚀工艺。
图2c和2d是步骤S03的示意图，图2c中先沉积一层高介电常数介质层50，作为新的栅极氧化层。高介电常数介质层50的材质一般为HfO2或其它组分的金属氧化物。作为栅极氧化层，高介电常数介质层50的厚度非常薄，仅有几个纳米，这就要求薄膜沉积技术不追求高的沉积速率，但具有非常高的成膜质量。因此，优选采用原子层沉积工艺(ALD)来制备超薄的高介电常数介质层50。
图2d将具有填充能力的有机物60填入第一栅极沟槽以及第二栅极沟槽内，直至硅片10表面的有机物60平整。填充有机物60优选为含C、H、O元素的聚合物，具有可流动性，能够填入极小尺寸的图形结构内，既能被湿法刻蚀工艺去除，如3％的TMAH显影液，也能被干法刻蚀工艺去除，如含O2的刻蚀气体。填充有机物60与光刻胶类似，可采用旋涂工艺覆盖在硅片表面，由于重力作用，有机物60会渗入极小沟槽内，并填满整个第一栅极沟槽以及第二栅极沟槽，同时获得平整的表面。
图2e是步骤S04的示意图，将第一栅极沟槽和硅片表面的有机物去除，仅保留第二栅极沟槽的有机物。具体步骤为先在硅片表面旋涂一层光刻胶，然后曝光、显影出第一栅极沟槽，由于填充的有机物可以被TMAH显影液去除，只需要增加显影时间即可完成第一栅极沟槽内有机物的刻蚀工艺步骤。再采用低功率的去胶工艺将光刻胶和硅片表面的填充的有机物去除，去胶工艺可采用含O2刻蚀气体，刻蚀功率控制在50W以内，来降低对填充的有机物的刻蚀速率和对第一栅极沟槽的物理损伤，在保证硅片表面的有机物被清除的前提下，通过控制刻蚀时间来决定第二栅极沟槽内的过刻蚀量。
图2f是步骤S05的示意图，沉积第一金属电极层70，并采用第一金属填充物80填充至第一栅极沟槽内并覆盖硅片10表面。根据第一栅极的器件类型，选择对应功函数的金属进行薄膜沉积。对于NMOS管，第一金属电极层70的材质优选为单质金属、合金或多种金属复合层，例如Ti、Al、Ta(N)、TaC、Hf、Zr等；对于PMOS管，第二金属电极层90优选为功函数接近导带的单质金属、合金或多种金属复合层，例如TiN、RuTa、Ni等。第一金属电极层70的沉积工艺可选择磁控溅射(PVD)工艺或原子层沉积(ALD)工艺。第一金属填充物80以及第二金属填充物100一般可优选W或Al。
具体的，金属W的填充工艺优选为化学气相沉积(CVD)技术，需要先采用PVD工艺沉积一层连续的Ti/TiN黏附层和阻挡层，再进行W的CVD填充工艺，并达到一定的金属厚度，一般控制在250纳米以内。金属Al的填充工艺可选择物理气相沉积(PVD)技术或化学气相沉积(CVD)技术，在采用PVD工艺沉积一层连续的Ti/TiN黏附层和阻挡层的基础上，Al的PVD填充工艺是先采用低温的磁控溅射工艺沉积一层较薄的Al籽晶层，工艺温度一般控制在100℃以内，再采用高温回流的溅射工艺将Al填入栅极沟槽，工艺温度一般控制在450℃以上，达到最终的金属厚度，一般控制在250纳米以内。
图2g是步骤S06的示意图，将硅片10表面覆盖的第一金属填充物80以及第一金属电极层70去除，直到露出第二栅极沟槽内填充的有机物60。硅片表面的第一金属填充物80以及第一金属电极层70从上至下依次为填充金属Al或W、黏附层和阻挡层Ti/TiN以及第一金属电极层，还可能包含很薄的阻挡层，如TaN。根据填充金属的种类，选择恰当的研磨液，采用化学机械抛光(CMP)工艺先将硅片表面的填充金属Al或W减薄并到达阻挡层Ti/TiN的表面，再改变研磨液分别将阻挡层和栅极金属抛光掉，直到暴露出金属前介质和第二栅极沟槽内的有机物。由于步骤S04对第二栅极沟槽内的有机物存在一定的过刻蚀量，需要调节化学机械抛光工艺的最后一步抛光工艺时间来确保第二栅极沟槽内的有机物充分暴露出来。
图2h和图2i是步骤S07的示意图，图2h将第二栅极沟槽内填充的有机物60去除。采用湿法刻蚀工艺将第二栅极区的填充有机物60清除，如TMAH显影液或其它湿法去胶方法。
图2i在硅片10表面沉积第二金属电极层90，并采用第二金属填充物100将第二栅极沟槽填满；根据第二栅极的器件类型，选择对应功函数的金属进行薄膜沉积，对于NMOS管，第一金属电极层70的材质优选为Ti、Al、Ta(N)、TaC、Hf、Zr等；对于PMOS管，第二金属电极层90优选为TiN、RuTa、Ni等。第一金属电极层70以及第二金属电极层90的沉积工艺可选择磁控溅射(PVD)工艺或原子层沉积(ALD)工艺。第一金属填充物80以及第二金属填充物100一般可选择W或Al。该工艺步骤与步骤S05中的金属填充工艺类似，这里不作赘述。采用化学气相沉积(CVD)技术完成第一金属填充物80以及第二金属填充物100的填充工艺，并达到一定的金属厚度，一般控制在250纳米以内。
图2j是步骤S08的示意图，将硅片10表面的第二金属填充物100以及第二金属电极层90去除，直到露出第一金属栅极以及第二金属栅极。该工艺步骤与步骤S06类似，这里不作赘述。
实施例二
图3a-3j是本发明第二实施例的双金属栅极结构形成的剖面示意图，由于实施例二的部分工艺步骤与实施例一相似，重复部分不做赘述。
图3c在步骤S03中，在高介电常数介质层50形成后，在其表面继续沉积一金属保护层110，采用原子层沉积工艺(ALD)来沉积一层高介电常数介质层50，一般为几纳米，再采用原子层沉积工艺沉积一层金属保护层110，可优选TiN、TaN等金属氮化物，金属保护层110的厚度控制在2纳米以内，降低其对有效功函数的影响。金属保护层110能有效隔绝所述的有机物的填充、刻蚀、清洗等工艺步骤对高介电常数介质的影响，提高器件可靠性，有利于本发明的实际生产应用。
综上所述，本发明提供了一种双金属栅极的形成方法，同时对第一多晶硅栅极20以及第二多晶硅栅极30进行去除工艺，接着同时在第一栅极沟槽以及第二栅极沟槽内进行高介电常数介质层50的沉积工艺，从而保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用有机物60填充技术将第二栅极沟槽填满并保护起来，并完成第一栅极沟槽的金属电极工艺，再将第二栅极沟槽内的有机物去除，并完成第二栅极沟槽的金属电极工艺，其工艺集成难度较低，且对栅极形貌和高介电常数介质层的负面影响较小。本发明对现有的双金属栅极的形成工艺进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，同时容易实现量产。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种双金属栅极的形成方法，其特征在于，包括以下步骤：
步骤S01、提供一个已完成前道工艺集成的硅片，将金属前介质层减薄，直至暴露出第一多晶硅栅极以及第二多晶硅栅极；
步骤S02、去除第一多晶硅栅极、第二多晶硅栅极以及其下方的栅极氧化层，形成第一栅极沟槽以及第二栅极沟槽；
步骤S03、在硅片表面沉积一均匀厚度的高介电常数介质层，并将有机物填充至第一栅极沟槽以及第二栅极沟槽内，直至硅片表面覆盖有机物；
步骤S04、去除硅片表面以及第一栅极沟槽内的有机物，并保留第二栅极沟槽内的有机物；
步骤S05、在硅片表面沉积第一金属电极层，然后采用第一金属填充物填充至第一栅极沟槽内并覆盖硅片表面；
步骤S06、将硅片表面覆盖的第一金属填充物以及第一金属电极层去除，直至暴露出第二栅极沟槽内填充的有机物；
步骤S07、去除第二栅极沟槽内填充的有机物，在硅片表面沉积第二金属电极层，然后采用第二金属填充物填充至第二栅极沟槽内并覆盖硅片表面；
步骤S08、去除硅片表面的第二金属填充物以及第二金属电极层，直至暴露第一金属栅极以及第二金属栅极。
2.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S01中，所述硅片具有NMOS晶体管和PMOS晶体管，所述NMOS晶体管为第一栅极区，具有第一多晶硅栅极，所述PMOS晶体管为第二栅极区，具有第二多晶硅栅极。
3.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S02中，采用干法刻蚀工艺去除第一多晶硅栅极以及第二多晶硅栅极，然后采用湿法刻蚀工艺去除所述栅极氧化层。
4.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S03中，所述高介电常数介质层形成后，在其表面继续沉积一金属保护层。
5.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S03中，所述有机物为含有C、H、O元素的聚合物，具有可流动性。
6.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S03中，采用旋涂工艺在硅片表面涂布一层均匀的有机物，以使所述有机物流入第一栅极沟槽和第二栅极沟槽内并将其填满。
7.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S04中，采用湿法刻蚀工艺或干法刻蚀工艺去除硅片表面以及第一栅极沟槽内的有机物；所述步骤S07中，采用湿法刻蚀工艺去除第二栅极沟槽内的有机物。
8.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S05中，第一金属电极层的材质为功函数接近导带的单质金属、合金或多种金属复合层；所述步骤S07中，第二金属电极层的材质为功函数接近价带的单质金属、合金或多种金属复合层。
9.根据权利要求8所述的双金属栅极的形成方法，其特征在于，采用磁控溅射工艺或原子层沉积工艺沉积所述第一金属电极层以及第二金属电极层。
10.根据权利要求1所述的双金属栅极的形成方法，其特征在于，所述步骤S05中第一金属填充物以及步骤S07中第二金属填充物的材料为W或Al。
CN201510626743.4A 2015-09-28 2015-09-28 一种双金属栅极的形成方法 Pending CN105097473A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510626743.4A CN105097473A (zh) 2015-09-28 2015-09-28 一种双金属栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510626743.4A CN105097473A (zh) 2015-09-28 2015-09-28 一种双金属栅极的形成方法

Publications (1)

Publication Number Publication Date
CN105097473A true CN105097473A (zh) 2015-11-25

Family

ID=54577640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510626743.4A Pending CN105097473A (zh) 2015-09-28 2015-09-28 一种双金属栅极的形成方法

Country Status (1)

Country Link
CN (1) CN105097473A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655247A (zh) * 2016-03-31 2016-06-08 上海集成电路研发中心有限公司 一种双金属栅极的制备方法
CN111293118A (zh) * 2018-12-10 2020-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881590A (zh) * 2005-06-13 2006-12-20 索尼株式会社 半导体器件和半导体器件的制造方法
CN1947243A (zh) * 2004-04-28 2007-04-11 先进微装置公司 具有可调栅极功函数的双金属cmos晶体管以及其制法
CN101673765A (zh) * 2008-09-12 2010-03-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102983098A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 后栅工艺中电极和连线的制造方法
CN103000572A (zh) * 2011-09-15 2013-03-27 台湾积体电路制造股份有限公司 高k金属栅极器件的接触件
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
CN103187298A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 金属栅极场效应晶体管及其制作方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947243A (zh) * 2004-04-28 2007-04-11 先进微装置公司 具有可调栅极功函数的双金属cmos晶体管以及其制法
CN1881590A (zh) * 2005-06-13 2006-12-20 索尼株式会社 半导体器件和半导体器件的制造方法
CN101673765A (zh) * 2008-09-12 2010-03-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102983098A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 后栅工艺中电极和连线的制造方法
CN103000572A (zh) * 2011-09-15 2013-03-27 台湾积体电路制造股份有限公司 高k金属栅极器件的接触件
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
CN103187298A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 金属栅极场效应晶体管及其制作方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655247A (zh) * 2016-03-31 2016-06-08 上海集成电路研发中心有限公司 一种双金属栅极的制备方法
CN105655247B (zh) * 2016-03-31 2019-02-05 上海集成电路研发中心有限公司 一种双金属栅极的制备方法
CN111293118A (zh) * 2018-12-10 2020-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111293118B (zh) * 2018-12-10 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10770356B2 (en) Contact structure and method of fabricating the same
KR100838851B1 (ko) 반도체 장치 제조 방법
US9576952B2 (en) Integrated circuits with varying gate structures and fabrication methods
US9041118B2 (en) Replacement metal gate structure for CMOS device
US8153498B2 (en) Downsize polysilicon height for polysilicon resistor integration of replacement gate process
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
TWI690985B (zh) 閘極電極結構中的負電容匹配及其製造方法
US8716785B2 (en) Method and system for metal gate formation with wider metal gate fill margin
US10319731B2 (en) Integrated circuit structure having VFET and embedded memory structure and method of forming same
US11923411B2 (en) Integrated chip and method of forming thereof
CN104900520B (zh) 半导体器件的形成方法
US20140312412A1 (en) Self aligned embedded gate carbon transistors
CN103000575A (zh) 一种铜互连结构及其形成方法
CN108807177B (zh) 半导体器件及其形成方法
CN105097473A (zh) 一种双金属栅极的形成方法
TWI508296B (zh) 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
CN107369621A (zh) 鳍式场效应晶体管及其形成方法
CN113380899B (zh) 半导体结构、晶体管和形成晶体管器件的方法
CN105702738B (zh) 具有负电容的FinFET及其制造方法及电子设备
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
JP5534407B2 (ja) 金属電極を有する半導体素子の形成、及び半導体素子の構造
CN105655247B (zh) 一种双金属栅极的制备方法
CN106504983B (zh) 半导体器件制造方法
TWI803171B (zh) 半導體結構及其製備方法
CN107785323B (zh) 金属栅极的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication