CN105655247B - 一种双金属栅极的制备方法 - Google Patents

一种双金属栅极的制备方法 Download PDF

Info

Publication number
CN105655247B
CN105655247B CN201610195267.XA CN201610195267A CN105655247B CN 105655247 B CN105655247 B CN 105655247B CN 201610195267 A CN201610195267 A CN 201610195267A CN 105655247 B CN105655247 B CN 105655247B
Authority
CN
China
Prior art keywords
metal
grid
layer
polar region
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610195267.XA
Other languages
English (en)
Other versions
CN105655247A (zh
Inventor
林宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201610195267.XA priority Critical patent/CN105655247B/zh
Publication of CN105655247A publication Critical patent/CN105655247A/zh
Application granted granted Critical
Publication of CN105655247B publication Critical patent/CN105655247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种双金属栅的制备方法，在第一栅极区和第二栅极区同时完成多晶硅的去除工艺、高介电常数介质的沉积工艺和金属覆盖层的沉积工艺，减少了重复的工艺步骤，而且保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用空气隙技术沉积一层介质薄膜将第二栅极沟槽保护起来，并完成第一栅极区的金属电极工艺；再将第二栅极区的沉积介质去除，并且完成第二栅极区的金属电极工艺；该技术方案金属填充工艺窗口较大，且对栅极形貌、高K介质和金属的负面影响很小。本发明对现有的双金属栅极集成方案进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，容易实现量产。

Description

一种双金属栅极的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种双金属栅极的制备方法。
背景技术
摩尔定律长期以来一直推动着集成电路(IC)制造技术快速前进，实现集成密度每1.5年翻一番。相应地，金属-氧化物-半导体场效应管(MOSFET)的尺寸持续缩小，且栅极氧化层的厚度也不断减薄。进入45nm技术节点，传统的SiO2栅极氧化层的厚度已接近物理极限，出现严重的可靠性问题，业界开始采用SiON代替SiO2，将传统的栅极结构延续至32nm技术代。但进入28nn技术节点，SiON栅极氧化层已无法满足高性能器件要求，只能应用于一些低端的低功耗器件。为了维持摩尔定律，在28nm及以下的技术代，业界普遍采用高介电常数介质(High-k)材料，它拥有高的介电常数，同时具有类似SiO2的优越性能。新材料的引入总会带来一定风险，High-k材料与传统栅电极材料(多晶硅)并不兼容，采用金属代替多晶硅作为栅电极可进一步提高器件性能。高介电常数介质/金属栅极技术有效支持CMOS技术向28nm及以下技术代前进。
高介电常数介质/金属栅极技术主要有两大技术阵营，即前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。前栅极工艺先沉积高介电常数介质和金属电极，再进行源/漏区离子注入和随后的高温激活工艺，与传统CMOS集成方案一致，但高温工艺会引起金属电极的有效功函数改变，增加控制阈值电压的难度；而后栅极工艺先完成源/漏区高温工艺再沉积金属电极，可以有效控制阈值电压，但其引入了牺牲栅电极技术，工艺集成过于复杂，成本太高。
为了满足高性能器件的技术要求，与传统CMOS工艺一致的前栅极工艺采用了较为复杂的覆盖层(Capping layer)技术，同时在钽合金电极基础上采用注入参杂技术来调节有效功函数，这些技术的引入不仅增加了工艺集成难度和工艺成本，而且仍无法满足器件进一步缩小后对阈值电压的要求。前栅极工艺可作为32nm至28nm技术代的过渡技术，但不具备进一步技术延伸的能力。
后栅极工艺类似大马士革技术，先完成了所有前道器件工艺；再沉积金属前介质；然后采用化学机械抛光工艺使多晶硅栅极暴露出来，采用刻蚀工艺将多晶硅去除；接着进行高介电常数介质和金属电极的沉积工艺；最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术方案避开了高温激活工艺，栅电极的功函数由金属材料及其沉积工艺决定，可以分别对PMOS和NMOS采用不同的金属电极，获得最佳的阈值电压控制。采用后栅极工艺制造的芯片，功耗更低、漏电更少，高频运行状态也更稳定，因此，业界已经公认后栅极技术方案具备可持续应用潜力，满足28nm及以下技术代、甚至新器件结构FinFET的技术要求。
双金属电极的形成工艺是后栅极工艺中的难点之一，其主流技术方案有两种工艺集成方案。第一类工艺集成方案采用金属反刻蚀技术，在已经暴露出多晶硅栅极的前道硅片上，采用刻蚀工艺将多晶硅去除；沉积一层高介电常数介质；再沉积第一种金属电极，采用光刻、刻蚀工艺将除第一栅极区外的其他区域的金属去除；然后沉积第二种金属电极；并采用填充金属填满栅极沟槽；最后采用化学机械抛光将表面的金属全部去除，形成分离的第一栅极区和第二栅极区。该技术方案的金属反刻蚀技术较难控制，刻蚀量不够会形成金属残留，影响第二栅极区的有效功函数，刻蚀量过多容易对High-k介质造成损伤，引起可靠性问题。此外，第一栅极区的金属膜层更加复杂，金属填充工艺窗口相对更小，工艺可控性更差。第二类工艺集成方案采用光刻胶保护技术，在已经暴露出多晶硅栅极的前道硅片上，采用光刻胶将第二栅极区保护，采用刻蚀工艺将第一栅极区的多晶硅去除；沉积一层高介电常数介质和第一种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第一栅极区；然后采用刻蚀工艺将第二栅极区的多晶硅去除，沉积一层高介电常数介质和第二种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第二栅极区。该技术方案的工艺集成难度降低，但工艺步骤增多，成本较高，不利于产业化大生产。
因此，急需一种双金属栅的制备方法，不仅工艺简单，集成难度低，而且有利于量产应用。
发明内容
为了克服以上问题，本发明旨在提供一种工艺简单的双金属栅的制备方法。
为了达到上述目的，本发明提供了一种双金属栅的制备方法，其包括：
步骤01：提供已经完成前道工艺集成的硅衬底；硅衬底包括具有第一栅极的第一栅极区和具有第二栅极的第二栅极区、以及覆盖于整个硅片上的金属前介质层；
步骤02：减薄所述金属前介质层，直至暴露出所述第一栅极和所述第二栅极的表面；
步骤03：刻蚀去除所述第一栅极和所述第二栅极，在所述第一栅极和所述第二栅极的位置分别形成第一沟槽和第二沟槽；
步骤04：在完成所述步骤03的硅衬底上依次沉积高K介质层和金属覆盖层；
步骤05：在完成所述步骤04的硅衬底上覆盖一层介质薄膜，所述介质薄膜将所述第一沟槽和所述第二沟槽顶部封住，从而在所述第一沟槽内和所述第二沟槽内形成空气隙；
步骤06：去除位于所述第一栅极区的介质薄膜，并且保留所述第二栅极区的介质薄膜；
步骤07：在完成所述步骤06的所述硅衬底上依次沉积第一金属电极层和第一填充金属；其中，所述第一填充金属将所述第一沟槽填满；
步骤08：研磨所述第一填充金属和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，保留所述第二沟槽内的空气隙；
步骤09：去除位于所述第二栅极区的介质薄膜；
步骤10：在完成所述步骤09的硅衬底上依次沉积第二金属电极层和第二填充金属；其中，所述第二填充金属将所述第二沟槽填满；
步骤11：采用平坦化工艺研磨所述第二填充金属、所述第一填充金属、所述第二金属电极层、所述第一金属电极层、所述金属覆盖层和所述高K介质层，从而在所述第一沟槽区域形成第一金属栅极，在所述第二沟槽区域形成第二金属栅极，且所述第一金属栅极的顶部与所述第二金属栅极的顶部齐平。
优选地，所述步骤02中，采用化学机械抛光工艺来减薄所述金属前介质层。
优选地，所述第一栅极和所述第二栅极均具有多晶硅电极和位于所述多晶硅电极底部的栅氧层；所述步骤03中，首先，采用干法刻蚀工艺去除所述第一栅极的多晶硅电极和所述第二栅极的多晶硅电极；然后，采用湿法刻蚀工艺将刻蚀残留物和所述栅氧层去除。
优选地，所述湿法刻蚀工艺中，采用气态氢氟酸作为刻蚀剂。
优选地，所述步骤04中，采用原子层沉积工艺来制备所述高K介质层；所述高K介质层的厚度大于零且不大于10nm；采用原子层沉积工艺来制备所述金属覆盖层；
优选地，所述步骤05中，采用等离子增强化学气相沉积工艺来沉积所述介质薄膜，所采用的温度为300～400℃，射频偏压功率为300～1500W，沉积速率为10～1000nm/min。
优选地，所述步骤06中，包括：首先，在所述硅衬底上涂覆光刻胶，经光刻工艺，在光刻胶中暴露出所述第一栅极区，并且保留所述第二栅极区的光刻胶；然后，采用干法刻蚀工艺将所述第一栅极区的所述介质薄膜去除；当所述介质薄膜的材料为SiO2时，采用不大于500W的刻蚀工艺以及采用含氟刻蚀气体来刻蚀所述介质薄膜，且停止于所述第一栅极区的所述金属覆盖层表面；最后，采用去胶工艺将剩余的光刻胶和所述硅衬底表面的残留有机物去除；所述去胶工艺采用O2刻蚀气体且刻蚀功率不大于50W。
优选地，所述第一金属电极层和所述第二金属电极层的沉积采用磁控溅射工艺或原子层沉积工艺；所述第一填充金属和所述第二填充金属的沉积采用化学气相沉积工艺或物理气相沉积工艺。
优选地，所述步骤07中，从所述第一金属电极层到所述第一填充金属之间依次具有第一粘附层和第一阻挡层，所述步骤08中，首先，采用化学机械抛光工艺将所述第一填充金属减薄至所述第一阻挡层；然后，改变研磨液分别研磨所述第一阻挡层和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，并且保留所述第二沟槽内的空气隙。
优选地，所述步骤10中，从所述第二金属电极层到所述第二填充金属之间依次具有第二粘附层和第二阻挡层，所述步骤11中，首先，采用化学机械抛光工艺将所述第二填充金属减薄至所述第二阻挡层；然后，改变研磨液分别研磨所述第二阻挡层、所述第二金属电极层、所述第一金属电极层、所述第一填充金属、所述金属覆盖层和所述高K介质层，直至暴露出所述金属前介质层的表面。
本发明的双金属栅的制备方法，在第一栅极区和第二栅极区同时完成多晶硅的去除工艺、高介电常数介质的沉积工艺和金属覆盖层的沉积工艺，减少了重复的工艺步骤，而且保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用空气隙技术沉积一层介质薄膜将第二栅极沟槽保护起来，并完成第一栅极区的金属电极工艺；再将第二栅极区的沉积介质去除，并且完成第二栅极区的金属电极工艺；该技术方案金属填充工艺窗口较大，且对栅极形貌、High-k介质和金属的负面影响很小。本发明对现有的双金属栅极集成方案进行了优化，减少工艺步骤，降低成本，且工艺集成难度较低，容易实现量产。
附图说明
图1为本发明的一个较佳实施例的双金属栅的制备方法的流程示意图
图2～12为本发明的一个较佳实施例的双金属栅的制备方法的各制备步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1～12和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，请参阅图1，一种双金属栅的制备方法，包括：
步骤01：提供已经完成前道工艺集成的硅衬底；硅衬底包括具有第一栅极的第一栅极区和具有第二栅极的第二栅极区、以及覆盖于整个硅片上的金属前介质层；
具体的，请参阅图2，一个已完成前道工艺集成的硅衬底00，根据标准CMOS工艺流程，可认为前道工艺集成的结点是金属前介质层沉积工艺。该硅衬底00包括用于形成NMOS的区域和用于形成PMOS的区域；NMOS区域为第一栅极区，其包括位于硅衬底00中的P型深阱区01、位于P型深阱区01表面的第一栅氧层06、位于第一栅氧层06上的第一栅极的多晶硅电极G1，在第一栅极的多晶硅电极G1两侧的栅极侧墙07，在第一栅极的多晶硅电极G1侧壁和两侧底部形成有介质层04，位于第一栅极的多晶硅电极G1两侧底部的P型深阱区01中的N型源漏区S1、D1；PMOS区域为第二栅极区，其包括位于硅衬底00中的N型深阱区02、位于N型深阱区02表面的第二栅氧层09、位于第二栅氧层09上的第二栅极的多晶硅电极G2，位于第二栅极的多晶硅电极G2两侧底部的N型深阱区02中的P型源漏区S2、D2，在第二栅极的多晶硅电极G1侧壁和两侧底部形成有介质层08，在P型源漏区S2、D2表面还形成有SiGe；在NMOS区域和PMOS区域之间采用浅沟槽隔离结构03隔离；这里第一栅极具有多晶硅电极G1和第一栅氧层06，第二栅极具有多晶硅电极G2和第二栅氧层09，金属前介质层05的材料一般为掺杂的SiO2介质层，可采用台阶覆盖能力较好的化学气相沉积工艺来制备金属前介质层05，覆盖住第一栅极区NMOS和第二栅极区PMOS的表面，且达到一定高度，为后续化学机械抛光(CMP)工艺提供工艺窗口。
步骤02：减薄金属前介质层，直至暴露出第一栅极和第二栅极的表面；
具体的，请参阅图3，采用化学机械抛光工艺将金属前介质层05平坦化，减薄金属前介质层05，直至暴露出第一栅极的多晶硅电极G1和第二栅极的多晶硅电极G2的表面；
步骤03：刻蚀去除第一栅极和第二栅极，在第一栅极和第二栅极的位置分别形成第一沟槽和第二沟槽；
具体的，请参阅图4，第一栅极的多晶硅电极G1底部和第二栅极的多晶硅电极G2底部分别具有第一栅氧层06和第二栅氧层09；在本步骤03中，首先，采用干法刻蚀工艺去除第一栅极的多晶硅电极G1和第二栅极的多晶硅电极G2；此时可以采用含氯的刻蚀气体；然后，采用湿法刻蚀工艺将刻蚀残留物以及第一栅氧层06和第二栅氧层09去除，从而在第一栅极和第二栅极的位置分别形成第一沟槽和第二沟槽；可选择稀释的氢氟酸为刻蚀溶液，但对于极小尺寸的第一沟槽和第二沟槽的结构，湿法刻蚀溶剂的扩散能力有限，较难实现极小沟槽内的彻底清除，可采用气态氢氟酸代替溶剂作为刻蚀剂来完成极小尺寸沟槽的湿法刻蚀工艺。
步骤04：在完成步骤03的硅衬底上依次沉积高K介质层和金属覆盖层；
具体的，请参阅图5，硅衬底00上依次沉积高K介质层10和金属覆盖层11，高K介质层10的材料和金属覆盖层11的材料应当相兼容，有利于提高载流子的迁移率；高K介质层10的材料可以为HfO2或其它组分的金属氧化物，作为栅极氧化层，高K介质层10的厚度非常薄，大于零且不大于10nm，可以仅有几个纳米，这就要求薄膜沉积技术不追求高的沉积速率，但具有非常高的成膜质量。因此，采用原子层沉积工艺(ALD)来制备超薄的高K介质层10；并且，采用原子层沉积工艺来制备金属覆盖层11，用来保护高K介质层10，防止在后续刻蚀工艺中受到直接轰击，金属覆盖层11的材料可以为TiN，这是因为TiN与HfO2的兼容性较好，且有利于提高载流子的迁移率。
步骤05：在完成步骤04的硅衬底上覆盖一层介质薄膜，介质薄膜将第一沟槽和第二沟槽顶部封住，从而在第一沟槽内和第二沟槽内形成空气隙；
具体的，请参阅图6，采用等离子增强化学气相沉积工艺(PECVD)来快速沉积一层介质薄膜12，以在第一沟槽内和第二沟槽内形成空气隙。介质薄膜12可以为含硅的氧化物或氮化物，比如SiO2。由于前道器件已经完成，不允许使用高温工艺，这里采用了PECVD技术来快速沉积介质薄膜12，所采用的温度为300～400℃，射频偏压功率为300～1500W，沉积速率为10～1000nm/min；为了有效形成空气隙，这里需要采用沉积速率较快的工艺条件，来增加第一沟槽和第二沟槽顶部的沉积速率，尽可能减少介质薄膜12进入第一沟槽和第二沟槽中，加快第一沟槽和第二沟槽的封口，最终形成空气隙。
步骤06：去除位于第一栅极区的介质薄膜，并且保留第二栅极区的介质薄膜；
具体的，请参阅图7，为完成步骤06之后的硅衬底结构；本步骤06可以包括：首先，在所硅衬底00上涂覆光刻胶，经光刻工艺包括曝光和显影，在光刻胶中暴露出第一栅极区NMOS，并且保留第二栅极区PMOS的光刻胶；然后，采用干法刻蚀工艺将第一栅极区NMOS的介质薄膜12去除，且尽可能降低刻蚀工艺对金属覆盖层11的刻蚀作用，当介质薄膜12的材料为SiO2时，采用不大于500W的刻蚀工艺以及采用含氟刻蚀气体如C4F8来刻蚀SiO2介质薄膜12，且停止于第一栅极区NMOS的金属覆盖层11表面，以降低对金属覆盖层11和高K介质层10的物理损伤；最后，采用去胶工艺将剩余的光刻胶和硅衬底00表面的残留填充有机物去除；去胶工艺采用O2刻蚀气体且刻蚀功率不大于50W，来降低对残留填充有机物的刻蚀速率以及降低对第一栅极区NMOS的物理损伤；
步骤07：在完成步骤06的硅衬底上依次沉积第一金属电极层和第一填充金属；其中，第一填充金属将第一沟槽填满；
具体的，请参阅图8，硅衬底00上依次沉积第一金属电极层13和第一填充金属14；其中，第一填充金属14将第一沟槽填满，第一填充金属14的沉积采用化学气相沉积工艺或物理气相沉积工艺；
本实施例中，从第一金属电极层13到第一填充金属14之间还依次具有第一阻挡层(未示出)和第一粘附层(未示出)；
根据第一栅极区的器件类型，选择对应功函数的金属进行薄膜沉积；这里，第一栅极区的器件类型为NMOS器件，第一金属电极层13可以为TiN、RuTa、Ni等，第一金属电极层13的沉积工艺可以选择磁控溅射(PVD)工艺或原子层沉积(ALD)工艺。第一填充金属14可以选择钨(W)或铝(Al)。金属W的填充工艺为化学气相沉积(CVD)技术，需要先采用PVD工艺沉积一层连续的Ti/TiN第一粘附层和第一阻挡层，再进行钨CVD填充工艺，并达到一定的金属厚度，一般金属钨控制在250纳米以内。金属Al的填充工艺可选择物理气相沉积(PVD)技术或化学气相沉积(CVD)技术，在采用PVD工艺沉积一层连续的Ti/TiN第一粘附层和第一阻挡层的基础上，铝PVD填充工艺是先采用低温的磁控溅射工艺沉积一层较薄的Al籽晶层，工艺温度一般控制在300℃以内，再采用高温回流的溅射工艺将Al填入第一沟槽，工艺温度一般控制在450℃以上，达到最终的金属厚度，一般金属铝控制在250纳米以内。
步骤08：研磨第一填充金属和第一金属电极层，并且停止于第二栅极区的介质薄膜，保留第二沟槽内的空气隙；
具体的，本实施例中，请再次参阅图8，硅衬底00上的金属膜层从上往下依次为第一填充金属14、第一粘附层(未示出)、第一阻挡层(未示出)、第一金属电极层13、金属覆盖层11和高K介质层10，还可能包含很薄的阻挡层，如TaN；首先，根据填充金属的种类，选择合适的研磨液，采用化学机械抛光工艺将第一填充金属14减薄至第一阻挡层表面；然后，改变研磨液分别研磨第一阻挡层和第一金属电极层13，并且停止于第二栅极区的介质薄膜12，保留第二沟槽内的空气隙；此时，第一栅极区的第一阻挡层保留，第二栅极区的第一填充金属14和第一阻挡层已经完全去除掉，形成如图9所示的结构；由于CMP工艺存在一定的过抛量，可以适当磨去第二栅极区的一部分的介质薄膜12，但不允许将第二栅极区的空气隙打开，那样会导致CMP工艺的研磨液进入第二沟槽并腐蚀金属覆盖层11；
步骤09：去除位于第二栅极区的介质薄膜；
具体的，请参阅图9，为完成步骤08之后的硅衬底结构；本步骤09可以采用光刻和刻蚀工艺来进行，也可以只采用干法刻蚀工艺来进行；因为介质薄膜12的刻蚀速率远远大于对金属材料的刻蚀速率；当仅采用刻蚀工艺将第二栅极区PMOS的介质薄膜12去除时，且当介质薄膜12的材料为SiO2时，需要提高介质和金属的刻蚀选择比，采用不大于500W的刻蚀工艺以及采用含氟量低的刻蚀气体组分如CH2F2来和O2来刻蚀SiO2介质薄膜12，且停止于第二栅极区PMOS的金属覆盖层11表面，以降低对金属覆盖层11和高K介质层10的物理损伤；
最后完成步骤09后的结构示意如图10所示；
步骤10：在完成步骤09的硅衬底上依次沉积第二金属电极层和第二填充金属；其中，第二填充金属将第二沟槽填满；
具体的，请参阅图11，硅衬底00上依次沉积第二金属电极层15和第二填充金属16；第二填充金属16的沉积采用化学气相沉积工艺或物理气相沉积工艺；
从第二金属电极层15到第二填充金属16之间依次具有第二阻挡层(未示出)和第二粘附层(未示出)；
根据第二栅极区的器件类型，选择对应功函数的金属进行薄膜沉积；这里，第二栅极区的器件类型为PMOS器件，第二金属电极层15可以为Ti、Al、TaN、TaC、Hf、Zr等。第二金属电极层15的沉积工艺可以选择磁控溅射(PVD)工艺或原子层沉积(ALD)工艺。第二填充金属16可以选择钨(W)或铝(Al)。金属W的填充工艺为化学气相沉积(CVD)技术，需要先采用PVD工艺沉积一层连续的Ti/TiN第二粘附层(未示出)和第二阻挡层(未示出)，再进行钨CVD填充工艺，并达到一定的金属厚度，一般金属钨控制在250纳米以内。金属Al的填充工艺可选择物理气相沉积(PVD)技术或化学气相沉积(CVD)技术，在采用PVD工艺沉积一层连续的Ti/TiN第二粘附层(未示出)和第二阻挡层(未示出)的基础上，铝PVD填充工艺是先采用低温的磁控溅射工艺沉积一层较薄的Al籽晶层，工艺温度一般控制在300℃以内，再采用高温回流的溅射工艺将Al填入第二沟槽，工艺温度一般控制在450℃以上，达到最终的金属厚度，一般金属铝控制在250纳米以内。
步骤11：采用平坦化工艺研磨第二填充金属、第一填充金属、第一金属电极层、第二金属电极层、金属覆盖层和高K介质层，从而在第一沟槽区域形成第一金属栅极，在第二沟槽区域形成第二金属栅极，且第一金属栅极的顶部与第二金属栅极的顶部齐平。
具体的，请再次参阅图11，硅衬底00上的部分金属膜层从上往下包括第二填充金属16、第二粘附层(未示出)、第二阻挡层(未示出)、第二金属电极层15、第一金属电极层13、第一填充金属14、金属覆盖层11和高K介质层10，还可能包含很薄的阻挡层，如TaN；首先，根据填充金属的种类，选择合适的研磨液，采用化学机械抛光工艺将第二填充金属16减薄至第二阻挡层表面；然后，改变研磨液分别研磨第二阻挡层、第二金属电极层15、第一填充金属14、第一金属电极层13、金属覆盖层11和高K介质层10，直至暴露出金属前介质层05的表面。通过最后的抛光工艺来控制对金属前介质层05的过抛光量，形成如图12所示的结构。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种双金属栅的制备方法，其特征在于，包括：
步骤01：提供已经完成前道工艺集成的硅衬底；硅衬底包括具有第一栅极的第一栅极区和具有第二栅极的第二栅极区、以及覆盖于整个硅片上的金属前介质层；
步骤02：减薄所述金属前介质层，直至暴露出所述第一栅极和所述第二栅极的表面；
步骤03：刻蚀去除所述第一栅极和所述第二栅极，在所述第一栅极和所述第二栅极的位置分别形成第一沟槽和第二沟槽；
步骤04：在完成所述步骤03的硅衬底上依次沉积高K介质层和金属覆盖层；
步骤05：在完成所述步骤04的硅衬底上覆盖一层介质薄膜，所述介质薄膜将所述第一沟槽和所述第二沟槽顶部封住，从而在所述第一沟槽内和所述第二沟槽内形成空气隙；
步骤06：去除位于所述第一栅极区的介质薄膜，并且保留所述第二栅极区的介质薄膜；
步骤07：在完成所述步骤06的所述硅衬底上依次沉积第一金属电极层和第一填充金属；其中，所述第一填充金属将所述第一沟槽填满；
步骤08：研磨所述第一填充金属和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，保留所述第二沟槽内的空气隙；
步骤09：去除位于所述第二栅极区的介质薄膜；
步骤10：在完成所述步骤09的硅衬底上依次沉积第二金属电极层和第二填充金属；其中，所述第二填充金属将所述第二沟槽填满；
步骤11：采用平坦化工艺研磨所述第二填充金属、所述第一填充金属、所述第二金属电极层、所述第一金属电极层、所述金属覆盖层和所述高K介质层，从而在第一沟槽区域形成第一金属栅极，在第二沟槽区域形成第二金属栅极，且所述第一金属栅极的顶部与所述第二金属栅极的顶部齐平。
2.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤02中，采用化学机械抛光工艺来减薄所述金属前介质层。
3.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述第一栅极和所述第二栅极均具有多晶硅电极和位于所述多晶硅电极底部的栅氧层；所述步骤03中，首先，采用干法刻蚀工艺去除所述第一栅极的多晶硅电极和所述第二栅极的多晶硅电极；然后，采用湿法刻蚀工艺将刻蚀残留物和所述栅氧层去除。
4.根据权利要求3所述的双金属栅的制备方法，其特征在于，所述湿法刻蚀工艺中，采用气态氢氟酸作为刻蚀剂。
5.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤04中，采用原子层沉积工艺来制备所述高K介质层；所述高K介质层的厚度大于零且不大于10nm；采用原子层沉积工艺来制备所述金属覆盖层；
6.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤05中，采用等离子增强化学气相沉积工艺来沉积所述介质薄膜，所采用的温度为300～400℃，射频偏压功率为300～1500W，沉积速率为10～1000nm/min。
7.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤06中，包括：首先，在所述硅衬底上涂覆光刻胶，经光刻工艺，在光刻胶中暴露出所述第一栅极区，并且保留所述第二栅极区的光刻胶；然后，采用干法刻蚀工艺将所述第一栅极区的所述介质薄膜去除；当所述介质薄膜的材料为SiO2时，采用不大于500W的刻蚀工艺以及采用含氟刻蚀气体来刻蚀所述介质薄膜，且停止于所述第一栅极区的所述金属覆盖层表面；最后，采用去胶工艺将剩余的光刻胶和所述硅衬底表面的残留有机物去除；所述去胶工艺采用O2刻蚀气体且刻蚀功率不大于50W。
8.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述第一金属电极层和所述第二金属电极层的沉积采用磁控溅射工艺或原子层沉积工艺；所述第一填充金属和所述第二填充金属的沉积采用化学气相沉积工艺或物理气相沉积工艺。
9.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤07中，从所述第一金属电极层到所述第一填充金属之间依次具有第一粘附层和第一阻挡层，所述步骤08中，首先，采用化学机械抛光工艺将所述第一填充金属减薄至所述第一阻挡层；然后，改变研磨液分别研磨所述第一阻挡层和所述第一金属电极层，并且停止于所述第二栅极区的所述介质薄膜，并且保留所述第二沟槽内的空气隙。
10.根据权利要求1所述的双金属栅的制备方法，其特征在于，所述步骤10中，从所述第二金属电极层到所述第二填充金属之间依次具有第二粘附层和第二阻挡层，所述步骤11中，首先，采用化学机械抛光工艺将所述第二填充金属减薄至所述第二阻挡层；然后，改变研磨液分别研磨所述第二阻挡层、所述第二金属电极层、所述第一金属电极层、所述第一填充金属、所述金属覆盖层和所述高K介质层，直至暴露出所述金属前介质层的表面。
CN201610195267.XA 2016-03-31 2016-03-31 一种双金属栅极的制备方法 Active CN105655247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610195267.XA CN105655247B (zh) 2016-03-31 2016-03-31 一种双金属栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610195267.XA CN105655247B (zh) 2016-03-31 2016-03-31 一种双金属栅极的制备方法

Publications (2)

Publication Number Publication Date
CN105655247A CN105655247A (zh) 2016-06-08
CN105655247B true CN105655247B (zh) 2019-02-05

Family

ID=56495975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610195267.XA Active CN105655247B (zh) 2016-03-31 2016-03-31 一种双金属栅极的制备方法

Country Status (1)

Country Link
CN (1) CN105655247B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021935A (zh) * 2012-12-24 2013-04-03 上海集成电路研发中心有限公司 局部空气隙的形成方法
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
CN105097473A (zh) * 2015-09-28 2015-11-25 上海集成电路研发中心有限公司 一种双金属栅极的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813513B1 (ko) * 2011-11-30 2018-01-02 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
CN103021935A (zh) * 2012-12-24 2013-04-03 上海集成电路研发中心有限公司 局部空气隙的形成方法
CN105097473A (zh) * 2015-09-28 2015-11-25 上海集成电路研发中心有限公司 一种双金属栅极的形成方法

Also Published As

Publication number Publication date
CN105655247A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN101916771B (zh) 用于制造具有高k栅极电介质层和金属栅电极的半导体器件的方法
CN104795331B (zh) 晶体管的形成方法
CN102569050B (zh) 一种金属栅极的形成方法
CN105336688B (zh) 半导体结构的形成方法
CN100477258C (zh) 用于化学机械研磨平面化的双硅层鳍状场效应晶体管
CN102044426B (zh) 半导体装置及其制造方法
CN102487010B (zh) 一种金属栅极及mos晶体管的形成方法
CN103681331B (zh) 鳍式场效应管及其形成方法
CN109860050A (zh) 半导体制作方法
US9153693B2 (en) FinFET gate with insulated vias and method of making same
US20160365451A1 (en) Devices and methods of forming unmerged epitaxy for finfet device
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN104752202B (zh) 一种半导体器件的制造方法
CN104681424B (zh) 晶体管的形成方法
TWI581319B (zh) 半導體裝置及製造方法
CN107039334B (zh) 半导体结构的形成方法
CN107039335B (zh) 半导体结构的形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
CN106328694B (zh) 半导体结构的形成方法
CN106158637B (zh) 鳍式场效应晶体管及其形成方法
CN105826381B (zh) 鳍式场效应晶体管及其形成方法
CN105719947B (zh) 半导体器件的形成方法
CN106531684B (zh) 一种形成自对准接触部的方法
CN105513969B (zh) 晶体管的形成方法
CN105655247B (zh) 一种双金属栅极的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant