CN1249795C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1249795C
CN1249795C CNB021203601A CN02120360A CN1249795C CN 1249795 C CN1249795 C CN 1249795C CN B021203601 A CNB021203601 A CN B021203601A CN 02120360 A CN02120360 A CN 02120360A CN 1249795 C CN1249795 C CN 1249795C
Authority
CN
China
Prior art keywords
film
oxide
semiconductor device
etching
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021203601A
Other languages
English (en)
Other versions
CN1387238A (zh
Inventor
和田幸久
久米聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Publication of CN1387238A publication Critical patent/CN1387238A/zh
Application granted granted Critical
Publication of CN1249795C publication Critical patent/CN1249795C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一种半导体装置的制造方法，在栅极的侧面上形成包含NSG膜、TEOS膜等的第一氧化膜和BPSG膜、PSG膜等的第二氧化膜的层叠膜侧壁。然后，在把层叠膜侧壁作为用于形成MIS晶体管的源、漏极的注入掩模使用后，在有选择地除去第二氧化膜时，用包含氢氟酸和醋酸或异丙醇的水溶液进行湿蚀刻。据此，使各氧化膜的蚀刻选择比增大，只除去上层的第二氧化膜。能避免蚀刻选择比劣化。

Description

半导体装置的制造方法
技术领域
本发明涉及一种在半导体装置制造工序中，使用由膜质不同的两种以上的氧化膜构成的层叠膜的半导体装置的制造方法，具体地说，涉及一种层叠膜的选择性湿蚀刻。
背景技术
近年来，在把多个元件集成化后构成的超大规模集成电路LSI装置中，以微细化、高密度化、高速化以及低耗电化等技术指向为准则，元件尺寸的微细化在不断进展。伴随着元件尺寸微细化的进行，如果构成元件一部分的覆膜的薄膜化和各部分的微细化被极限化，则在维持所希望的元件特性上，就不能再忽视覆膜的膜减少和各部分形状的不测变化。特别是，当进行多层膜的湿蚀刻工序时，在该蚀刻工序中控制多层膜间的蚀刻的选择性就变得重要了。例如，在包含MIS型晶体管的超大规模集成电路的制造工序中，当在栅极的侧面上形成侧壁时，通过使氧或臭氧与原料即四乙基正硅酸盐(tetra-ethyl-orso-silicate：以下称作TEOS)反应的减压CVD法，堆积由氧化硅构成的单层膜(以下，称作TEOS膜)，通过蚀刻法，有选择地蚀刻TEOS膜，在栅极的侧面上形成所希望的侧壁。
但是，随着MIS型晶体管等元件尺寸的微细化的进展，各元件的栅极间的空间变窄，在所述以往的覆膜形成技术中，就有可能无法确保层间绝缘膜的嵌入特性。
因此，采用了以下所述的方法。首先，在栅极的上表面以及侧面上通过常压CVD法堆积氧化硅(SiO2，以下称作NSG)，接着，在NSG膜上通过减压CVD法堆积氮化硅(Si3N4，以下称作SiN)膜后，再在SiN膜上通过常压CVD法堆积硼磷硅酸玻璃(boro-phospho-silicate glass：以下，称作BPSG)膜或磷硅酸玻璃(phospho-silicate glass：以下，称作PSG)膜后，进行蚀刻，在栅极的侧面上形成BPSG膜/PSG膜/SiN膜/NSG膜结构的多层膜侧壁。总之，得到了在截面形状几乎为L字状的NSG膜以及SiN膜的二层膜上，层叠了扇状的BPSG膜(或PSG膜)的结构的多层膜侧壁。然后，把所述多层膜侧壁作为注入掩模使用，进行用于形成源、漏极的离子注入工序。然后，为了扩展栅极间的空间，通过气相氟化氢(HF)蚀刻，有选择地除去所述多层膜侧壁中的BPSG膜或PSG膜后，在栅极的侧面上，只残留下截面形状几乎为L字状的NSG膜以及SiN膜的二层膜，所以在栅极间留下了宽阔的空间。据此，确保层间绝缘膜向栅极间的嵌入特性。
以上所述的基于气相氟化氢的BPSG膜(或PSG膜)的选择蚀刻，利用了把氧化膜中的水分量作为参数而改变的HF的反应临界浓度(反应临界HF浓度)。即，一般来说，当使用该反应临界HF浓度以上浓度的HF时，氧化膜被蚀刻，对于低于此浓度的HF，则不被蚀刻。而且，因为根据氧化膜的种类不同，反应临界HF浓度也不同，所以使用具有对于BPSG膜(或PSG膜)的反应临界HF浓度以上，而使用具有低于对NSG膜的反应临界HF浓度的浓度的HF，通过进行气态蚀刻，能在几乎不蚀刻近乎L字状的NSG膜的前提下，有选择地只除去扇状的BPSG膜(或PSG膜)。并且，因为氧化膜和SiN膜的蚀刻选择比高，所以近乎L字状的SiN膜几乎不被蚀刻。
但是，在暴露在干蚀刻工序和离子注入工序中的氧化膜中，在表面层上产生了所谓的工序损伤。而且，当是具有这样的工序损伤的氧化膜时，有时会被本来不应被蚀刻的反应临界HF浓度以下的HF浓度的HF蚀刻。
因此，即使通过以上所述的气相HF蚀刻，来有选择地只除去多层膜侧壁的BPSG膜(或PSG膜)，也有可能除去了近乎L字状的NSG膜的表面部。
图3(a)是表示基于以往的方法的气相HF蚀刻后的二层膜侧壁形状的剖视图。如同一图所示，通过浓度比NSG膜本来的反应临界HF浓度低的HF，从有损伤的部分发生侧面蚀刻。即，存在着无法得到BPSG膜(或PSG膜)和NSG膜的充分的蚀刻选择比，从而难以得到具有所希望形状的侧壁这一问题。
这样的问题不仅NSG膜，即使在构成元件分离区域(LOCOS等)等热氧化硅膜(th-SiO2膜)、BPSG膜等之间也有可能发生。
另外，如果通过使用了一般使用的氢氟酸和缓冲氢氟酸的湿蚀刻来进行所述BPSG膜(或PSG膜)的除去工作，则与以上所述的气相HF蚀刻相比，有无工序损伤所导致的氧化膜的蚀刻率的变化较小。但是，因为原本氢氟酸和缓冲氢氟酸对于异种氧化膜的蚀刻选择较小，所以如果除去全部的BPSG膜(或PSG膜)，则对NSG膜的侧面蚀刻量反而会增大。
而且，如果进行基于以上所述的氢氟酸和缓冲氢氟酸的湿蚀刻，当硅衬底和多晶硅构件等的硅层表面露出时，有可能在硅层表面产生污点。而且，在其后的工序中，例如形成阻挡金属膜层时与包含钴(Co)或钛(Ti)的气体介质接触时，在该污点上堆积Co膜或Ti膜。结果，在硅衬底的表面部的硅化物化反应被阻止，有时会引起半导体装置的不良。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：当选择性地对NSG膜、BPSG膜等彼此膜质不同的两种氧化膜的一方进行蚀刻时，通过使用能避免由工序损伤等导致的蚀刻选择比的恶化的手段，来恰当地维持元件的氧化膜的厚度和形状等。
本发明的第一半导体装置制造方法，是在具有在半导体衬底上设置了栅绝缘膜和在其上的栅极的MIS型晶体管的半导体装置的制造工序中，包括以下所述工序：在栅极的侧面上，形成包含蚀刻特性彼此不同的第一氧化膜和第二氧化膜的侧壁的工序(a)；把所述侧壁作为掩模，进行用于形成源、漏区域的离子注入的工序(b)；利用包含氢氟酸和异丙醇的混合溶液蚀刻所述侧壁，有选择地除去所述第二氧化膜的工序(c)。
通过该方法，通过使用蚀刻选择比大的包含氢氟酸和有机溶液的混合溶液进行蚀刻，能抑制对想要避免蚀刻的第一氧化膜的蚀刻量。
在所述工序(a)中，通过形成NSG膜、TEOS膜或等离子体氧化膜作为所述第一氧化膜，形成BPSG膜、PSG膜或BSG膜作为所述第二氧化膜，利用包含氢氟酸和醇溶液的混合溶液对NSG膜、TEOS膜或等离子体氧化膜、BPSG膜或PSG膜具有蚀刻选择比大的特性，能可靠地抑制第一氧化膜的蚀刻量。
在所述工序(c)中，作为所述混合溶液，最好使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为醋酸溶液的范围内选择的混合比的溶液，或者作为所述混合溶液，最好使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为异丙醇溶液的范围内选择的混合比的溶液。
用多晶硅、多金属或金属形成所述栅极的情况，都能适用本发明。
通过在所述工序(c)之后，干燥工序前，还包含用含有过氧化氢水或臭氧水的溶液来进行清洗的工序，在衬底表面上形成了稳定的化学氧化膜，也能抑制污点的产生。
此时，所述过氧化氢水中的过氧化氢的浓度最好在0.01～30.0重量％的范围内，所述臭氧水中臭氧的浓度最好在0.1～150.0ppm的范围内。
所述工序(a)包括：在栅极的上表面以及侧面上形成所述第一氧化膜的副工序；在所述第一氧化膜上形成氮化膜的副工序；在所述氮化膜上形成第二氧化膜的副工序；蚀刻所述第二氧化膜，形成由近乎L字状的由第一氧化膜以及氮化膜构成的二层膜和扇状的第二氧化膜构成的层叠膜侧壁的副工序。所述工序(c)中，在所述栅极的侧面上，通过形成近乎L字状的由第一氧化膜以及氮化膜构成的二层膜侧壁，MIS晶体管被微细化时，也能保持栅极间的间隔，能确保层间绝缘膜的嵌入。
本发明的第二半导体装置的制造方法包括以下所述工序：在衬底上形成包含蚀刻特性彼此不同的两个氧化膜的层叠膜的工序(a)；通过氢氟酸和有机溶液的混合溶液有选择地蚀刻、除去所述层叠膜的工序(b)；在所述工序(b)中，通过所述混合溶液，增大所述两个氧化膜间的蚀刻选择比。
通过该方法，通过用蚀刻选择比大的包含氢氟酸和有机溶液的混合溶液进行蚀刻，能抑制对想要避免蚀刻的第一氧化膜的蚀刻量。
在所述工序(b)中，作为所述混合溶液，最好使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为醋酸溶液的范围内选择的混合比的溶液，或者使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为异丙醇溶液的范围内选择的混合比的溶液。
本发明的第三半导体装置的制造方法包括以下所述工序：在具有MIS型晶体管的半导体装置的制造工序中，在半导体衬底的表面上形成栅氧化膜的工序(a)；在所述栅氧化膜上，在大体上保留了所述栅氧化膜的状态下，形成栅极的工序(b)；在所述栅极的侧面上，形成包含与所述栅氧化膜的蚀刻特性不同的氧化膜的侧壁，并且除去所述栅氧化膜中露出的部分的工序(c)；把所述侧壁作为掩模，进行用于形成源、漏区域的离子注入的工序(d)；用氢氟酸和有机溶液的混合溶液蚀刻所述侧壁的工序(e)；在所述工序(e)之后，用含有过氧化氢水或臭氧水的溶液来清洗所述半导体衬底的工序(f)。
通过该方法，通过用蚀刻选择比大的包含氢氟酸和有机溶液的混合溶液进行蚀刻，能抑制对想要避免蚀刻的第一氧化膜的蚀刻量，并且在所述工序(e)中，在半导体衬底表面露出时也能在表面上形成稳定的化学氧化膜，能抑制污点的产生。
在所述工序(f)中，所述过氧化氢水中的过氧化氢的浓度最好是从0.01～30.0重量％的范围内选择的浓度，所述臭氧水中的臭氧的浓度是从0.1～150.0ppm的范围内选择的浓度。
附图说明
下面简要说明附图。
图1是用表来表示构成本发明基础的用于蚀刻评价的由试验结果得到的各种氧化膜的蚀刻率和选择比的图。
图2(a)～(d)是表示本发明实施例中的半导体装置的形成工序的剖面图。
图3(a)、(b)是用以往的例子与本实施例相比较，表示图2(d)所示工序中的SiN膜以及NSG膜的残存状态的MISFET的剖视图。
图4(a)、(b)是表示本发明实施例的两个变形例中半导体装置的制造工序的一部分的剖视图。
下面简要说明附图符号。
1-半导体衬底；2-分离氧化膜；3-n阱；4-p阱；5-栅氧化膜；6-非掺杂多晶硅膜；7-阻挡金属(TiN)膜；8-金属(W)膜；9-SiN膜；10-NSG膜；11-SiN膜；12-BPSG膜；13-p型扩散层；14-n型扩散层。
具体实施方式
下面，参照附图，就本发明的半导体装置制造方法的实施例加以说明。
构成发明基础的试验结果
在本实施例中，作为用于选择蚀刻的湿蚀刻液而使用的是：包含氢氟酸和醋酸的混合溶液或包含氢氟酸和异丙醇(IPA)的混合溶液这两种溶液。
图1是用表表示用于评价这些湿蚀刻液的蚀刻的由试验结果得到的各种氧化膜的蚀刻率和选择比的图。试验按如下步骤进行。
准备在硅衬底上，分别堆积了热氧化硅膜(以下，表示为th-SiO2膜)、基于常压CVD法的NSG膜、基于常压CVD法的BPSG(硼浓度3.5％，磷浓度4.5％)膜的样品，接着，在这些样品中，把形成了NSG膜、BPSG膜的，在800℃，进行10秒的快速加热处理(Rapid Thermal Anneal：以下称作RTA)，把该处理完的样品在重量比为醋酸溶液99.0％、氢氟酸0.5％、水0.5％的混合溶液中浸泡一分钟后，用水洗，干燥，求出蚀刻比和各种氧化膜之间的蚀刻选择比。如果使用只有0.5％的氢氟酸的水溶液，基于常压CVD的NSG膜的蚀刻率是17.07nm/分钟，如果使用0.5％的氢氟酸-0.5％的水-醋酸溶液99.0％的混合溶液，就大幅下降到1.30nm/分钟。而且，如果使用3.0％的氢氟酸-3.0％的水-94.0％的IPA的溶液，就下降到0.7nm/分钟。
另一方面，如果使用只有0.5％的氢氟酸的水溶液，基于常压CVD的BPSG膜的蚀刻率是23.90nm/分钟，而如果使用0.5％的氢氟酸-0.5％的水-醋酸溶液99.0％的溶液，是12.60nm/分钟，另外，如果使用3.0％的氢氟酸-3.0％的水-94.0％的IPA的混合溶液，就变为8.7nm/分钟，分别比使用只有0.5％的氢氟酸的水溶液时的蚀刻率下降了，因为该变化率比NSG膜的蚀刻率的变化率小，所以蚀刻选择比变得很高，是实用的范围。
总之，如图1所示，根据本发明的工序中进行的试验结果，当使用只有0.5％的氢氟酸的水溶液时，BPSG膜/NSG膜的蚀刻选择比是1.4％，但是，如果使用包含0.5％的氢氟酸-0.5％的水-醋酸溶液99.0％的有机溶液和氢氟酸的混合溶液，就达到9.7％，如果使用3.0％的氢氟酸-3.0％的水-94.0％的IPA的溶液，就达到12.4％，分别增大了。另外，BPSG膜/th-SiO2膜的蚀刻选择比比BPSG膜/NSG膜的选择比更大。
在此，如所述以往的方法那样，在栅极的侧面上，堆积截面形状几乎为L字状的NSG膜(第一氧化膜)和SiN膜的二层膜、截面形状为扇状的BPSG膜(或PSG膜)(第二氧化膜)，形成了由BPSG膜(或PSG膜)/SiN膜/NSG膜构成的三层膜侧壁后，使用从所述试验结果得到的对于BPSG膜(或PSG膜)/NSG膜的蚀刻选择比大的蚀刻液，进行BPSG膜(或PSG膜)的除去，就能实现稳定的选择蚀刻。
制造工序
下面，就用于在MIS晶体管的栅极的侧面上，形成近乎L字状的SiN膜/NSG膜的二层膜构成的侧壁的工序加以说明。
图2(a)～(d)是表示基于本发明的一个实施例的工序。另外，图3(a)、(b)是把图2(d)所示工序中SiN膜以及NSG膜的残存状态用以往的例子与本实施例相比得到的MISFET的剖视图。
首先，如图2(a)所示，在硅衬底上形成基于沟道隔离(Shallow TrenchIsolation：以下，称作STI)的元件分离区域的th-SiO2膜(以下，称作分离氧化膜)，规定基于n阱3的n型MISFET形成区域Rnmis、基于p阱4的p型MISFET形成区域Rpmis。接着，在硅衬底1上按顺序堆积th-SiO2膜构成的栅绝缘膜5、多晶硅膜6、氮化钛(TiN)或氮化钨(WN)的阻挡金属膜7、钨(W)膜等的高熔点金属膜8、SiN膜9。
接着，在图2(b)所示工序中，使用覆盖了栅极形成区域的抗蚀图(图中省略)，对SiN膜9进行了蚀刻后，通过灰化除去该抗蚀图，然后，把形成图案的SiN膜9作为硬掩模使用，形成高熔点金属膜8、阻挡金属膜7、多晶硅膜6、栅绝缘膜5。据此，在n型MISFET形成区域Rnmis和p型MISFET形成区域Rpmis上分别隔着栅绝缘膜5形成由多晶硅膜6、阻挡金属膜7以及形成高熔点金属膜8构成的多金属栅极。
在此，可以形成具有多晶硅栅结构或由高熔点金属构成的金属栅结构的栅极，代替多金属栅结构。
接着，经过光刻工序，进行以多金属栅极为掩模的低能量的离子注入扩散，形成浅扩散层(低浓度源、漏区域或扩展区域)。
然后，在图2(c)所示工序中，在衬底上通过CVD堆积第一氧化膜即厚度约为10nm的SiN膜10，接着，在SiN膜10上通过减压CVD堆积厚度约为10nm的SiN膜11，接着，在SiN膜11上通过常压CVD堆积第二氧化膜即厚度约为60nm的BPSG(硼浓度3.5％，磷浓度4.5％)膜12。在此，也可以用TEOS膜或等离子体氧化膜代替NSG膜作为第一氧化膜。另外，也可以用PSG膜代替BPSG膜作为第二氧化膜。
接着，在800℃用10秒的RTA处理烧结后，进行后退蚀刻，形成由BPSG膜(或PSG膜)/SiN膜/NSG膜构成的三层结构的LDD用侧壁。
接着，在图2(d)所示工序中，经过光刻工序、注入工序，作为成为源、漏区域的表面扩散层，形成p型扩散层13、n型扩散层14，通过用湿蚀刻有选择地除去BPSG膜12，在多金属栅极的侧面上形成了具有SiN膜11以及NSG膜10的n型MISFET以及p型MISFET。
此时，如果根据以往的基于气相HF的氧化膜蚀刻，如图3(a)所示，因为氧化膜受到工序损伤，所以BPSG膜/NSG膜的蚀刻选择比变小，在除去BPSG膜，NSG膜的一部分也被蚀刻，产生侧面蚀刻部。另外，虽然图3(a)中未显示，但是在其后的硅化物形成工序中，如果在NSG膜的侧面蚀刻部形成了硅化物，就有可能发生硅化物层接触通道区域等电气特性的不良。
对此，在本实施例中，在重量比为氢氟酸0.5％、醋酸溶液99.0％、0.5％的水的混合溶液中把该硅衬底浸泡五分钟后，水洗后，接着用重量比为5ppm的包含臭氧(O3)的水(以下，称作臭氧水)进行3分钟的洗涤处理，再水洗，干燥。
结果，在本实施例中，如图3(b)所示，抑制了分离氧化膜2的蚀刻和NSG膜10的侧面蚀刻。这是因为在使用了氢氟酸0.5％、醋酸溶液99.0％、0.5％的水的混合溶液的湿蚀刻时，本来由于工序损伤造成的变化变小，并且，对于蚀刻特性不同的氧化膜即NSG膜和BPSG膜的蚀刻选择比是9.7，与以往的湿蚀刻法相比增大了。
作为本实施例的混合溶液，通过使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为醋酸溶液的范围内选择的混合比的溶液，能准确地发挥本发明的效果。
并且，通过在湿蚀刻后到干燥工序之前，用臭氧水进行处理，在半导体衬底的p型扩散层13和n型扩散层14上形成了化学氧化膜。另外，因为也抑制了在半导体衬底面上产生污点，所以能形成良好的硅化物层。此时，最好从重量比为0.1～150ppm的范围选择臭氧水中的臭氧浓度，适当选择浓度以及处理时间的设置，就能设置最佳条件。
另外，可以用适量浓度的过氧化氢水的处理代替所述使用臭氧水的处理。此时，最好从重量比为0.01～30.0重量％的范围选择过氧化氢水的浓度，适当选择浓度以及处理时间的设置，就能设置最佳条件。
—制造工序的变形例—
图4(a)、(b)是表示所述实施例的两个变形例中的半导体装置的制造工序的一部分的剖视图。
在图4(a)、(b)所述工序中，当对多晶硅进行刻膜，形成栅极时，几乎不蚀刻由热氧化膜构成的栅绝缘，并膜残留在衬底上时，表示为图2(d)所示工序中形成的二层膜侧壁的形状。即在图2(c)所示工序中，通过后退蚀刻，形成三层膜侧壁，并且除去未被三层膜侧壁覆盖的露出的部分。然后，在图2(d)所示工序中，使用所述实施例的蚀刻液，有选择地除去BPSG膜或(PSG膜)。此时，在几乎残留着热氧化膜即栅绝缘膜和NSG膜10的情况下，能有选择地蚀刻BPSG膜或(PSG膜)。而且，虽然由于该湿蚀刻，有可能在硅衬底的表面上产生污点，但是，之后，通过用含有过氧化氢水或臭氧水的溶液来进行清洗，形成了化学氧化膜。另外，因为还抑制了半导体衬底面上污点的产生，所以能形成良好的硅化合物。此时，最好从重量比为0.1～150ppm的范围选择臭氧水中臭氧的浓度，适当选择浓度以及处理时间的设置，就能设置最佳条件。
图4(b)表示在图2(b)所示工序中，不设置氮化膜(SiN)，并且，几乎不蚀刻由热氧化膜构成的栅绝缘膜，在衬底上留下它时，在图2(d)所示工序中形成的单层膜侧壁的形状。即在图2(c)所示工序中，通过后退蚀刻，形成由NSG膜以及BPSG膜(或PSG膜)构成的二层膜侧壁，并且除去未被二层膜侧壁覆盖的露出的部分。然后，在图2(d)所示工序中，使用所述实施例的蚀刻液，有选择地除去BPSG膜或(PSG膜)。此时，在几乎残留着热氧化膜即栅绝缘膜和NSG膜的情况下，能有选择地蚀刻BPSG膜或(PSG膜)。而且，虽然由于该湿蚀刻，有可能在硅衬底的表面上产生污点，但是，之后，通过用含有过氧化氢水或臭氧水的溶液来进行清洗，形成了化学氧化膜。另外，因为还抑制了半导体衬底面上污点的产生，所以能形成良好的硅化合物。还能除去有机溶剂成分。此时，最好从重量比为0.1～150ppm的范围选择臭氧水中臭氧的浓度，适当选择浓度以及处理时间的设置，就能设置最佳条件。
其他实施例
进行与所述实施例同样的处理，只是用重量比为3.0％的氢氟酸、94.0％的IPA溶液、3.0％的水的混合溶液代替所述实施例的湿蚀刻时的蚀刻液，形成了二层膜侧壁。结果，抑制了分离氧化膜2的蚀刻和NSG膜10的侧面蚀刻，得到了所希望的形状。
作为此时的混合溶液，通过使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为异丙醇溶液的范围内选择的混合比的溶液，能准确地发挥本发明的效果。
此时，如果用同量的醋酸溶液替换以上所述的湿蚀刻液中的IPA溶液，也能取得几乎相同的效果。
在所述实施例中，虽然在NSG膜和BPSG膜之间存在SiN膜，但是本发明也能适用于不存在SiN膜的情况。
如果用TEOS膜或等离子体膜代替所述NSG膜，也能取得与所述实施例同样的效果。
在以上所述实施例中，虽然就使用了两种氧化膜的情形进行了说明，但是本发明并不局限于这些实施例，当存在三种以上具有不同的蚀刻特性的氧化膜时，也能适用本发明。
如果使用PSG膜或BSG膜代替所述实施例中的BPSG膜，也能取得与所述实施例同样的效果。
在所述实施例中，虽然作为栅绝缘膜使用了热氧化膜(th-SiO2)，但是也可以使用把氧化膜氮化形成的氮氧化硅膜和氮化硅膜作为栅绝缘膜。
根据本发明，因为在栅极的侧面上形成了具有蚀刻特性彼此不同的两种以上氧化膜的层叠侧壁之后，用包含氢氟酸和有机溶液的混合溶液来湿蚀刻层叠侧壁，所以能有选择地只蚀刻最上面的氧化膜。

Claims (10)

1.一种半导体装置的制造方法，其特征在于：
在具有在半导体衬底上设置有栅绝缘膜和位于其上的栅极的MIS型晶体管的半导体装置的制造工序中，包括：
在栅极的侧面上，形成包含蚀刻特性彼此不同的第一氧化膜和第二氧化膜的侧壁的工序(a)；
把所述侧壁作为掩模，进行用于形成源、漏区域的离子注入的工序(b)；
利用包含氢氟酸和异丙醇的混合溶液来蚀刻所述侧壁，从而有选择地除去所述第二氧化膜的工序(c)。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在所述工序(a)中，形成NSG膜、TEOS膜或等离子体氧化膜作为所述第一氧化膜；
形成BPSG膜、PSG膜或BSG膜作为所述第二氧化膜。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
在所述工序(c)中，作为所述混合溶液，使用具有从氢氟酸为0.1～5.0重量％，水为0.1～5.0重量％，剩余为异丙醇溶液的范围内选择的混合比的溶液。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述栅极是用多晶硅、多金属或金属形成的。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
在所述工序(c)之后，干燥工序之前，还包含用含有过氧化氢水或臭氧水的溶液来进行清洗的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
所述过氧化氢水中的过氧化氢浓度在0.01～30.0重量％的范围内。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于：
所述臭氧水中的臭氧浓度在0.1～150.0ppm的范围内。
8.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述工序(a)包括：
在栅极的上表面以及侧面上形成所述第一氧化膜的副工序；
在所述第一氧化膜上形成氮化膜的副工序；
在所述氮化膜上形成所述第二氧化膜的副工序；
蚀刻所述第二氧化膜，形成由近乎L字状的由第一氧化膜以及氮化膜构成的二层膜和扇状的第二氧化膜所构成的层叠膜侧壁的副工序。
在所述工序(c)中，在所述栅极的侧面上形成近乎L字状的由第一氧化膜和氮化膜构成的二层膜侧壁。
9.一种半导体装置的制造方法，其特征在于：
在具有MIS型晶体管的半导体装置的制造工序中，包括以下所述工序：
在半导体衬底的表面上形成栅氧化膜的工序(a)；
在所述栅氧化膜上，在大体上保留了所述栅氧化膜的状态下形成栅极的工序(b)；
在所述栅极的侧面上，形成包含蚀刻特性与所述栅氧化膜不同的氧化膜的侧壁，并且除去所述栅氧化膜中露出的部分的工序(c)；
把所述侧壁作为掩模，进行用于形成源、漏区域的离子注入的工序(d)；
利用氢氟酸和有机溶液的混合溶液来蚀刻所述侧壁的工序(e)；
在所述工序(e)之后，用含有臭氧水的溶液来清洗所述半导体衬底的工序(f)。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于：
在所述工序(f)中，把所述臭氧水中的臭氧浓度设定为从0.1～150.0ppm的范围内选择的浓度。
CNB021203601A 2001-05-23 2002-05-23 半导体装置的制造方法 Expired - Fee Related CN1249795C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001153387A JP2002353443A (ja) 2001-05-23 2001-05-23 半導体装置の製造方法
JP2001153387 2001-05-23

Publications (2)

Publication Number Publication Date
CN1387238A CN1387238A (zh) 2002-12-25
CN1249795C true CN1249795C (zh) 2006-04-05

Family

ID=18997912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021203601A Expired - Fee Related CN1249795C (zh) 2001-05-23 2002-05-23 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US6613636B2 (zh)
JP (1) JP2002353443A (zh)
KR (1) KR100786923B1 (zh)
CN (1) CN1249795C (zh)
TW (1) TW541613B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648499B2 (ja) * 2002-07-19 2005-05-18 株式会社東芝 半導体装置の製造方法、及び、半導体装置
TWI299877B (en) * 2003-01-29 2008-08-11 Chunghwa Picture Tubes Ltd Method for manufacturing bus electrodes of plasma display panel
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
US8119537B2 (en) * 2004-09-02 2012-02-21 Micron Technology, Inc. Selective etching of oxides to metal nitrides and metal oxides
KR100565751B1 (ko) * 2004-12-29 2006-03-29 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP2009512225A (ja) * 2005-10-18 2009-03-19 エス テ マイクロエレクトロニクス クロル ２ エス アー エス 酸化シリコン層の選択的除去
KR100845720B1 (ko) * 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
US7871885B2 (en) * 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
KR100958620B1 (ko) * 2007-12-14 2010-05-20 주식회사 동부하이텍 반도체 소자의 제조방법
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
KR101039492B1 (ko) * 2008-11-10 2011-06-08 강형석 변기의 병원균살균장치
KR101087939B1 (ko) * 2009-06-17 2011-11-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
FR2947369B1 (fr) * 2009-06-24 2011-08-19 Airbus France Procede et dispositif d'aide a la gestion d'un ravitaillement en vol
US8268712B2 (en) 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
CN102420123A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 通过湿法刻蚀调节栅极侧壁层特征尺寸的工艺
TW202329238A (zh) * 2021-08-24 2023-07-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (zh) * 1991-03-27 1993-04-01 American Telephone & Telegraph
JP3238551B2 (ja) * 1993-11-19 2001-12-17 沖電気工業株式会社 電界効果型トランジスタの製造方法
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets
US5926715A (en) * 1997-06-04 1999-07-20 Mosel Vitelic Inc. Method of forming lightly-doped drain by automatic PSG doping
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6232232B1 (en) * 1998-04-07 2001-05-15 Micron Technology, Inc. High selectivity BPSG to TEOS etchant
US6365455B1 (en) * 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
JP3301994B2 (ja) * 1998-07-28 2002-07-15 松下電器産業株式会社 半導体装置の製造方法
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
US6492275B2 (en) * 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6734071B1 (en) * 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
US6451704B1 (en) * 2001-05-07 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion

Also Published As

Publication number Publication date
JP2002353443A (ja) 2002-12-06
KR20020090878A (ko) 2002-12-05
TW541613B (en) 2003-07-11
CN1387238A (zh) 2002-12-25
US6613636B2 (en) 2003-09-02
KR100786923B1 (ko) 2007-12-17
US20020192915A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
CN1249795C (zh) 半导体装置的制造方法
US11508583B2 (en) Selective high-k formation in gate-last process
CN109585448B (zh) 半导体器件及其制造方法
JP5401244B2 (ja) 半導体装置の製造方法
JP4282616B2 (ja) 半導体装置の製造方法
CN1822349A (zh) 半导体元件之电容器与金属栅极之制造方法
US11362003B2 (en) Prevention of contact bottom void in semiconductor fabrication
CN1881590A (zh) 半导体器件和半导体器件的制造方法
CN1641854A (zh) 制造半导体器件的方法
CN1750234A (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
US11004973B2 (en) Semiconductor device with contamination improvement
TWI272697B (en) Semiconductor device and its manufacturing method
US20210028294A1 (en) Method for forming a low-k spacer
KR100769415B1 (ko) 반도체장치의 제조방법
KR102545983B1 (ko) 에피택셜 피처
KR101929384B1 (ko) 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법
CN1661799A (zh) 半导体器件
KR20220137174A (ko) 로우-k 스페이서를 제공하는 방법
US20230420508A1 (en) Semiconductor devices and method of forming the same
TWI828304B (zh) 半導體裝置結構及其形成方法
US20040214421A1 (en) Method for forming contact hole of semiconductor device
KR100554145B1 (ko) 반도체 소자의 트랜지스터 제조 방법
TW202303751A (zh) 用於接觸窗蝕刻的犧牲帽蓋層
KR100956597B1 (ko) 반도체장치의 제조방법
KR100653986B1 (ko) 반도체 제조를 위한 화학적 기계적 연마 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20130523