TW541613B - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
TW541613B
TW541613B TW091110726A TW91110726A TW541613B TW 541613 B TW541613 B TW 541613B TW 091110726 A TW091110726 A TW 091110726A TW 91110726 A TW91110726 A TW 91110726A TW 541613 B TW541613 B TW 541613B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
solution
oxide
hydrofluoric acid
Prior art date
Application number
TW091110726A
Other languages
English (en)
Inventor
Yukihisa Wada
Satoshi Kume
Original Assignee
Matsushita Electric Ind Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, Mitsubishi Electric Corp filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW541613B publication Critical patent/TW541613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

541613
AT
發明ί景 本發明關於-種製造半導體裝置之方法，Α中在製 導體裝置之製程步驟中，使用由至少二種以上具不同薄膜 t、之氧化物膜I成的—盤層膜。本發明較特別的是關於 選擇性濕蚀刻該叠層膜。 近年來’藉由整合大量元件、微型化元件而製成的 VLSI裝置，已符合科技趨勢而大幅朝向微型、高密度、 门速度低私量’肖耗等類似之裝置發展。隨著微型化元件 的研發，薄形化構成各元件之塗佈膜及微型化該元件各部 汾之進展已接近最高的界限。在此情況下，不能^視該塗 佈膜局部厚度的減低及元件各部份形狀的不預期地變化， 以維持該元件需求之性質。首先，#_多層膜進行濕姓刻 製程時，重要的是能控制該多層膜中各薄膜之蝕刻選擇 性。例如，在製造包含MIS電晶體之VLSI的程序中，在 一閘極電極的側邊形成側壁之程序步驟如下：藉由一低壓 c VD法使氧或臭氧與一側壁材料之四乙基矽酸鹽（以下簡 稱TEOS)反應，以沉積一由二氧化矽製成之的一單層膜 (以下稱一 TEOS膜）。隨後藉却_回蝕法選擇性蝕刻該 TEOS膜，因而在該閘極電極側邊上形成需求之侧壁。 由於如MIS電晶體之元件逐漸縮小而與該元件間^'極電極 間之空間逐漸變窄，上述供形成一塗佈膜之習知技藝將無 法確保一層間介電膜之間隙填充能力。 為克服上述問題，以下說明之製裎已被揭示。首先，籍 由一常壓CVD (以下稱APCVD)法將一二氧化矽j -4-
--—J 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公鳘） 541613 A7 B7 五、發明説明（2 下稱N S G )膜沉積在一閘極電極的頂部及惻邊。其次，藉 由一低壓C V D (以下稱LPC VD )法將一氮化矽（Si3N4，以 下稱S i N )膜沉積在該N S G膜上，而後藉由APC VD法將一 硅酸硼磷玻璃（以下稱BPSG )膜或一硅酸磷玻璃（以下稱 P S G)膜沉積在該氮化矽膜上。該沉積膜經回蝕，從而在 該閘極電極側邊上形成由一具有BPSG或PSG/SiN/N S G膜 結構的多層膜製成之側壁。據此，該獲得之多層膜側壁具 有一結構’其中一扇形區段之BPSG (或PSG)膜，係層積 在一由NSG及氮化矽膜製成實質上為L -形區段之雙層膜 上。之後，戎多層膜側壁被當成一遮罩供進行形成源極及 沒極區域所需之離子植入步驟。其次，為了加寬閘極電極 間的芝間’藉由氟化氫（H F )蒸氣蝕刻法以選/擇性皮除該 多層膜侧壁之BPSG或PSG膜。結果，只有^該^5〇及^ 化矽膜製成而實質上為L -形區段之雙層膜留存在該閘極 電極之側邊上，因此在閘極電極間留出一較寬之空間。因 此，本製程可確保該埋在閘極電極間的一層間介電膜之間 隙填充能力。 上述藉由蒸氣HF蝕刻法以選擇性蝕刻該Bps(}或 膜’係利用-隨氧化物膜中水含量變化的hf反應關鍵 度（反應之關鍵HF濃度）作為—參數。亦即是，_氧化 膜能以比反應所需之關鍵HF濃度高之濃度進行蝕刻， 不能在比反應所需之關鍵HF濃度低之叩進行姓刻。 者：反應所需之關鍵HF濃度视該氧化物膜 定化，因此’藉由蒸氣触刻該多層膜所用之 本紙張尺度適财㈣家標⑽⑽Λ4規格 297公釐） 裝 玎
線. f 541613 A7 ------ B7 五、發明説明（3 ) 一 --- 高於與BPSG (或PSG)膜反應相關之關鍵hf濃度而低於 與NSG膜反應相關之關鍵HF濃度時，僅有具扇形區段之 BPSG (或PSG)膜會被選擇性移除，而幾乎不會蚀刻到整 個實質上為L-形區段之NSG膜。此夕卜，由於一氧化物膜 對一氮化矽膜疋蝕刻選擇性較高，因此該實質上為l _形 區段之氪化石夕膜亦難以触刻。 對一暴露在乾蝕刻製程或離子植入製程之氣氛中的氧化 物膜，會在其表面層發生所謂之製程損壞。具有此製程損 壞I氧化物膜，在比反應所需之關鍵H F濃度低之濃度時 將會被蝕刻（此時正常之氧化物膜並不會被蝕刻）。 因此，即使原先僅希望藉由蒸氣H F蝕刻以選擇性移除 多層膜側壁的一BPSG (或PSG)膜，該實質上為L-形區段 之N S G膜的表面將可能同時被移除。 圖3(a)係依遠習知製程實施蒸氣η卩蚀刻後，該雙層膜 側璧之形狀的區段圖。如圖3(a)所示，由於該H F之濃度 低於供N S G膜相關反應所需適當之關鍵η f濃度，在N S G 膜損壞之部份會發生側蝕刻。此造成之不理想為無法獲得 足夠的BPSG (或P S G )膜對N S G膜之蝕刻選擇性，因而難 以得到需求形狀之側壁。 此不理想之情形將不只發生在BPSG及N S G膜之間，同 時也發生在一 BPSG膜及一熱氧化矽膜（th-Si〇2膜）間而構 成了 一隔離區（如LOCOS)及類似者。 進一步當以習知使用氫氟酸或緩衝氫氟酸之濕蚀刻以移 除該BPSG (或P S G )膜時，一氡化物膜蝕刻速率之改變係 -6 - 本纸張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐)
裝 η Φ ▲ 541613
依罪存在4製程損壞比上述蒸氣H F蝕刻要小。然而，氣 氟酸或緩衝氫氟酸對於不同形式之氧化物膜原/即僅有^ 小之蝕刻選擇性，所以移除該整個BPSG (或psG)膜將會 增加遠N S G膜之側姓刻量。 卜此外上述使用氫氟故或緩衝氫氟酸之濕姓刻可能在一 暴露之矽層（如一矽基板或一多晶矽構件）之表面造成$ 損。另外，如果該矽層在隨後例如形成一位障金屬膜之$ 驟中，暴露在包含鈷（C 〇 )或鈦（τ丨）的環境下時，將會名 孩污損上沉積一鈷膜或一鈦膜。結果，在矽基板表面的矽 酸鹽反應會被抑制，該半導體可能會因而有缺陷。 發明概要 因此，本發明的一目的在於選擇性蝕刻二不同種類而具 有相異之薄膜性質之任一氧化物膜（如一 N s G膜及一 BPSG膜），經量測以維持一元件中氧化物膜的適當厚度、 形狀等，避免因類似製程損壞而降低蝕刻選擇性。 明確地說，本發明提供製造一半導體裝置之第一方法， 係指一具有一閘極絕緣膜在一半導體基板上及一閘極電極 在該膜上之Μ I S電晶體之半導體裝置的製造程序，而且包 含下列步驟：（a)形成側壁，係在該閘極電極之側邊上， 該側壁包含具有不同蝕刻性質的一第一氧化物膜及一第二 氧化物膜；（b )植入離子供使用該側壁作為一遮罩以形成 源極及沒極區域；及（c )選擇性移除該第二氧化物膜，係 以含有氫氟酸及一有機溶液之混合液蝕刻其側壁。 以此方法’藉由以含有氫氟酸及該有機溶液之高蝕刻選 _____ -7- 本紙浪尺度適用中國國家標準(CMS)八4規格（210 X 297公ft ) 541613 A7 B7 五、發明説明（5 ) 擇性混合液移除該氧化物膜，應避免被紬刻之該第一氧化 物膜可因而減低至其需求之蝕刻量。 在步驟（a)中，一NSG膜、一 TEOS膜或一電漿氧化物 膜係成為該第一氧化物膜，而一 BPSG膜、一 P S G膜或_ B S G膜係成為該第二氧化物膜。藉由利用該含有氫氣酸 及該有機溶液之混合液，具有該BPSG (或P S G)膜相對該 N S G膜、該TEOS膜或該電漿氧化物膜之高度蝕刻選擇性 之事實，該步驟（a)確實可減低該第一氧化物膜之蚀刻 "S* ° 在步驟（c)中，該使用之混合液較佳地是具有混合比率 限定為佔重量百分比0.1至5.0之氫氟酸、佔重量百分比 〇· 1至5.0之水及佔其餘重量百分比之乙酸的一溶液，或是 一混合液具有混合比率定為佔重量百分比〇 1至5 〇之氮氟 酸、佔重量百分比0.1至5.0之水及佔其餘重量百分比之里 丙醉的一溶液。 f ' 本發明可以應用於任卞Γ閘極電極係由多晶矽及複金屬形 成之情形。 / 本發明進一步包含在該步驟（c)後及一乾燥步驟前，以 一過氧化氫溶液或一臭氧溶液清洗該基板之步驟。結果在 該基板之表面形成一穩固之化學氧化物膜，而可抑制 的發生。 在此例中，該過氧化氫溶液中之過氧化氣濃度較佳的選 擇是重量百分比介於0.01至3〇.〇間，而該臭氧溶液中臭氧 之濃度較佳的選擇是介於〇.|至15〇 〇ppm間3 -8- 本紙張尺度咖 t ® S ?«i^(CNS) A4^(210 x 297^^7 541613 A7 B7
五、發明説明（6 ，，驟U)包含之次步驟為：形成該第一氧化物膜於 虫= 則璧之頂部及侧邊；形成一氮化物膜於該第二 分膜上，开^成孩第二氧化物膜於該氮化物膜上； " 楚一 Λ=* ’久回触咳 吊二氧化物膜以形成疊層膜之側壁，其係由實質上區^ β L -形之第一氧化物膜及氮化物膜及具扇形區段 I， AY ^ij 弟—氧 2物製成之雙層膜所構成。進一步在步驟（(：）中，由實 貝上區段為L_形之第一氧化物膜及氮化物膜製成之雙層 膜側土’係形成在該閘極電極之側邊上。藉由此步驟，即 使一 MIS電晶體係進一步微型化，亦可能在該閘極電極之 間維持一足夠之空間，而且可確保該層間介電膜之間隙填 充能力。 本發明供製造一半導體裝置的第二方法包含下列步驟： (a)形成一疊層膜在一基板上，該疊層膜包含各具不同蚀 刻性質的二種氧化物膜；及（b )選擇性移除該疊層膜，係 以含有氫氟酸及一有機溶液之混合液選擇性蝕刻。進一步 在步驟（b )中，使用該混合液可增加該二種氧化物膜之一 對其他膜的蝕刻選擇性。 以此方法，藉由以含有氫氟酸及該有機溶液之高蝕刻選 擇性混合液移除該疊層膜，應避免被蝕刻之該第一氧化物 膜可以減低其蝕刻量。 在步驟（b )中，該使用之混合液較佳地是具有混合比率 限定為佔重量百分比〇 1至5.0之氫氟酸、佔重量百分比 0.1至5.0之水及佔其餘重量百分比之乙酸的一溶液，或是 一混合液具有混合比率定為佔重量百分比0 ·〖至5.0之鼠氟 I_____ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 541613 A7
酸、估重量百分比0.1至5〇之水及佔其餘重量百分比之異 丙醇一的溶液。 衣發明供製造一半導體裝置之¥三方*，係指製造一具 有一 Μ [ S電晶體之半導體裝置的製造程序，而且包含下列 步驟：（a)形成一閘極氧化物膜，係在一半導體基板之表 面’（b )形成閘極電極在一閘極氧化物膜上，該氧化物 膜幾乎完全留存；（c )形成侧壁於該閘極電極之側邊，該 側壁包含一具有與閘極氧化物膜不同蝕刻性質的氧化物 膜，及移除孩閘極氧化物膜暴露之部份；（d )植入離子供 使用孩侧壁作為一遮罩以形成源極及汲極區；及（e )移除 孩側壁，係使用含有氫氟酸及一有機溶液之混合液；及（f) 清洗該半導體基板，係在步驟（e )後使用一過氧化氫溶液 或一臭氧溶液。 以此方法，藉由以含有氫氟酸及該有機溶液之高蝕刻選 擇性混合液移除該氧化物膜，應避免被蝕刻之該第一氧化 物膜可以減低至其需求之蚀刻量。此外，當該半導體基板 之表面在步驟（e)中暴露時，一將在該基板之表面形成穩 固之化學氧化物膜，而能抑制污損的發生。 在步驟（f)中，該過氧化氫溶液中之過氧化氫濃度較佳 之選擇為重量百分比介於〇 〇丨至3〇 〇間，而該臭氧溶液中 臭氧之渡度較佳之選擇為介於〇 1至15〇 〇 ppm間。 圖式簡單說明 圖1係說明由實驗中獲得作為蚀刻評估之各種不同氧化 物膜蝕刻速率與選擇性的一圖表，其係作為本發明之基 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 541613
礎。 ，2(a)至2(d)係說明依本發明—具體實施例形成一半導 體裝置之個別步驟的橫截面圖。 圖J(a)及j(b)係MISFETs之撗截面圖，其中在圖2⑷之 步驟完成後該氮化碎（SlN)及NSG膜如何留存之說明，係 猎由比較-習知實例與本發明上逑一具體實施例。 圖4⑷及4(b)係說明依本發明上述具體實施例二種供製 造半導體裝置之個別部份製程步驟的橫截面圖。 較佳具體實施例詳細說明 依本發明較佳具體實施例之製造半導體裝置之方法，將 藉由參照下列附圖而加以詳細說明。 一作為本發明基礎之實驗結果〜 在本具體實施例中，使用了二種類之混合液（即一含有 氫氟酸及乙酸之混合液，及一含有氫氟酸及異丙醇（ιρΑ) 之此合液）作為供選擇性蝕刻用的一濕蝕刻溶液。 圖1係說明由實驗中獲得作為蝕刻評估之各種不同氧化 物膜蝕刻速率與選擇性的一圖表，其係作為本發明之基 礎。實驗之進行如下。 試件之製備係將一熱氧化矽膜（以下或稱一 th_Si〇2膜）、 以APC VD製成的一 N S G膜及以APC VD製成的一 BPSG膜 (硼濃度為百分；3.5，磷濃度為百分之4 5)沉積在各自的 矽基板上。其次，具有該NSG膜及該BpSG膜的試件在攝 氏8 0 0度以快速熱退火（以下稱{11[八）處理約1〇秒，而後 將該試件浸入由佔重量百分比99.0的乙酸溶液、佔百分比 本紙張尺度適用中國國家標準(CNS) Λ4規格（210 X 297公釐） 541613 A7 B7 五、發明説明（9 ) 0.5之氫氟酸溶液及佔百分比0.5之水組成之混合液中，清 洗後加以乾燥。於是，即可獲得該氧化物膜之蝕刻速率及 該氧化物膜間之蝕刻選擇性。如實驗結果，當只以百分比 0.5的氫氟酸蝕刻該APCVD NSG膜時，其呈現之蝕刻速率 為每分鐘17.07奈米，但以百分比0.5之氫氟酸、百分比 99.0的乙酸及百分比0.5之水組成之混合液蝕刻時，其蝕 刻速率大幅降低為每分鐘1.30奈米。此外，當以百分比 3.0之氫氟酸、百分比3.0之水及百分比94.0之IP A組成之 混合液蝕刻時，APCVD NSG膜之蝕刻速率降低至每分鐘 0.7奈米。 另一方面，當只以百分比0.5的氫氟酸蝕刻該APCVD BPSG膜時，其呈現之蝕刻速率為每分鐘23.90奈米；而以 百分比0.5之氫氟酸、百分比99.0的乙酸及百分比0.5之水 組成之混合液蝕刻時，其蝕刻速率降低為每分鐘12.60奈 米；以百分比3.0之氫氟酸、百分比3.0之水及百分比94.0 之I P A組成之混合液蝕刻時，蝕刻速率為每分鐘8.7奈 米。據此，當以該混合液蝕刻時，該BPSG膜之各項蝕刻 速率均比以百分比0.5之氫氟酸溶液蝕刻時要減低許多。 然而，該BPSG膜蝕刻速率之減低程度比N S G膜蝕刻速率 之減低程度要小許多。此意指，藉由這些混合液，該蝕刻 選擇性比增高之程度已供實用。 明確地說，圖1揭示依本發明製程進行之實驗結果，當 只以氫氟酸溶液蝕刻各種膜時，BPSG膜對該N S G膜的蝕 刻選擇性比為〖.4，而當以百分比0.5之氫氟酸、百分比 -12- 本紙張尺度適用中國國家標準(CNS) A4規格（‘210 X‘297公帑） 541613 A7 _____B7 五、發明説明（1〇 ) 99.0的乙酸及百分比0.5之水組成之有機混合液絀刻時， 其触刻選擇性比增至9 7，而當以百分比3 〇之氫氟酸、百 分比3 .〇之水及百分比94 〇之I p a組成之混合液蝕刻時， 其触刻選擇性比更增加至12.4。再者，BPSG膜對th-Si02 膜之钱刻選擇性比值較該BPSG膜對N S G膜之蝕刻選擇性 比值要較大些。 其次，與上述習知製程相同的是，由實質上區段均為 L-形的一NS(^y_第一氧化物膜）及一氮化矽（siN)膜 組成的一雙層膜，以及區段為扇形的一 BpSG (或p S G)膜 (一第二氧化物膜）經疊層在一閘極電極的侧邊，因此形成 由BPSG (或PSG)、氮化矽及NSG膜製成的一三層膜側 壁。隨後’該BPSG (或P S G)膜以一触刻溶液移除，該蚀 刻溶液係經由實驗結果發現具有BPSG (或PSG)膜對NSG 膜較大蝕刻選擇性。結果，可維持穩定之選擇蝕刻。 -製造程序1 其/人將說明在一 Μ I S電晶體之閘極電極的侧邊形成側壁 之程序步驟，該側邊實質上係由氮化矽及N s g膜為材料 所構成的L型區段雙層膜。 圖2(a)至2(d)例舉依本發明實施例之程序步驟的區段 圖。進一步，圖3(a)及3(b)係MISFETs之橫截面圖，藉由 比較一習知實例與本發明一具體實施例，說明其中在如圖 2(d)之步驟完成後該氮化矽及N S G膜仍維持形狀。 首先，在圖2(a)的步驟中，熱氧化矽膜（th_si〇2) 2 (以 下稱隔離氧化物膜）係藉由一淺溝隔離（以下稱S τ I )形成 -13- 本紙張K度適用中國國家標準(CMS) A4規格（210 X 297公釐） 541613
於矽基板1上之隔離區，其定義一 n -型M[SFET成形區 R:m,s於一 n_井3及一 P-型MISFET成形區Rp_於一卜井4。
Ik後，由一熱氧化矽膜製成之一閘極絕緣膜5、一多晶矽 膜6、一由氮化鈦（TlN)製成之位障金屬膜7、氮化鎢（wN) 或類似物、一由鎢（W)或其他類似物製成之高熔點金屬膜 8及一氮化矽膜9係依此序沉積在矽基板丨上。 其/人，在圖2(b)之步驟中藉由使用一光阻圖案（圖上未 顯示）供覆盖一閘極電極成形區而姓刻出一氮化石夕膜9， 而後藉由灰化將該光阻圖案移除。之後，藉由使用該氮化 矽膜9之圖案作為一硬遮罩，製成該高熔點金屬膜8、該 位障金屬膜7、該多晶矽膜6及該閘極絕緣膜5之圖案。此 即可在各個η-型MISFET成形區Rnmis及該p _型MISFET成形 區Rpmis上，經過該閘極絕緣膜5形成由該多晶石夕膜$、該 位障金屬膜7及該高熔點金屬膜8製成的一複金屬閘極電 極。 在此步驟中，可以形成具有一多晶矽閘結構或一由高熔 點金屬組成之金屬閘結構的一閘極電極以替代具有複金屬 閘結構者。 其次在進行一微影姓刻後，使用該複金屬閘極電極當作 一遮罩而將低能量離子植入及擴散在及區域， 以形成一淺摻雜（shallow doped)層（一低濃度源極及汲極 區域或延伸區域）。 之後在如圖2(c)之步驟中，以APCVD將一厚度約1 〇奈 米的N S G·膜1 0 (第一氧化物膜）沉積至該基板上，而後以 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541613 A7 _B7 五、發明説明（12 ) LPC VD將一厚度約I 〇奈米的氮化矽膜丨丨沉積至該N $ G膜 10上。再者，以APCVD將一厚度約60奈米作為第二氧化 物膜的BPSG膜1 2 (硼濃度為百分之3 5，嶙濃度為百分之 4.5 )沉和、至遠亂化珍膜1 1上。在此步驟中，一 τ e 〇 $膜或 一電漿氧化物膜可用作第一氧化物膜以替化該N S g膜。 此外，一 P S G膜可用作第二氧化物膜以替化該BpSG膜。 在經攝氏800度10秒鐘之RTA退火處理後，該疊層膜 經回蝕而形成具有由BPSG (或PSG)、氮化矽及NsG膜製 成之三層結構之L D D的侧壁。 其次’在如圖2(d)之步驟中，在經一微影步驟及一離子 植入步驟後，一p-型摻雜層13及一 η -型摻雜層14形成摻 雜表面層以作為源極及沒極區域。其次，該B p s G膜1 2藉 由濕蚀刻以選擇性移除，以形成在複金屬閘極電極側邊具 有該氮化石夕膜1 1及N S G膜1 0的一 η -型MISFET及一 p -型 MISFET 〇 在此情況下，如果該氧化物膜係以習知之蒸氣H F触刻 法加以蚀刻，該N S G膜係經部份姓刻以移除該bpsg膜而 造成如圖3(a)之侧蝕刻部份，此由於製程中該氧化物膜之 破壞因而使BPSG膜對N S G膜之蝕刻選擇性變小。此外， 雖然圖3(a)未顯示，如果在後續之矽酸鹽形成步驟中，在 N S G膜側姓刻部份形成了碎酸鹽，可能會發生如碎酸鹽 層與一通道區域間接觸的電性失效。 另一方面，在本發明中，該碎基板係經浸入一由以重量 計佔百分比0.5之氫氟酸、百分比99.0的乙酸及百分比〇 5 -15- 本紙張尺度適用中國國家標準(CNS) A4规格（M〇x 297公釐） 541613 A7 ___ B7 五、發明説明（13 ) 之水組成之有機混合液5分鐘，經水洗乾燥後，以含有重 量計5 ppm之臭氧（〇3 )的水（以下稱臭氧溶液）清洗處理3 分鐘。完成之基板再以水清洗後乾燥之。 在本發明之結果中，如圖3 ( b )所示’蚀刻該隔離氧化 物膜2及N S G膜1 0之側蝕刻係受抑制。此因為在以由百分 比0.5之氫氟酸、百分比99.0的乙酸及百分比〇·5之水組成 之有機混合液進行濕姓刻時，一氧化物膜蚀刻速率之改變 係取決製程破壞之存在性小，以及各具有不同姓刻性質之 BPSG膜對N S G膜的氧化物膜的蝕刻選擇性係9.7，此比習 知濕蝕刻法的情況要大許多。 本發明中使用之混合液，具有一混合比率定為佔重量百 分比0.1至5.0之氫氟酸、佔重量百分比〇 1至5 〇之水及佔 其餘重量百分比的乙酸。此確保本發明的效果可以呈現。 另外，藉由臭氧溶液在濕蝕刻及乾燥步驟間對基板進行 之清洗處理，在該半導體基板之該P -型摻補層丨3及該n 一 型摻補層14上將形成一化學氧化物膜。在半導體基板上 出現污損之情形也受到抑制。因此可以形成一優良之秒酸 鹽層。此情形下，在臭氧溶液中之臭氧濃度係經妥善選擇 在以重量计〇· 1至150· 0 ppm間，而最佳條件可在實驗中適 當地選擇臭氧濃度及製程處理時間而加以設定。 此外，除了以臭氧溶液作清洗處理外，適當濃度之過氧 化氫溶液的處理也可適用。此情形下，該過氧化氫經妥i 選擇在以重量計佔百分比（)·〇〖至3G()間，而最佳條件可在 實驗中經由適當地選擇該過氧化氫濃度及製裎處理時間而 -16- ¥紙張尺度適财 ® ® g^(CNS)A4^(2!OX297&D " ----- 541613 A7 B7 五、發明説明（14 加以設定3 -製程的種類- 圖4(a)及4(b)係舉例說日H ^ L i 飞月依上述本發明具體實施例二種 供製造半導體裝置之部份製ρ 切I私步驟的橫截面圖。 圖4(a)說明由如圖2(d)夕丰既/心丄 步驟形成之雙層膜側壁的形 狀，其中一由熱氧化物膜製忐 吳I成 < 閘極絕緣膜，在一多晶矽 月^:或其他類似者在圖2(b)戶斤；士止丄 V 步驟中經圖案化以形成一 閘極電極後，仍維持在基妨μ 吞扳上而難以蝕刻。明確地說，在 圖2⑷之步驟中，φ回㈣成三層膜之侧壁，而同時未由 該三層膜側壁覆蓋之露出部份係經移除。其次，在圖2⑷ 之步驟中，使用上述具體實施例之蚀刻溶液以選擇性移除 BPSG (或P S G)膜。此時，以幾乎整個閘極絕緣膜作為 一熱氧化物膜而幾乎整個NSG膜均留存，該BpSG (或 p s G) 可被選擇性蝕刻。雖然此濕蝕刻可能在基板的表 面造成污損，隨後以過氧化氫溶液或一臭氧溶液加以沖洗 可使其具有一化學氧化物膜。另外，可抑制在半導體基板 的表面出現污損。因此可形成一優良之矽酸鹽層。在此例 中’臭氧溶液中臭氧濃度最適合之選擇介於以重量計〇1 至150.0 ppm的範圍，而最佳條件可在實驗中經由適當地 選擇該臭氧濃度及製程處理時間而加以設定。 圖4(b)說明由如圖2(d)之步驟形成單層膜之側壁形狀， 其中在圖2(b)之步驟中未具有氮化矽膜（SiN膜），而一由 熱氧化物膜製成之閘極絕緣膜維持在基板上而難以蚀刻。 明確地說，在圖2(c)之步驟中，由NSG及BPSG膜製成之 -17- 木紙張足度適用中國國家標準(CNS) A4规格（210X297公簦） 541613 A7 B7 五、發明説明（15 雙層膜經回蝕以形成側壁，而同時未由該雙層膜側壁覆蓋 义露出部份係經移除。其次，在圖2(d)之步驟中，使用上 述具體實施例之蝕刻溶液以選擇性移除該BPSG (或p s g) 膜。此時，以幾乎整個閘極絕緣膜作為一熱氧化物膜以及 幾乎整個NSG膜均留存，該BPSG (或PSG)膜即可以被選 擇蝕刻。雖然此濕蝕刻可能在矽基板的表面造成汙潰，隨 後以過氧化氫溶液或一臭氧溶液沖洗可使其具有一化學氧 化物膜。而且可抑制在半導體基板的表面出現污損。因此 可形成一優良之矽酸鹽層。另外，可除去有機溶劑組成。 同時在此例中，臭氧溶液中臭氧濃度最適合之選擇介於以 重量計〇·1至150.0 ppm的範圍，而最佳條件可在實驗中經 由適當地選擇該過氧化氫濃度及製程處理時間而加以設 定。 _其他具體實施例- f 依上述真體實施例中相同之處理方式完成，除了將使用 在上述濕蝕刻之具體實施例中之蝕刻溶液改變成以百分比 30之氫氟酸、百分比3.0之水及百分比94.0之IPA組成之 混合液’因而可形成雙層膜之側壁。結果，該隔離氧化物 膜2的蝕刻及N S G膜1 0之側蝕刻經抑制，而因此獲得需求 形狀之侧壁。 本發明中使用之混合液，具有一混合比率定為佔重量百 分比0.1至5.0之氫氟酸、佔重量百分比〇 1至5 〇之水及佔 其餘重量百分比的異丙醇。此確保本發明的效果可以呈 現。 -18- 本紙張尺度適用中理國家搮準(CNS) A4規格(210X跗7公犛） 541613
AT B7 五、發明説明（16 ) 此例中，當在濕缺刻溶液中之[P A溶液以等量之乙酸溶 液取代時，可以獲得相同之效果。 在上述具體實施例中，一氮化矽膜係疊置在N S G及 BPSG膜之間。然而本發明也可以適用在該二層膜之間未 疊置氮化碎膜之應用中。 當使用一 TEOS膜或一電漿氧化物膜以取代該N S G膜 時，也可以獲得如上述具體實施例相同之效果。 上述具體實施例描述了使用二種型式之氧化物膜之實 例。然而，本發明並未侷限於上述具體實施例，而且可應 用於存在不同蝕刻性質之三種或三種以上不同型式之氧化 物膜之情況。 當一 PSG膜或一 BSG膜使用代替BPSG膜時，如同上述 具體實施例的相同效果可以達到。 在上述具體實施例中，一 th-Si02膜被用作一閘極絕緣 膜。另一選擇是，藉由氮氧化該氧化秒或氮化碎以製成之 氮氧化矽也可用作一閘極絕緣膜。 -19- 衣紙張尺度適用中國國家標準(CNS) A4規格（210X 297公釐）

Claims (1)

  1. 541613 Λ8. . B8 C8 ________D8 六、申請專利範圍 1. 一種製造一半導體裝置的方法，該半導體裝置中的一 Μ I S電晶體提供一閘極絕緣膜在一半導體基板上及一問 極電極在該閘極絕緣膜上，該方法包含下列步驟： U)形成侧壁，係在該閘極電極之側邊上，該側壁包 含具有不同蝕刻性質的一第一氧化物膜及一第二氧化物 膜； (b )植入離子，係使用該側壁作為一遮罩以形成源極 及汲極區域；及 (c )選擇性移除該第二氧化物膜，係藉以含有氫氟酸 及一有機溶液之混合溶液蝕刻該侧壁。 2·如申請專利範圍第丄項之方法，其中在該步驟（a)中形成 一 N S G膜、一 T£〇s膜或一電漿氧化物膜成為該第一氧 化物膜，以及形成一 BPSG膜、一PSG膜或一BSG膜成 為該第二氧化物膜。 3.如申請專利範圍第1項之方法，其中在該步驟（c )中，該 混合溶液係具有一混合比率定義為佔重量百分比〇 1至 5·0之氫氟酸、佔重量百分比〇. 1至5.0之水及佔該其餘重 量百分比之乙酸的一溶液。 4·如申請專利範圍第丨項之方法，其中在該步驟（c )中，該 混合液係具有一混合比率定義為佔重量百分比〇丨至5 〇 之氫氟酸、佔重量百分比〇·1至5.0之水及佔該其餘重量 百分比之異丙醇的一溶液。 5.如申凊專利範圍第1項之方法，其中係以多晶矽、複金 屬或金屬形成該閘極電極。 ___-20-
    本紙張又度適用中國國家搮準(CNS) Α4規格(210X297公釐） 541613
    ό.如申請專利範圍第丨項之 、〜万决，其中該方法進一步包含 以一過氧化氫溶液或一臭 —i 虱/合液清洗該基板之咳步驟， 係在該步驟（C)後及一乾燥步驟前。 β 7如申：專利範園第6項之方法其中該過氧化氮溶液中 …氧化氨濃度係介於重量百分比001至30 0之範園 間。 9.如申請專利範圍第1項之方法 驟：
    裝 8·如申請專利範圍第6項之方 臭氧濃度係介於〇 · 1至1 5 〇. 0 法，其中該臭氧溶液中之該 PPm之範圍間。 該步驟（a )包含下列次步 形成該第-氧化物膜於該閘極電極之該頂部及側邊； 形成一氮化物膜於該第一氧化物膜上； 形成孩第二氧化物膜於該氮化物膜上；及 回蝕該第二氧化物膜以形成叠層膜之側壁，其係由一 實質上區段為L.形之該第—氧化物膜及氮化物膜及具扇 形區段（孩第二氧化物膜製成之一雙層膜所構成，
    而在該步驟（c )中，由實質上區段為L _形之該第一氧 化物膜及氮化物膜製成之該雙層膜之侧壁，係形成在該 閘極電極之侧邊上。 10. —種製造一半導體裝置的方法，其包含下列步驟： (a)形成一疊層膜於一基板上，該疊層膜包含各具不 同蚀刻性質之二種氧化物膜；及 (b )選擇性移除該疊層膜，係以含有氫氟酸及一有機 溶液之一混合液加以選擇性蝕刻， ~ 21 - 本紙張尺度適用中國國家標準(CNS) 規格(210X297公釐) 541613 λβ Β8 C8
    其中在步驟（b )中，使用該混合液以增高該二氧化物 膜之一對另一氧化物膜之蝕刻選擇性。 Η•如申請專利範圍第1〇項之方法，其中在該步驟（b)中， 該混合液係具有一混合比率定義為佔重量百分比〇 1至 5.0之氫氟酸、佔重量百分比〇.1至5 〇之水及佔該其餘= 量百分比之乙酸的一溶液。 12. 如申請專利範圍第i 〇項之方法，其中在該步驟（b)中， 該混合液係具有一混合比率定義為佔重量百分比〇 1至 5.0之氫氟酸、佔重量百分比〇.1至5·〇之水及佔該其餘重 重百为比之兴丙醇*的*一溶液。 13. —種製造具有一MIS電晶體之一半導體裝置的方法，該 方法包含下列步驟： 面 (a)形成一閘極氧化物膜於一半導體基板之一表 上 (b )形成一閘極電極在該閘極氧化物膜上，而該閘極 氧化物膜幾乎完全留存； (c )形成侧壁於遠問極電極之側邊上，該侧壁包含<-具有與該閘極氧化物膜不同触刻性質的氧化物膜，及移 除該閘極氧化物膜暴露之部份； (d)植入離子，係使用該側壁作為一遮罩供形成源極 及沒極區域， (e )蝕刻該側壁，係以含有氫氟酸及一有機溶液的一 混合液；及 (f)清洗該半導體基板，係在該步驟（e )後使用一過 -22- 本紙張尺度適用中國國家揉準(CNS) A4规格(210 X 297公釐) 541613 14. A8. . B8 C8 D8 申請專利範圍 氧化氫溶液或一臭氧溶液。 如申請專利範圍第1 3項之方法，其中在該步驟（f)中， 使用之該過氧化氫溶液中的該過氧化氫濃度係由重量百 分比0.01至30.0之範圍間選定，而該臭氧溶液中該臭氧 之濃度係由0.1至150.0 ppm之範圍間選定。 -23- 本紙張尺度適用中國國家揉準(CNS) A4規格(210 X 297公釐）
TW091110726A 2001-05-23 2002-05-22 Method for fabricating semiconductor device TW541613B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001153387A JP2002353443A (ja) 2001-05-23 2001-05-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW541613B true TW541613B (en) 2003-07-11

Family

ID=18997912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110726A TW541613B (en) 2001-05-23 2002-05-22 Method for fabricating semiconductor device

Country Status (5)

Country Link
US (1) US6613636B2 (zh)
JP (1) JP2002353443A (zh)
KR (1) KR100786923B1 (zh)
CN (1) CN1249795C (zh)
TW (1) TW541613B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268712B2 (en) 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648499B2 (ja) * 2002-07-19 2005-05-18 株式会社東芝 半導体装置の製造方法、及び、半導体装置
TWI299877B (en) * 2003-01-29 2008-08-11 Chunghwa Picture Tubes Ltd Method for manufacturing bus electrodes of plasma display panel
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
US8119537B2 (en) * 2004-09-02 2012-02-21 Micron Technology, Inc. Selective etching of oxides to metal nitrides and metal oxides
KR100565751B1 (ko) * 2004-12-29 2006-03-29 동부아남반도체 주식회사 반도체 소자의 제조 방법
WO2007045658A1 (en) * 2005-10-18 2007-04-26 Stmicroelectronics Crolles 2 Sas Selective removal of a silicon oxide layer
KR100845720B1 (ko) * 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
US7871885B2 (en) * 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
KR100958620B1 (ko) * 2007-12-14 2010-05-20 주식회사 동부하이텍 반도체 소자의 제조방법
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
KR101039492B1 (ko) * 2008-11-10 2011-06-08 강형석 변기의 병원균살균장치
KR101087939B1 (ko) * 2009-06-17 2011-11-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
FR2947369B1 (fr) * 2009-06-24 2011-08-19 Airbus France Procede et dispositif d'aide a la gestion d'un ravitaillement en vol
CN102420123A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 通过湿法刻蚀调节栅极侧壁层特征尺寸的工艺
TW202329238A (zh) * 2021-08-24 2023-07-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (zh) * 1991-03-27 1993-04-01 American Telephone & Telegraph
JP3238551B2 (ja) * 1993-11-19 2001-12-17 沖電気工業株式会社 電界効果型トランジスタの製造方法
US5504031A (en) * 1995-07-03 1996-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets
US5926715A (en) * 1997-06-04 1999-07-20 Mosel Vitelic Inc. Method of forming lightly-doped drain by automatic PSG doping
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6232232B1 (en) * 1998-04-07 2001-05-15 Micron Technology, Inc. High selectivity BPSG to TEOS etchant
US6365455B1 (en) * 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
JP3301994B2 (ja) * 1998-07-28 2002-07-15 松下電器産業株式会社 半導体装置の製造方法
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
US6492275B2 (en) * 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6734071B1 (en) * 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
US6451704B1 (en) * 2001-05-07 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268712B2 (en) 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
US8492259B2 (en) 2010-05-27 2013-07-23 United Microelectronics Corp. Method of forming metal gate structure

Also Published As

Publication number Publication date
US20020192915A1 (en) 2002-12-19
JP2002353443A (ja) 2002-12-06
US6613636B2 (en) 2003-09-02
KR100786923B1 (ko) 2007-12-17
CN1387238A (zh) 2002-12-25
CN1249795C (zh) 2006-04-05
KR20020090878A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
TW541613B (en) Method for fabricating semiconductor device
JP3451943B2 (ja) 半導体素子のキャパシタ形成方法
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
US6140024A (en) Remote plasma nitridation for contact etch stop
TW559926B (en) Method for fabricating semiconductor device
TWI271821B (en) Method for fabricating capacitor of semiconductor device
TW200841424A (en) Methods of etching into silicon oxide-containing material, methods of forming container capacitors, and methods of forming DRAM arrays
JP2006140488A (ja) ストレージキャパシタの製造方法及びストレージキャパシタ
JP2006216854A (ja) 半導体装置の製造方法
US6191047B1 (en) Etching process using a buffer layer
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
KR20030058317A (ko) 캐패시터의 제조 방법
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
JP2006191053A (ja) 半導体メモリ装置の製造方法
JP2003031659A (ja) ボーダレスコンタクト構造を有する半導体装置およびその製造方法
KR100312384B1 (ko) 반도체 소자의 캐패시터 형성 방법
TWI258844B (en) Method for manufacturing flash device
JP4170612B2 (ja) 半導体装置およびその製造方法
TW200418112A (en) Semiconductor device and manufacturing method thereof
KR100709578B1 (ko) 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법
JP2003045894A (ja) 半導体装置の製造方法
TWI267914B (en) Method of manufacturing semiconductor device
JPH02219231A (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
KR101016347B1 (ko) 반도체 소자의 제조 방법
KR100511908B1 (ko) 다마신 및 자기 정렬 콘택 공정을 이용한 반도체 소자의제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees