TW202329238A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202329238A
TW202329238A TW111130032A TW111130032A TW202329238A TW 202329238 A TW202329238 A TW 202329238A TW 111130032 A TW111130032 A TW 111130032A TW 111130032 A TW111130032 A TW 111130032A TW 202329238 A TW202329238 A TW 202329238A
Authority
TW
Taiwan
Prior art keywords
aforementioned
silicon oxide
oxide film
substrate processing
etching
Prior art date
Application number
TW111130032A
Other languages
English (en)
Inventor
香川興司
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202329238A publication Critical patent/TW202329238A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

[課題]提供一種「可相對於金屬膜及第2矽氧化膜,以高選擇比進行第1矽氧化膜之溼蝕刻」的技術。 [解決手段]根據一實施形態,提供一種基板處理方法,係對「形成了包含有金屬膜、第1矽氧化膜及含水量比第1矽氧化膜低的第2矽氧化膜之層積構造」的基板進行溼蝕刻,該基板處理方法,其特徵係,具備有:蝕刻工程,將藉由無水有機溶媒稀釋硫酸、過氧化氫及氫氟酸而成的蝕刻液,以使前述金屬膜、前述第1矽氧化膜及前述第2矽氧化膜同時被暴露於前述蝕刻液的方式,對前述基板供給前述蝕刻液,藉此,提高前述第1矽氧化膜相對於前述第2矽氧化膜及前述金屬膜的蝕刻選擇比而進行蝕刻。

Description

基板處理方法及基板處理裝置
本揭示,係關於基板處理方法及基板處理裝置。
在半導體裝置之製造中,係含有:溼蝕刻工程,選擇性地蝕刻被形成於基板上之複數個種類的膜。在專利文獻1,係揭示有如下述方法:使用HF水溶液,對基板進行溼蝕刻,該基板,係具備有作為第1絕緣膜的熱氧化SiO 2膜與作為被層積於第1絕緣膜上之第2絕緣膜的SiN膜或由CVD法所形成的SiON膜。在專利文獻1,係記載有如下述內容:在欲提高SiO 2膜相對於SiN膜的蝕刻選擇比時,係將HF濃度提高至5%左右,在欲進行非選擇蝕刻時,係降低HF濃度。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特許第3974028號公報
[本發明所欲解決之課題]
本揭示,係提供一種「可相對於金屬膜及第2矽氧化膜,以高選擇比進行第1矽氧化膜之溼蝕刻」的技術。 [用以解決課題之手段]
根據本揭示之一實施形態,提供一種基板處理方法,係對「形成了包含有金屬膜、第1矽氧化膜及含水量比第1矽氧化膜低的第2矽氧化膜之層積構造」的基板進行溼蝕刻,該基板處理方法,其特徵係,具備有:蝕刻工程,將藉由無水有機溶媒稀釋硫酸、過氧化氫及氫氟酸而成的蝕刻液,以使前述金屬膜、前述第1矽氧化膜及前述第2矽氧化膜同時被暴露於前述蝕刻液的方式,對前述基板供給前述蝕刻液,藉此,提高前述第1矽氧化膜相對於前述第2矽氧化膜及前述金屬膜的蝕刻選擇比而進行蝕刻。 [發明之效果]
根據上述實施形態,可相對於金屬膜及第2矽氧化膜,以高選擇比進行第1矽氧化膜之溼蝕刻。
圖1,係表示本揭示之基板處理方法的一實施形態之成為溼蝕刻處理的對象之層積構造的概略剖面圖。
在本實施形態中,溼蝕刻處理,係作為電容器形狀修正處理的一環而進行。溼蝕刻工程,係作為乾蝕刻工程的下個工程而進行。
在圖1,係表示溼蝕刻的對象即層積構造。層積構造,係從下層依序具有鎢膜(W)、氮化矽膜(SiN)、作為第1矽氧化膜的BPSG(Boro-phospho Silicate Glass、硼磷矽玻璃)膜、氮化矽膜(SiN)、作為第2矽氧化膜的TEOS (四乙氧矽)膜、氮化矽膜(SiN)、硬光罩(HM)。像這樣的層積構造,係被直接形成於矽晶圓等的基板(未圖示)之上,或經由另外一個以上的層(膜)被形成於基板之上。
圖1,係表示「將硬光罩(HM)作為蝕刻遮罩,對比鎢膜(W)更上側之層(膜)進行乾蝕刻而剛形成孔洞後」的狀態。溝槽之表面,係附著有於乾蝕刻時所產生的聚合物(P)。
在本實施形態之溼蝕刻中,係要求從圖1所示的狀態,如圖2所示般,一邊抑制W膜及TEOS膜之蝕刻,一邊對BPSG膜進行溼蝕刻。如圖3概略地所示般,被深蝕刻至TEOS膜並不佳。具體而言,係例如要求滿足「BPSG之蝕刻率/TEOS之蝕刻率>4」且滿足「W膜之蝕刻率<10Å/min」這樣的條件。
又,與此同時,在本實施形態之溼蝕刻中,係亦要求將在前工程之乾蝕刻工程中所產生的聚合物(P)去除。聚合物,係不限於圖示者,可能附著於蝕刻對象物的表面(層積構造的表面(最上層之上面)及凹部(孔或溝)的內壁面)。
為了達成上述目的,本實施形態中所使用的蝕刻液之組成,係可設成為如以下般者。 硫酸(H 2SO 4):0.5~30wt% 過氧化氫(H 2O 2):0.1~10wt% 氫氟酸(HF):0.005~1wt% 剩餘部分:無水有機溶媒及主要源自原材料之水分原料(亦包含不可避免存在於原料中之微量的雜質)
較佳為,蝕刻液之組成,係可設成為如以下所述。 硫酸(H 2SO 4):1~15wt%, 過氧化氫(H 2O 2):0.2~2wt%, 氫氟酸(HF):0.005~0.5wt%, 剩餘部分:無水有機溶媒及主要源自原材料之水分(亦包含不可避免存在於原料中之微量的雜質)
氫氟酸(HF)之含有量,係更佳為約0.01wt%。
另外,上述蝕刻液之組成,係藉由一般的計算方法來進行計算。具體而言,例如當在蝕刻液包含了100g例如98%濃度之硫酸的情況下,係作為蝕刻液中含有98g的硫酸與2g的水者而進行計算。
由上述組成可理解,蝕刻液之主成分,係由對於有機物去除具有效果的硫酸與過氧化氫之混合物即SPM(硫酸過氧化氫混合物)及對於矽氧化膜去除具有效果的HF(氫氟酸)所構成。為了同時進行矽氧化膜之溼蝕刻及聚合物之去除而使用具有像這樣的主成分之藥液,係本身為眾所皆知,省略關於主成分的詳細說明。
作為上述主成分,可使用通常被用於半導體裝置製造用途的濃度者。具體而言,例如作為硫酸(H 2SO 4),係使用濃度為98wt%左右者,作為過氧化氫(H 2O 2),係使用濃度為31~35wt%左右者,作為氫氟酸(HF),係使用濃度為50wt%左右者。在像這樣的工業上常用之藥劑,係為了穩定化而刻意或不可避免地含有水分。
本實施形態,係其特徵在於,使用無水有機溶媒以代替在溼蝕刻液中通常被使用作為溶媒的水。使用實質上不含有水分的無水有機溶媒作為占據蝕刻液之組成的大部分,藉此,即便在上述原料含有水分,亦可將最後獲得之蝕刻液所含有的水分抑制得較低例如未滿3%。關於藉此所獲得的效果,係如後所述。
作為無水有機溶媒,係例示有CH 3COOH(乙酸)、IPA(異丙醇)、乙二醇、甘油、丙酮。在該些中,吾人認為目前特別適宜的為CH 3COOH及乙二醇。
通常被用於半導體裝置製造用途之無水有機溶媒(上述所列舉者)的純度,係如以下所述。 CH 3COOH:>99.7% IPA:>99.99% 乙二醇:>99.5% 甘油:>99.0% 丙酮:>99.7% 總體而言,上述所列舉之無水有機溶媒的含水量,係亦可認為未滿1wt%。
溼蝕刻時之蝕刻液的溫度,係可從常溫至80℃左右的溫度範圍適當地進行選擇。 [實施例]
對於以下兩種類之蝕刻液,進行了確認蝕刻選擇比的試驗。
<蝕刻液1> H 2SO 4:6.67(wt%) H 2O 2:0.71(wt%) HF:0.15(wt%) CH 3COOH:90.22(wt%) 剩餘部分:水分(約2.25wt%)
<蝕刻液2> 60℃處理 H 2SO 4:6.67(wt%) H 2O 2:0.71(wt%) HF:0.15(wt%) 乙二醇:90.40(wt%) 剩餘部分:水分(約2.07wt%)
使用以下者作為試驗片。 (A)在矽晶圓上形成有厚度6000Å的BPSG膜者 (B)在矽晶圓上形成有厚度3400Å的TEOS膜者 (C)在矽晶圓上形成厚度1000Å的SiO膜,進一步在其上形成有厚度300Å的W膜者
使蝕刻液充滿於燒杯,將試驗片(A)、(B)、(C)浸泡於蝕刻液中30秒、60秒或90秒。蝕刻液1之溫度為常溫,蝕刻液2為60℃。其後,將試驗片浸泡於充滿了DIW的燒杯60秒,藉此,進行了DIW沖洗。其後,藉由進行送風的方式,使試驗片乾燥。蝕刻前後之BPSG膜及TEOS膜的膜厚,係使用分光橢圓偏振儀法來進行測定。又,蝕刻前後之W膜的膜厚,係使用四點探針法來進行測定。
在下述表1表示使用了蝕刻液1時的試驗結果,在下述表2表示使用了蝕刻液2時的試驗結果。
如由上述表1及表2明確得知,BPSG膜相對於TEOS膜之蝕刻選擇比,係在使用了蝕刻液1的情況下為17.5~19.5,在使用了蝕刻液2的情況下為12.2~14.2,任一情況皆表示大幅超過目標值即4的值。
又,W膜之蝕刻率,係在使用了蝕刻液1的情況下為約1.23Å/min,在使用了蝕刻液2的情況下為約1.97Å/min,表示大幅小於未滿10Å/min這樣的目標之值。另外,上述蝕刻率,係雖基於處理時間60秒時的資料來算出,但即便基於30秒及90秒時的資料來算出,亦明確得知遠小於10Å/min。另外,BPSG膜相對於W膜之蝕刻選擇比,係在使用了蝕刻液1的情況下為約41.7~52.0,在使用了蝕刻液2的情況下為約5.1~8.8,任一情況皆足夠大。
從上述明確得知,使用利用了無水有機溶媒之含水量少的蝕刻液作為溶媒,藉此,可增大BPSG膜相對於TEOS膜之蝕刻選擇比且減小W的蝕刻率。
對於上述試驗結果,發明者,係考慮如以下般。
矽氧化膜與氟化氫欲發生反應,係如下式所示般,需要經由H 2O生成HF 2 -。 2HF + H 2O → HF 2 -+ H 3O +SiO 2+ 2HF 2 -+ 2H 3O +→ SiF 4+ 4H 2O
矽氧化膜之含水量,係存在BPSG>TEOS> Th-O x這樣的關係。
當足夠量的H 2O存在於蝕刻液中時(在例如溶媒為水的情況下),由於無論矽氧化膜之種類如何皆會生成充分的HF 2-,因此,由矽氧化膜之種類所導致的蝕刻率不會產生較大之差。
另一方面,如上述實施形態般,在蝕刻液之溶媒為無水有機溶媒的情況下,係於蝕刻液中未生成足夠量的HF 2 -。在該情況下,從矽氧化膜供給H 2O。因此,含水量多之BPSG的蝕刻率雖變高,但含水量少之TEOS的蝕刻率變低。吾人認為此係BPSG膜相對於TEOS膜之蝕刻選擇比變大的原因。
吾人認為,W之蝕刻,係主要依照下式而發生者。 W + 2H 2O 2→ WO 2+ 2H 2O WO 2→ W 2O 5→ ・・・ → WO 3(氧化之進行) WO 3+ H 2O → H 2WO 4H 2WO 4+ H 2O → H 3O ++ HWO 4 -由上式可知,W之蝕刻,係在幾乎沒有H 2O 2及H 2O的條件下不進行。因此,吾人認為,在蝕刻液之溶媒為無水有機溶媒的上述試驗中,W之蝕刻,係幾乎沒有進行。
從上述理論明確得知,基於上述實施形態之溼蝕刻技術,係可使用於含水量不同的兩種類以上之矽氧化膜的選擇性蝕刻。
上述溼蝕刻處理,係亦可藉由單片式基板處理裝置及批次式基板處理裝置之任一者來進行。
在圖4中,概略地表示單片式基板處理裝置的一例。單片式之基板處理裝置16,係具備有腔室20。腔室20內,係設置有:基板保持機構30;至少一個噴嘴40;及液承接杯50。基板保持機構30,係具備有:基板保持部31;旋轉軸32;及旋轉驅動部33。基板保持部31,係被構成為真空卡盤或機械卡盤,以水平姿勢保持基板。旋轉驅動部33,係經由旋轉軸32使基板保持部31及其上所保持的基板繞垂直軸線旋轉。處理流體供給源70,係將所需的處理液(處理流體)供給至噴嘴40。液承接杯50,係回收從旋轉之基板飛散的處理液。處理液,係從形成於液承接杯50之底部的排液口51被排出至基板處理裝置16的外部。從被設置於腔室20之頂部的FFU221向下吐出清淨氣體。另一方面,經由被形成於液承接杯50之底部的排氣口52,吸引液承接杯50之內部,藉此,清淨氣體被吸入到液承接杯50內。隨著清淨氣體之流動,從基板飛散之處理液的霧氣自液承接杯50被排出。控制部60依照預定處理配方,使藉由基板保持機構30所保持的基板旋轉且將前述蝕刻液及沖洗液等的所需要之處理液從噴嘴40供給至旋轉的基板,藉此,進行對於基板之一連串的液處理。亦可在第1沖洗階段及第2沖洗階段的2階段進行沖洗工程。亦可使用前述無水有機溶媒進行第1沖洗階段,使用DIW進行第2沖洗階段。
參閱圖5,說明批次式之基板處理裝置的一例。批次式之基板處理裝置,係具有:至少兩個批次式的基板處理單元100;及未圖示的基板搬送機,在至少兩個處理單元100間搬送基板。基板處理單元100,係具有:內槽102,儲存處理液;及外槽104,流入有從內槽102溢流的處理液。循環管線106之一端被連接於外槽104。在內槽102內,係設置有噴嘴108,在噴嘴108,係連接有循環管線106的另一端。在循環管線106,係介設有循環泵P、加熱器H等的調溫器、粒子過濾器F。處理液,係在離開內槽102後,以通過外槽104、循環管線106、噴嘴108返回到內槽102的方式進行循環。使以垂直姿勢且沿水平方向等間隔地被保持於在上下方向為可動的基板保持具110之複數個基板浸泡於儲存在內槽102的處理液中,藉此,進行該基板之蝕刻處理。控制部120依照預定處理配方,使至少兩個批次式的基板處理單元100動作,藉此,進行對於基板之一連串的液處理。此時,以一個批次式的基板處理單元100進行使用了前述蝕刻液之蝕刻處理,並以另一個批次式的基板處理單元100進行沖洗處理。
前述控制部60、120,係例如由電腦所構成,該電腦,係例如具備有演算處理部與記憶部。在記憶部,係儲存有程式,該程式,係控制在基板處理裝置(系統)中所執行的各種處理。演算處理部,係藉由讀出並執行被記憶於記憶部之程式的方式,控制基板處理裝置的動作。上述程式,係能以儲存於電腦可讀取之記憶媒體的狀態提供。作為電腦可讀取之記憶媒體,係例如有硬碟(HD)、軟碟片(FD)、光碟(CD)、磁光碟(MO)、記憶卡等。
吾人應瞭解,本次所揭示之實施形態,係在所有方面皆為例示而並非用以限制本發明。上述實施形態,係亦可在不脫離添附之申請專利範圍及其主旨的情況下,以各種形態進行省略、置換、變更。
基板,係不限定於半導體晶圓,亦可為玻璃基板、陶瓷基板等的在半導體裝置之製造中所使用的其他種類之基板。
W:金屬膜(鎢膜) BPSG:第1矽氧化膜(硼磷矽玻璃膜) TEOS:第2矽氧化膜(四乙氧矽膜)
[圖1]表示「藉由基板處理方法之一實施形態,選擇性地進行溼蝕刻」的層積膜構造之一例的概略剖面圖。 [圖2]表示一實施形態中之作為目標的蝕刻結果之一例的層積構造的概略剖面圖。 [圖3]表示不期望之蝕刻結果的一例之層積構造的概略剖面圖。 [圖4]表示使用於基板處理方法之實施的基板處理裝置之一例的概略圖。 [圖5]表示使用於基板處理方法之實施的基板處理裝置之其他例的概略圖。
BPSG:第1矽氧化膜(硼磷矽玻璃膜)
HM:硬光罩
TEOS:第2矽氧化膜(四乙氧矽膜)
W:金屬膜(鎢膜)
SiN:氮化矽膜

Claims (14)

  1. 一種基板處理方法,係對「形成了包含有金屬膜、第1矽氧化膜及含水量比第1矽氧化膜低的第2矽氧化膜之層積構造」的基板進行溼蝕刻,該基板處理方法,其特徵係,具備有: 蝕刻工程,將藉由無水有機溶媒稀釋硫酸、過氧化氫及氫氟酸而成的蝕刻液,以使前述金屬膜、前述第1矽氧化膜及前述第2矽氧化膜同時被暴露於前述蝕刻液的方式,對前述基板供給前述蝕刻液,藉此,提高前述第1矽氧化膜相對於前述第2矽氧化膜及前述金屬膜的蝕刻選擇比而進行蝕刻。
  2. 如請求項1之基板處理方法,其中, 前述無水有機溶媒,係乙酸、IPA(異丙醇)、乙二醇、甘油或丙酮。
  3. 如請求項1之基板處理方法,其中, 前述無水有機溶媒,係乙酸或乙二醇。
  4. 如請求項1~3中任一項之基板處理方法,其中, 前述金屬膜,係鎢膜, 前述第1矽氧化膜,係BPSG(硼磷矽玻璃), 前述第2矽氧化膜,係TEOS(四乙氧矽)。
  5. 如請求項1~3中任一項之基板處理方法,其中, 藉由前述蝕刻液,同時去除附著在被暴露於前述蝕刻液的前述層積構造之表面的聚合物。
  6. 如請求項1~3中任一項之基板處理方法,其中, 前述蝕刻液之溫度,係在常溫至80℃的範圍內。
  7. 如請求項1~3中任一項之基板處理方法,其中, 前述第1矽氧化膜相對於前述第2矽氧化膜之蝕刻選擇比,係大於4。
  8. 如請求項1~3中任一項之基板處理方法,其中, 前述金屬膜之蝕刻率,係未滿10Å/min(埃/分鐘)。
  9. 如請求項1~3中任一項之基板處理方法,其中, 前述蝕刻液,係包含有0.01~15wt%的硫酸與0.1~10 wt%的過氧化氫與0.005~1wt%的氫氟酸,剩餘部分由前述無水有機溶媒和前述硫酸、前述氫氟酸及前述過氧化氫之原液所含有的水分所構成。
  10. 如請求項1~3中任一項之基板處理方法,其中, 前述蝕刻液,係包含有1~15wt%的硫酸與0.2~2wt%的過氧化氫與0.005~0.5wt%的氫氟酸,剩餘部分由前述無水有機溶媒和前述硫酸、前述氫氟酸及前述過氧化氫之原液所含有的水分所構成。
  11. 如請求項1~3中任一項之基板處理方法,其中, 溼蝕刻之對象即前述層積構造,係具備有由作為最下層之鎢所構成的前述金屬膜、由被形成於前述金屬膜上之BPSG(硼磷矽玻璃)所構成的前述第1矽氧化膜及由被形成於前述第1矽氧化膜上之TEOS(四乙氧矽)所構成的前述第2矽氧化膜,並形成有從前述層積構造之最上部至前述金屬膜之表面連續地沿層積方向延伸的溝槽。
  12. 如請求項11之基板處理方法,其中, 前述層積構造,係在前述金屬膜與前述第1矽氧化膜之間、前述第1矽氧化膜與前述第2矽氧化膜之間分別具備有矽氮化膜。
  13. 如請求項12之基板處理方法,其中, 前述層積構造,係具備有被直接設置於前述第2矽氧化膜上的矽氧化膜與被直接設置於該矽氧化膜上的硬遮罩層,前述層積構造,係具有藉由將前述硬遮罩作為蝕刻遮罩且進行乾蝕刻而形成的前述溝槽,因前述乾蝕刻而產生之聚合物會附著於前述溝槽的內壁面,前述聚合物被前述蝕刻液去除。
  14. 一種基板處理裝置,其特徵係,具備有: 基板保持部,保持基板; 蝕刻液供給部,將蝕刻液供給至被保持於前述基板保持部的基板;及 控制部,控制前述基板處理裝置的動作,執行如請求項1~3中任一項之基板處理方法。
TW111130032A 2021-08-24 2022-08-10 基板處理方法及基板處理裝置 TW202329238A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021136507 2021-08-24
JP2021-136507 2021-08-24

Publications (1)

Publication Number Publication Date
TW202329238A true TW202329238A (zh) 2023-07-16

Family

ID=85321922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130032A TW202329238A (zh) 2021-08-24 2022-08-10 基板處理方法及基板處理裝置

Country Status (5)

Country Link
JP (1) JPWO2023026887A1 (zh)
KR (1) KR20240046254A (zh)
CN (1) CN117836910A (zh)
TW (1) TW202329238A (zh)
WO (1) WO2023026887A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857042B2 (ja) * 1993-10-19 1999-02-10 新日本製鐵株式会社 シリコン半導体およびシリコン酸化物の洗浄液
JP2002353443A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20100042723A (ko) * 2008-10-17 2010-04-27 주식회사 동부하이텍 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의 제조방법
JP7250566B2 (ja) * 2019-02-26 2023-04-03 東京エレクトロン株式会社 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
JPWO2023026887A1 (zh) 2023-03-02
CN117836910A (zh) 2024-04-05
WO2023026887A1 (ja) 2023-03-02
KR20240046254A (ko) 2024-04-08

Similar Documents

Publication Publication Date Title
JP3662472B2 (ja) 基板表面の処理方法
KR100685738B1 (ko) 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
JP7114842B2 (ja) 半導体基板の残渣を除去するための洗浄用調合物
TWI582230B (zh) A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution
KR102499429B1 (ko) 세정 제형
JP3889271B2 (ja) 半導体装置の製造方法
TWI434149B (zh) 洗淨用組成物、半導體元件之製法
JP2010515245A (ja) 窒化ケイ素の選択的除去のための組成物および方法
TW201734192A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
US6835667B2 (en) Method for etching high-k films in solutions comprising dilute fluoride species
TWI385720B (zh) Etching composition and etching treatment method
CN102598220B (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
JPWO2019167970A1 (ja) アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
WO2011086876A1 (ja) シリコンウェーハの表面浄化方法
TW202329238A (zh) 基板處理方法及基板處理裝置
WO2020044862A1 (ja) 基板処理方法及び基板処理装置
US20240055273A1 (en) Wet Etching Solution and Wet Etching Method
JP2004260189A (ja) 洗浄液及びこれを利用した基板の洗浄方法
TW453904B (en) Method for cleaning semiconductor wafer surface
JP3749860B2 (ja) ポリマー除去方法およびポリマー除去装置
JP4237762B2 (ja) 半導体装置の製造方法
KR100247930B1 (ko) 세정용액및이를이용한세정방법
JP2005311316A (ja) エッチング用組成物及びエッチング処理方法
US20030119331A1 (en) Method for manufacturing semiconductor device
JP2004063513A (ja) 半導体基板の洗浄乾燥方法