CN117836910A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN117836910A
CN117836910A CN202280055317.8A CN202280055317A CN117836910A CN 117836910 A CN117836910 A CN 117836910A CN 202280055317 A CN202280055317 A CN 202280055317A CN 117836910 A CN117836910 A CN 117836910A
Authority
CN
China
Prior art keywords
substrate processing
silicon oxide
oxide film
etching
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280055317.8A
Other languages
English (en)
Inventor
香川兴司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117836910A publication Critical patent/CN117836910A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

提供一种能够相对于金属膜及第二氧化硅膜以高选择比对第一氧化硅膜进行湿蚀刻的技术。根据一个实施方式，提供一种用于对基板进行湿蚀刻的基板处理方法，该基板形成有包括金属膜、第一氧化硅膜以及第二氧化硅膜的层叠构造，所述第二氧化硅膜的含水量比所述第一氧化硅膜的含水量低，该基板处理方法包括蚀刻工序，在所述蚀刻工序中，以使所述金属膜、所述第一氧化硅膜以及所述第二氧化硅膜同时暴露在蚀刻液中的方式向所述基板供给所述蚀刻液，由此，提高所述第一氧化硅膜相对于所述第二氧化硅膜及所述金属膜的蚀刻选择比地进行蚀刻，其中，所述蚀刻液是利用无水有机溶剂将硫酸、过氧化氢以及氢氟酸稀释而成的蚀刻液。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及一种基板处理方法和基板处理装置。
背景技术
在半导体装置的制造工序中，包括选择性地对形成于基板上的多种膜进行蚀刻的湿蚀刻工序。在专利文献1中公开了以下方法：使用HF水溶液来对具备作为第一绝缘膜的热氧化SiO2膜、以及层叠于第一绝缘膜上的作为第二绝缘膜的SiN膜(或者通过CVD法得到的SiON膜)的基板进行湿蚀刻。在专利文献1中记载了：在想要提高SiO2膜相对于SiN膜的蚀刻选择比时，使HF浓度提高到5％左右，在想要进行非选择蚀刻时，使HF浓度降低。
现有技术文献
专利文献
专利文献1：日本专利第3974028号公报
发明内容
发明要解决的问题
本公开提供一种能够相对于金属膜及第二氧化硅膜以高选择比对第一氧化硅膜进行湿蚀刻的技术。
用于解决问题的方案
根据本公开的一个实施方式，提供一种用于对基板进行湿蚀刻的基板处理方法，所述基板形成有包括金属膜、第一氧化硅膜以及第二氧化硅膜的层叠构造，所述第二氧化硅膜的含水量比所述第一氧化硅膜的含水量低，所述基板处理方法包括蚀刻工序，在所述蚀刻工序中，以使所述金属膜、所述第一氧化硅膜以及所述第二氧化硅膜同时暴露在蚀刻液中的方式向所述基板供给所述蚀刻液，由此，提高所述第一氧化硅膜相对于所述第二氧化硅膜及所述金属膜的蚀刻选择比地进行蚀刻，其中，所述蚀刻液是利用无水有机溶剂将硫酸、过氧化氢以及氢氟酸稀释而成的蚀刻液。
发明的效果
根据上述实施方式，能够相对于金属膜及第二氧化硅膜以高选择比对第一氧化硅膜进行湿蚀刻。
附图说明
图1是示出通过基板处理方法的一个实施方式选择性地进行湿蚀刻的层叠膜构造的一例的概要截面图。
图2是示出一个实施方式中的作为目标的蚀刻结果的一例的层叠构造的概要截面图。
图3是示出不期望的蚀刻结果的一例的层叠构造的概要截面图。
图4是示出用于实施基板处理方法的基板处理装置的一例的概要图。
图5是示出用于实施基板处理方法的基板处理装置的其它例的概要图。
具体实施方式
图1是示出作为本公开的基板处理方法的一个实施方式所涉及的湿蚀刻处理的对象的层叠构造的概要截面图。
在本实施方式中，湿蚀刻处理被作为电容器形状校正处理的一环来进行。湿蚀刻工序被作为干蚀刻工序的下一工序来进行。
在图1中示出了作为湿蚀刻的对象的层叠构造。层叠构造从下层起依次具有钨膜(W)、氮化硅膜(SiN)、作为第一氧化硅膜的BPSG(Boro-phospho Silicate Glass、硼磷硅玻璃)膜、氮化硅膜(SiN)、作为第二氧化硅膜的TEOS(四乙氧基硅烷)膜、氮化硅膜(SiN)、硬掩模(HM)。这样的层叠构造直接形成于硅晶圆等基板(未图示)上、或者隔着一个以上的其它层(膜)形成于基板上。
图1示出了紧接通过将硬掩模(HM)作为蚀刻掩模对比钨膜(W)靠上侧的层(膜)进行干蚀刻而形成了空孔之后的状态。在沟槽的表面附着有在进行干蚀刻时产生的聚合物(P)。
在本实施方式所涉及的湿蚀刻中，要求在图1所示的状态下如图2所示那样抑制对W膜和TEOS膜的蚀刻并且对BPSG膜进行湿蚀刻。如图3概要性地示出的那样较深地蚀刻到TEOS膜为止是不优选的。具体地说，例如，要求满足“BPSG的蚀刻速率/TEOS的蚀刻速率>4”且满足“W膜的蚀刻速率”这个条件。
另外，与此同时，在本实施方式的湿蚀刻中还要求将在作为前一工序的干蚀刻工序中产生的聚合物(P)去除。聚合物不限于图示的物质，并且其可能附着于蚀刻对象物的表面(层叠构造的表面(最上层的上表面)以及凹部(孔或槽)的内壁面)。
为了达成上述的目的，在本实施方式中使用的蚀刻液的组成能够设为如下那样。
硫酸(H2SO4)：0.01wt％～15wt％
过氧化氢(H2O2)：0.1wt％～10wt％
氢氟酸(HF)：0.005wt％～1wt％
其余成分：无水有机溶剂以及主要源自原料(是指用于调配蚀刻液的原液。下面相同)的水分(也包含在原料中不可避免地存在的微量的杂质)
优选的是，蚀刻液的组成能够设为如下所示那样。
硫酸(H2SO4)：1wt％～15wt％，
过氧化氢(H2O2)：0.2wt％～2wt％，
氢氟酸(HF)：0.005wt％～0.5wt％，
其余成分：无水有机溶剂以及主要源自原料的水分(也包含在原料中不可避免地存在的微量的杂质)
氢氟酸(HF)的含量更优选的是约为0.01wt％。
此外，上述的蚀刻液的组成是通过一般的计算方法计算出的。具体地说，例如，在蚀刻液中包含100g的例如98％浓度的硫酸的情况下，计算为蚀刻液中包含98g的硫酸和2g的水。
如根据上述的组成所能够理解的那样，蚀刻液的主要成分包括SPM(硫酸过氧化氢溶液)和HF(氢氟酸)，该SPM(硫酸过氧化氢溶液)是对于去除有机物而言有效的、硫酸与过氧化氢的混合物，该HF(氢氟酸)对于去除氧化硅膜而言是有效的。为了同时进行氧化硅膜的湿蚀刻和聚合物的去除而使用具有这样的主要成分的药液本身是公知的，省略对于主要成分的详细说明。
作为上述主要成分，能够使用通常用于半导体装置制造的用途的浓度。具体地说，例如，作为硫酸(H2SO4)使用浓度为98wt％左右的硫酸，作为过氧化氢(H2O2)使用浓度为31wt％～35wt％左右的过氧化氢，作为氢氟酸(HF)使用浓度为50wt％左右的氢氟酸。在这样的在工业上常用的药剂中为了稳定化而有意地或者不可避免地含有水分。
本实施方式的特征是使用无水有机溶剂来取代在湿蚀刻液中一般被用作溶剂的水。通过将实质上不包含水分的无水有机溶剂用作占蚀刻液的组成的大半部分的溶剂，即使在上述的原料中包含水分，也能够将最终得到的蚀刻液中包含的水分抑制得少、例如小于3％。在后文中叙述由此得到的效果。
作为无水有机溶剂，例示出CH3COOH(乙酸)、IPA(异丙醇)、乙二醇、甘油、丙酮。在这些无水有机溶剂中，目前被认为特别适合的无水有机溶剂是CH3COOH和乙二醇。
一般被用于半导体装置制造的用途的无水有机溶剂(在上述列表中举出的无水有机溶剂)的纯度如下所示。
CH3COOH：>99.7％
IPA：>99.99％
乙二醇：>99.5％
甘油：>99.0％
丙酮：>99.7％
总而言之，可以认为在上述列表中举出的无水有机溶剂的含水量小于1wt％。
湿蚀刻时的蚀刻液的温度能够从常温到80℃左右的温度范围中适当选择。
实施例
对以下两种蚀刻液进行了用于确认蚀刻选择比的试验。
<蚀刻液1>
H2SO4：6.67(wt％)
H2O2：0.71(wt％)
HF：0.15(wt％)
CH3COOH：90.22(wt％)
其余成分：水分(约2.25wt％)
<蚀刻液2>
60℃处理
H2SO4：6.67(wt％)
H2O2：0.71(wt％)
HF：0.15(wt％)
乙二醇：90.40(wt％)
其余成分：水分(约2.07wt％)
使用以下试验片。
(A)在硅晶圆上形成有厚度为的BPSG膜的试验片
(B)在硅晶圆上形成有厚度为的TEOS膜的试验片
(C)在硅晶圆上形成有厚度为的SiO膜并且在该SiO膜上形成有厚度为的W膜的试验片
在烧杯中装满蚀刻液，并将试验片(A)、(B)、(C)浸在蚀刻液中30秒、60秒或90秒。蚀刻液1的温度设为了常温，蚀刻液2设为了60℃。之后，通过将试验片浸在装满DIW的烧杯中60秒来进行DIW冲洗。之后，通过进行送风来使试验片干燥。使用光谱椭圆光度法测定出了蚀刻前后的BPSG膜和TEOS膜的膜厚。另外，使用四探针法测定出了蚀刻前后的W膜的膜厚。
在下述的表1中示出使用了蚀刻液1的情况下的试验结果，在下述的表2中示出使用了蚀刻液2的情况下的试验结果。
[表1]
<蚀刻液1>
[表2]
<蚀刻液2>
根据上述的表1和表2明确可知，在使用了蚀刻液1的情况下，BPSG膜相对于TEOS膜的蚀刻选择比是17.5～19.5，在使用了蚀刻液2的情况下，BPSG膜相对于TEOS膜的蚀刻选择比是12.2～14.2，在任一情况下均示出了大幅地高于作为目标值的4的值。
另外，在使用了蚀刻液1的情况下，W膜的蚀刻速率约为在使用了蚀刻液2的情况下，W膜的蚀刻速率约为/>均示出了相比于小于/>这一目标而言大幅地减小的值。此外，上述的蚀刻速率是基于处理时间为60秒时的数据计算出的，但是明确可知，即使基于30秒和90秒时的数据进行计算，也远远小于/>此外，在使用了蚀刻液1的情况下，BPSG膜相对于W膜的蚀刻选择比约为41.7～52.0，在使用了蚀刻液2的情况下，BPSG膜相对于W膜的蚀刻选择比约为5.1～8.8，在任一情况下均足够大。
根据以上记载明确可知，通过使用将无水有机溶剂用作溶剂的、含水量少的蚀刻液，能够增大BPSG膜相对于TEOS膜的蚀刻选择比，且减小W的蚀刻速率。
对于上述的试验结果，发明人如以下这样考虑。
如下式所示，为了进行氧化硅膜与氟化氢的反应，需要借助H2O来生成HF2 -。
2HF+H2O→HF2 -+H3O+
SiO2+2HF2 -+2H3O+→SiF4+4H2O
关于氧化硅膜的含水量，存在BPSG>TEOS>Th-Ox这样的关系。
当设为在蚀刻液中存在足够量的H2O时(例如在溶剂是水的情况下)，无论什么种类的氧化硅膜都能生成足够的HF2 -，因此，不会由于氧化硅膜的种类而使蚀刻速率产生较大差异。
另一方面，如上述实施方式那样，在蚀刻液的溶剂是无水有机溶剂的情况下，在蚀刻液中不能生成足够量的HF2 -。在该情况下，会从氧化硅膜供给H2O。因而，含水量多的BPSG的蚀刻速率变高，含水量少的TEOS的蚀刻速率变低。认为该情况是BPSG膜相对于TEOS膜的蚀刻选择比变大的原因。
认为W的蚀刻主要按照下式而产生。
W+2H2O2→WO2+2H2O
WO2→W2O5→…→WO3(氧化有进展)
WO3+H2O→H2WO4
H2WO4+H2O→H3O++HWO4 -
根据上式可知的是，在几乎不存在H2O2和H2O的条件下，W的蚀刻无进展。因而，认为在蚀刻液的溶剂是无水有机溶剂的上述试验中，W的蚀刻几乎无进展。
根据上述的理论明确可知，基于上述实施方式的湿蚀刻技术能够用于对含水量不同的两种以上的氧化硅膜进行选择性蚀刻。
上述的湿蚀刻处理能够通过单片式基板处理装置和批量式基板处理装置中的任一方来进行。
在图4中概要性地示出单片式基板处理装置的一例。单片式基板处理装置16具备腔室20。在腔室20内设置有基板保持机构30、至少一个喷嘴40、以及液体接收杯50。基板保持机构30具备基板保持部31、旋转轴32以及旋转驱动部33。基板保持部31构成为真空保持盘(保持盘：chuck)或机械保持盘，将基板以水平姿势保持。旋转驱动部33借助旋转轴32来使基板保持部31和被保持于该基板保持部31的基板绕铅直轴线旋转。处理流体供给源70向喷嘴40供给所需的处理液(处理流体)。液体接收杯50回收从旋转的基板飞散出的处理液。处理液从形成于液体接收杯50的底部的排液口51被排出到基板处理装置16的外部。从设置于腔室20的顶部的FFU 21向下喷出清洁气体。另一方面，经由形成于液体接收杯50的底部的排气口52对液体接收杯50的内部进行吸引，由此将清洁气体吸引到液体接收杯50内。从基板飞散出的处理液的雾沫随着清洁气体的流动而被从液体接收杯50排出。控制部60按照规定的处理制程使由基板保持机构30保持的基板旋转，且从喷嘴40向旋转的基板供给前述的蚀刻液和冲洗液等所需的处理液，由此对基板进行一系列的液处理。关于冲洗工序，可以通过第一冲洗阶段和第二冲洗阶段这两个阶段来进行。也能够使用前述的无水有机溶剂来进行第一冲洗阶段，使用DIW来进行第二冲洗阶段。
参照图5来说明批量式的基板处理装置的一例。批量式的基板处理装置具有至少两个批量式的基板处理单元100、以及在至少两个基板处理单元100间搬送基板的未图示的基板搬送机。基板处理单元100具有贮存处理液的内槽102、以及供从内槽102溢出的处理液流入的外槽104。在外槽104连接有循环线路106的一端。在内槽102内设置有喷嘴108，在该喷嘴108连接有循环线路106的另一端。在循环线路106配设有循环泵P、加热器H等调温器、微粒过滤器F等。处理液以在离开内槽102后，通过外槽104、循环线路106、喷嘴108返回到内槽102的方式进行循环。通过将以铅直姿势在水平方向上等间隔地保持于在上下方向上可动的基板保持具110的多个基板浸渍于贮存在内槽102的处理液中，来进行该基板的蚀刻处理。控制部120按照规定的处理制程，使至少两个批量式的基板处理单元100动作，由此对基板进行一系列的液处理。此时，由一个批量式的基板处理单元100使用前述的蚀刻液进行蚀刻处理，由另一个批量式的基板处理单元100进行冲洗处理。
前述的控制部60、120例如由计算机构成，该计算机例如具备运算处理部和存储部。在存储部保存对在基板处理装置(系统)中执行的各种处理进行控制的程序。运算处理部通过读出并执行存储部中存储的程序来控制基板处理装置的动作。上述的程序能够以保存于能够由计算机读取的存储介质的状态被提供。作为能够由计算机读取的存储介质，例如存在硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
应该认为的是，本次公开的实施方式在所有方面均是例示，而非限制性的。上述的实施方式可以不脱离所附权利要求书及其主旨地以各种方式进行省略、置换、变更。
基板不限定于半导体晶圆，也可以是玻璃基板、陶瓷基板等在半导体装置的制造中使用的其它种类的基板。
附图标记说明
W：金属膜(钨膜)；BPSG：第一氧化硅膜(硼磷硅玻璃膜)；TEOS：第二氧化硅膜(四乙氧基硅烷膜)。

Claims (20)

1.一种基板处理方法，用于对基板进行湿蚀刻，所述基板形成有包括金属膜、第一氧化硅膜以及第二氧化硅膜的层叠构造，所述第二氧化硅膜的含水量比所述第一氧化硅膜的含水量低，
所述基板处理方法包括蚀刻工序，在所述蚀刻工序中，以使所述金属膜、所述第一氧化硅膜以及所述第二氧化硅膜同时暴露在蚀刻液中的方式向所述基板供给所述蚀刻液，由此，提高所述第一氧化硅膜相对于所述第二氧化硅膜及所述金属膜的蚀刻选择比地进行蚀刻，其中，所述蚀刻液是利用无水有机溶剂将硫酸、过氧化氢以及氢氟酸稀释而成的蚀刻液。
2.根据权利要求1所述的基板处理方法，其中，
所述无水有机溶剂是乙酸、IPA即异丙醇、乙二醇、甘油或丙酮。
3.根据权利要求1所述的基板处理方法，其中，
所述无水有机溶剂是乙酸或乙二醇。
4.根据权利要求1所述的基板处理方法，其中，
所述金属膜是钨膜，
所述第一氧化硅膜是BPSG即硼磷硅玻璃，
所述第二氧化硅膜是TEOS即四乙氧基硅烷。
5.根据权利要求1所述的基板处理方法，其中，
利用所述蚀刻液将暴露在所述蚀刻液中的所述层叠构造的表面上附着的聚合物同时去除。
6.根据权利要求1所述的基板处理方法，其中，
所述蚀刻液的温度处于常温到80℃的范围内。
7.根据权利要求1所述的基板处理方法，其中，
所述第一氧化硅膜相对于所述第二氧化硅膜的蚀刻选择比大于4。
8.根据权利要求1所述的基板处理方法，其中，
所述金属膜的蚀刻速率小于即10埃每分钟。
9.根据权利要求1所述的基板处理方法，其中，
所述蚀刻液包含0.01wt％～15wt％的硫酸、0.1wt％～10wt％的过氧化氢以及0.005wt％～1wt％的氢氟酸，所述蚀刻液的其余成分由所述无水有机溶剂、以及所述硫酸、所述氢氟酸及所述过氧化氢的原液中包含的水分构成。
10.根据权利要求1所述的基板处理方法，其中，
所述蚀刻液包含1wt％～15wt％的硫酸、0.2wt％～2wt％的过氧化氢以及0.005wt％～0.5wt％的氢氟酸，所述蚀刻液的其余成分由所述无水有机溶剂、以及所述硫酸、所述氢氟酸及所述过氧化氢的原液中包含的水分构成。
11.根据权利要求1所述的基板处理方法，其中，
作为湿蚀刻的对象的所述层叠构造具备作为最下层的由钨构成的所述金属膜、形成于所述金属膜上的由BPSG即硼磷硅玻璃构成的所述第一氧化硅膜、以及形成于所述第一氧化硅膜上的由TEOS即四乙氧基硅烷构成的所述第二氧化硅膜，所述层叠构造形成有从所述层叠构造的最上部沿层叠方向连续地延伸到所述金属膜的表面的沟槽。
12.根据权利要求11所述的基板处理方法，其中，
所述层叠构造在所述金属膜与所述第一氧化硅膜之间、所述第一氧化硅膜与所述第二氧化硅膜之间分别具备氮化硅膜。
13.根据权利要求12所述的基板处理方法，其中，
所述层叠构造具备直接设置于所述第二氧化硅膜上的氧化硅膜、以及直接设置于该氧化硅膜上的硬掩模层，所述层叠构造具有通过将所述硬掩模层作为蚀刻掩模来进行干蚀刻而形成的所述沟槽，在所述沟槽的内壁面附着有通过所述干蚀刻而产生的聚合物，利用所述蚀刻液将所述聚合物去除。
14.根据权利要求13所述的基板处理方法，其中，
所述蚀刻液包含0.01wt％～15wt％的硫酸、0.1wt％～10wt％的过氧化氢以及0.005wt％～1wt％的氢氟酸，所述蚀刻液的其余成分由所述无水有机溶剂、以及所述硫酸、所述氢氟酸及所述过氧化氢的原液中包含的水分构成。
15.根据权利要求14所述的基板处理方法，其中，
所述无水有机溶剂是乙酸、IPA即异丙醇、乙二醇、甘油或丙酮。
16.根据权利要求14所述的基板处理方法，其中，
所述无水有机溶剂是乙酸或乙二醇。
17.根据权利要求13所述的基板处理方法，其中，
所述蚀刻液包含1wt％～15wt％的硫酸、0.2wt％～2wt％的过氧化氢以及0.005wt％～0.5wt％的氢氟酸，所述蚀刻液的其余成分由所述无水有机溶剂、以及所述硫酸、所述氢氟酸及所述过氧化氢的原液中包含的水分构成。
18.根据权利要求17所述的基板处理方法，其中，
所述无水有机溶剂是乙酸、IPA即异丙醇、乙二醇、甘油或丙酮。
19.根据权利要求17所述的基板处理方法，其中，
所述无水有机溶剂是乙酸或乙二醇。
20.一种基板处理装置，具备：
基板保持部，其保持基板；
蚀刻液供给部，其向被保持于所述基板保持部的基板供给蚀刻液；以及
控制部，其控制所述基板处理装置的动作以执行根据权利要求1所述的基板处理方法。
CN202280055317.8A 2021-08-24 2022-08-15 基板处理方法和基板处理装置 Pending CN117836910A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021136507 2021-08-24
JP2021-136507 2021-08-24
PCT/JP2022/030867 WO2023026887A1 (ja) 2021-08-24 2022-08-15 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN117836910A true CN117836910A (zh) 2024-04-05

Family

ID=85321922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280055317.8A Pending CN117836910A (zh) 2021-08-24 2022-08-15 基板处理方法和基板处理装置

Country Status (5)

Country Link
JP (1) JPWO2023026887A1 (zh)
KR (1) KR20240046254A (zh)
CN (1) CN117836910A (zh)
TW (1) TW202329238A (zh)
WO (1) WO2023026887A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857042B2 (ja) * 1993-10-19 1999-02-10 新日本製鐵株式会社 シリコン半導体およびシリコン酸化物の洗浄液
JP2002353443A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20100042723A (ko) * 2008-10-17 2010-04-27 주식회사 동부하이텍 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의 제조방법
JP7250566B2 (ja) * 2019-02-26 2023-04-03 東京エレクトロン株式会社 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
JPWO2023026887A1 (zh) 2023-03-02
WO2023026887A1 (ja) 2023-03-02
TW202329238A (zh) 2023-07-16
KR20240046254A (ko) 2024-04-08

Similar Documents

Publication Publication Date Title
KR102434147B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 제형
US7824505B2 (en) Method to address carbon incorporation in an interpoly oxide
US10626353B2 (en) Cleaning formulations
US10702893B2 (en) Cleaning compositions for removing residues on semiconductor substrates
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JP3889271B2 (ja) 半導体装置の製造方法
TWI752475B (zh) 蝕刻裝置及其蝕刻方法
US8420529B2 (en) Copper wiring surface protective liquid and method for manufacturing semiconductor circuit
WO2019239970A1 (ja) 基板処理方法および基板処理装置
TWI385720B (zh) Etching composition and etching treatment method
US6043162A (en) Method of processing semiconductor substrate
CN117836910A (zh) 基板处理方法和基板处理装置
TWI776077B (zh) 基板處理方法及基板處理裝置
WO2022196384A1 (ja) 基板処理方法および基板処理装置
JP4580258B2 (ja) エッチング用組成物及びエッチング処理方法
US20240055273A1 (en) Wet Etching Solution and Wet Etching Method
JP5370381B2 (ja) 液処理方法、液処理装置及び記憶媒体
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
US10985026B2 (en) Substrate processing method, substrate processing apparatus, and substrate processing system
US20030119331A1 (en) Method for manufacturing semiconductor device
JP4237762B2 (ja) 半導体装置の製造方法
JP4620714B2 (ja) 洗浄乾燥装置
JP2006351736A (ja) 半導体基板の洗浄方法
KR20220130016A (ko) 기판 처리 방법 및 기판 처리 장치
KR20090000875A (ko) 반도체 소자의 측벽 산화막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination