KR20090000875A - 반도체 소자의 측벽 산화막 형성방법 - Google Patents

반도체 소자의 측벽 산화막 형성방법 Download PDF

Info

Publication number
KR20090000875A
KR20090000875A KR1020070064752A KR20070064752A KR20090000875A KR 20090000875 A KR20090000875 A KR 20090000875A KR 1020070064752 A KR1020070064752 A KR 1020070064752A KR 20070064752 A KR20070064752 A KR 20070064752A KR 20090000875 A KR20090000875 A KR 20090000875A
Authority
KR
South Korea
Prior art keywords
cleaning
semiconductor substrate
washing
trench
station
Prior art date
Application number
KR1020070064752A
Other languages
English (en)
Inventor
김동주
조한우
박지용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064752A priority Critical patent/KR20090000875A/ko
Publication of KR20090000875A publication Critical patent/KR20090000875A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명의 반도체 소자의 측벽 산화막 형성방법은, 반도체 기판 내에 트렌치를 형성하는 단계; 트렌치가 형성된 반도체 기판을 세정 스테이션 내에 배치하는 단계; 세정 스테이션에 배치된 반도체 기판 상에 탈이온수를 공급하면서 오존 증기를 분사하는 제1 세정을 수행하는 단계; 제1 세정이 수행된 반도체 기판 상에 자연산화막을 제거하는 제2 세정을 수행하는 단계; 제2 세정이 수행된 반도체 기판 상에 암모니아를 포함하는 세정 용액으로 제3 세정을 수행하는 단계; 및 제3 세정이 수행된 반도체 기판 상에 핫 탈이온수(hot DIW) 및 오존 증기를 공급하는 제4 세정을 수행하면서, 상기 트렌치 상에 측벽 산화막을 형성하는 단계를 포함한다.
트렌치, 세정, 측벽 산화막

Description

반도체 소자의 측벽 산화막 형성방법{Method for fabricating wall oxidation layer in semiconductor device}
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 측벽 산화막 형성방법을 설명하기 위하여 나타내보인 도면들이다.
도 7은 본 발명에서 적용하는 세정 스테이션을 설명하기 위해 나타내보인 도면이다.
도 8은 세정 공정 전후의 웨이퍼를 나타내보인 도면이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 트렌치 식각 공정 중 발생된 손상을 보상할 수 있는 반도체 소자의 측벽 산화막 형성방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 패턴이 미세화됨에 따라 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 트렌치형 소자분리(STI; Shallow Trench Isolation)공정의 중요성이 더욱 더 커지고 있다. 이러한 트렌치형 소자분리 공정 에 의한 소자분리막은 통상적으로 노광기술과 식각공정에 의해 반도체 기판에 소정 깊이의 트렌치를 형성하고, 절연막으로 트렌치를 매립한 후 평탄화하는 과정으로 이루어진다.
한편, 반도체 기판 내에 형성되는 트렌치는 식각 공정을 이용하여 형성하고 있다. 그런데 이러한 식각 공정을 진행하는 과정에서 트렌치 노출면의 실리콘(Si) 표면에 식각에 의한 손상층(damage layer)이 발생될 수 있다. 이렇게 트렌치 노출면에 발생된 손상층을 트리트먼트(treatment)하기 위해 반도체 기판 상에 측벽 산화 공정(wall oxidation)을 수행하여 측벽 산화막을 형성함으로써 손상층을 보상하고 있다. 이 측벽 산화 공정은 반도체 기판을 배치 타입 스테이션(batch type station)에 로딩시키고, 전처리 공정을 진행한 후 산화 공정을 진행하여 트렌치의 노출면에 측벽 산화막을 형성하는 과정으로 진행된다. 여기서 전처리 공정은 후속 진행되는 측벽 산화 공정을 원활하게 진행하기 위해 반도체 기판에 잔여하는 불순물 또는 오염물을 제거하는 공정이다. 이때, 측벽 산화 공정은 이러한 전처리 공정을 진행한 후 2시간 이내에 진행하여왔다.
그러나 종래의 측벽 산화막을 형성하는 과정에서 전처리 후 지연되는 시간을 관리해야하고, 측벽 산화 공정은 5시간 이상의 시간이 소요되어 수율이 저하되는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 측벽 산화 공정을 개선하여 공정 단계를 감소시켜 단순화시킬 수 있는 반도체 소자의 측벽 산화막 형성방법을 제공 하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 측벽 산화막 형성방법은, 반도체 기판 내에 트렌치를 형성하는 단계; 상기 트렌치가 형성된 반도체 기판을 세정 스테이션 내에 배치하는 단계; 상기 세정 스테이션에 배치된 반도체 기판 상에 탈이온수를 공급하면서 오존 증기를 분사하는 제1 세정을 수행하는 단계; 상기 제1 세정이 수행된 반도체 기판 상에 자연산화막을 제거하는 제2 세정을 수행하는 단계; 상기 제2 세정이 수행된 반도체 기판 상에 암모니아를 포함하는 세정 용액으로 제3 세정을 수행하는 단계; 및 상기 제3 세정이 수행된 반도체 기판 상에 핫 탈이온수(hot DIW) 및 오존 증기를 공급하는 제4 세정을 수행하면서, 상기 트렌치 상에 측벽 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 세정은 탈이온수 및 오존 증기를 25초 내지 35초 동안 공급하여 진행하는 것이 바람직하다.
상기 제2 세정은 완충산화식각용액(BOE) 또는 랄(LAL) 15 용액을 90초 내지 110초 동안 공급하여 진행하는 것이 바람직하다.
상기 암모니아를 포함하는 세정 용액은, 암모니아(NH4OH):과산화수소(H2O2):물(H2O)을 1:4:20의 비율로 혼합한 것이 바람직하다.
상기 핫 탈이온수(DIW) 및 오존 증기는 25초 내지 35초 동안 공급하여 진행 하는 것이 바람직하다.
상기 제4 세정은 상기 스테이지의 회전수를 100RPM 내지 500RPM으로 유지하면서 90℃ 내지 105℃의 온도에서 진행하는 것이 바람직하다.
상기 세정 공정은 싱글 타입(single type)의 세정 스테이션에서 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 측벽 산화막 형성방법을 설명하기 위하여 나타내보인 도면들이다. 도 7은 본 발명에서 적용하는 세정 스테이션을 설명하기 위해 나타내보인 도면이다. 그리고 도 8은 세정 공정 전후의 웨이퍼를 나타내보인 도면이다.
도 1을 참조하면, 반도체 기판(100) 상에 소자분리영역을 정의하는 하드마스크막 패턴(105)을 형성한다. 구체적으로, 반도체 기판(100) 위에 하드마스크막을 형성한다. 여기서 하드마스크막은 패드산화막(미도시함) 또는 패드질화막(미도시함)으로 형성할 수 있다. 다음에 하드마스크막을 패터닝하여 반도체 기판(100)의 일부 표면을 노출시키는 하드마스크막 패턴(105)을 형성한다. 여기서 하드마스크막 패턴(105)에 의해 노출되는 반도체 기판(100)의 표면은 이후 트렌치가 형성될 영역이다.
도 2를 참조하면, 하드마스크막 패턴(105)을 마스크로 한 식각 공정을 진행하여 반도체 기판(100) 내에 소정 깊이의 트렌치(110)를 형성한다. 이러한 트렌치(110)를 형성하기 위해 진행하는 식각 공정에서 트렌치(110) 노출면에 식각에 의한 손상층(damage layer)이 발생될 수 있다.
도 3을 참조하면, 반도체 기판(100) 상에 트렌치(110)의 노출면에 발생된 손상층을 보상하기 위한 제1 세정을 25초 내지 35초 동안 수행한다.
구체적으로, 반도체 기판을 도 7의 세정 스테이션(wet station) 내에 로딩시킨다. 여기서 세정 스테이션은 종래의 경우 배치 타입(batch type)을 이용한 것과 달리 싱글 타입(single type)의 세정 스테이션을 이용한다.
도 7을 참조하면, 싱글 타입의 세정 스테이션은 세정이 진행되는 세정 챔버(700)와, 세정 챔버(700) 내에 배치되어 반도체 기판(100)을 고정시키면서 일 방향으로 회정 가능한 스테이지(705)와, 세정 챔버(700) 내에 배치되면서 스테이지(705)에 배치된 반도체 기판(100)에 세정 용액 또는 세정 가스를 공급하는 하나 이상의 세정 노즐부(710)와, 반도체 기판(100)에 탈이온수(DIW)를 공급하는 탈이온수 공급 노즐부(715)와, 세정 노즐부(710)를 통해 세정 챔버(700) 내에 공급되는 세정 용액 또는 세정 가스를 저장하는 저장부(720), 저장부(720)에서 공급되는 세정 용액 또는 세정 가스의 공급량을 조절하는 밸브(730)와, 오존 가스를 생성하는 오존 생성기(740) 및 세정 챔버(700) 내 생성된 오염물 또는 가스를 외부로 배출하는 배출부(750)를 포함하여 이루어진다.
다음에 세정 스테이션(700) 내에 저장부(720) 및 밸브(730)를 통해 탈이온 수(DIW; Deionized Water)를 공급하면서 오존 생성기(740)에서 생성된 오존(O3) 증기(vapor)를 세정 노즐부(710)와 탈이온수 공급 노즐부(715)를 통해 반도체 기판(100) 상에 분사한다. 여기서 스테이지(705)는 세정을 진행하는 동안 100RPM의 속도로 회전한다.
반도체 소자의 제조공정을 진행하는 가운데 웨이퍼는 공기 중에 많은 종류의 오염물질, 예를 들어 대기분자성오염물질(AMC; Airborne Molecular Contaminants)에 노출되어 있다. 이에 따라 이러한 제1 세정에 의해 반도체 기판(100) 상에 남아 있는 대기분자성오염물질(AMC)과 같은 유기 오염물질이 제거된다.
도 4를 참조하면, 제1 세정이 수행된 반도체 기판(100) 상에 제2 세정을 90초 내지 110초 동안 수행한다. 이 제2 세정은 제1 세정이 진행된 세정 챔버(700) 내에 완충산화식각용액(BOE; Buffered Oxide Etchant)을 증기(vapor)형태로 공급하여 진행한다. 완충산화식각용액(BOE)은 불화암모늄(NH4F)을 함유한 불산(HF)용액으로서, 특히 산화막의 식각율이 500(Å/분)이하인 완충산화식각용액을 랄(LAL) 용액이라 한다. 이러한 랄(LAL) 용액은 LAL 400과 LAL 200 등의 종류가 있는데, 이는 랄(LAL) 용액의 식각율이 각각 400(Å/분)과 200(Å/분)인 것을 나타낸다. 본 발명의 실시예에서는 식각율이 15(Å/분)인 랄(LAL)15 용액의 증기를 이용한다. 이러한 랄(LAL) 용액은 식각 특성이 균일한 장점이 있기 때문에 반도체 기판(100)을 식각하여 형성된 트렌치(110) 노출면에 형성된 자연 산화막(natural oxide)을 제거할 수 있다.
도 5를 참조하면, 제2 세정이 진행된 반도체 기판(100) 상에 제3 세정을 수행하여 반도체 기판(100) 상에 생성된 파티클(particle)을 제거한다. 제3 세정은 암모니아(NH4OH)를 포함하는 세정 용액으로 진행한다. 여기서 암모니아(NH4OH)를 포함하는 세정 용액은 SC-1(Standard Clean-1) 용액으로 이용할 수 있으며, SC-1 용액은 NH4OH:H2O2:H2O를 1:4:20의 비율로 혼합하여 이용하는 것이 바람직하다. 이때, 제3 세정은 50℃ 내지 60℃의 온도에서 1분을 넘지 않도록 진행한다.
도 6을 참조하면, 반도체 기판(100) 상에 탈이온수(DIW)를 공급하면서 오존(O3) 증기를 반도체 기판(100) 상에 분사하는 제4 세정을 수행한다. 탈이온수(DIW)를 공급하면서 오존 증기를 분사하면 탈이온수와 오존 증기 사이에 산화 반응이 발생된다. 이러한 산화 반응을 촉진시키기 위하여 탈이온수(DIW)의 온도를 90℃ 내지 100℃ 온도로 상승시키면서 25초 내지 35초 동안 제4 세정을 진행한다. 그러면 트렌치(110) 노출면 상에 20Å의 두께의 측벽 산화막(115)이 형성된다. 이때, 세정 챔버(700) 내 스테이지(705)의 회전수는 100RPM 내지 500RPM의 회전수를 유지하며, 오존 증기의 농도를 조절하면 더 두꺼운 측벽 산화막을 형성할 수 있다.
상술한 세정이 진행된 웨이퍼 상에 존재하는 결함을 측정하여 나타내보인 도 8을 참조하면, 종래의 세정 방법을 이용하여 세정을 수행한 웨이퍼의 경우, 세정 전과 후에 웨이퍼 상에 결함이 다수 측정되는 반면, 본 발명의 실시예에 따른 세정을 진행한 웨이퍼는 세정 전에는 결함이 현저하게 감소하는 것을 확인할 수 있다.
본 발명에 의하면, 반도체 기판 내에 트렌치를 형성하고, 트렌치를 형성하는 과정에서 발생된 손상을 보상하기 위해 오존 증기를 이용하는 세정을 진행하면서 이와 함께 탈이온수와 오존 증기 간의 산화 반응을 촉진하기 위해 온도를 상승시키면서 트렌치의 노출면 상에 측벽 산화막을 형성한다. 즉, 세정 공정을 진행하면서 측벽 산화막을 함께 형성하여 종래 5시간 이상 걸리는 열 산화 공정에 비해 공정 시간을 3시간 이상 단축할 수 있다. 또한, 종래의 경우 전처리 후 2시간 이내에 산화 공정을 진행해야 하는 반면, 본 발명의 실시예에서는 세정 공정과 함께 산화 공정이 동시에 이루어지므로 지연 시간의 관리를 하지 않아도 되어 결함이 발생하는 것을 방지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 측벽 산화막 형성방법에 의하면, 반도체 기판 내 트렌치를 형성하는 과정에서 발생된 손상층을 보상하면서 이와 함께 측벽 산화막을 형성할 수 있다. 세정 스테이션을 싱글 타입으로 전환하고, 오존 가스를 이용한 세정을 이용함으로써 세정 공정과 측벽 산화 공정을 동시에 진행할 수 있어 공정 단계를 감소시킬 수 있다.

Claims (8)

  1. 반도체 기판 내에 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 반도체 기판을 세정 스테이션 내에 배치하는 단계;
    상기 세정 스테이션에 배치된 반도체 기판 상에 탈이온수를 공급하면서 오존 증기를 분사하는 제1 세정을 수행하는 단계;
    상기 제1 세정이 수행된 반도체 기판 상에 자연산화막을 제거하는 제2 세정을 수행하는 단계;
    상기 제2 세정이 수행된 반도체 기판 상에 암모니아를 포함하는 세정 용액으로 제3 세정을 수행하는 단계; 및
    상기 제3 세정이 수행된 반도체 기판 상에 핫 탈이온수(hot DIW) 및 오존 증기를 공급하는 제4 세정을 수행하면서, 상기 트렌치 상에 측벽 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  2. 제1항에 있어서,
    상기 제1 세정은 탈이온수 및 오존 증기를 25초 내지 35초 동안 공급하여 진행하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  3. 제1항에 있어서,
    상기 제2 세정은 완충산화식각용액(BOE) 또는 랄(LAL) 15 용액을 90초 내지 110초 동안 공급하여 진행하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  4. 제1항에 있어서,
    상기 암모니아를 포함하는 세정 용액은, 암모니아(NH4OH):과산화수소(H2O2):물(H2O)을 1:4:20의 비율로 혼합한 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  5. 제1항에 있어서,
    상기 핫 탈이온수(DIW) 및 오존 증기는 25초 내지 35초 동안 공급하여 진행하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  6. 제1항에 있어서,
    상기 제4 세정은 90℃ 내지 100℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  7. 제1항에 있어서,
    상기 제4 세정은 상기 스테이지의 회전수를 100RPM 내지 500RPM으로 유지하면서 진행하는 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
  8. 제1항에 있어서,
    상기 세정 스테이션은 싱글 타입(single type)의 세정 스테이션인 것을 특징으로 하는 반도체 소자의 측벽 산화막 형성방법.
KR1020070064752A 2007-06-28 2007-06-28 반도체 소자의 측벽 산화막 형성방법 KR20090000875A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070064752A KR20090000875A (ko) 2007-06-28 2007-06-28 반도체 소자의 측벽 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064752A KR20090000875A (ko) 2007-06-28 2007-06-28 반도체 소자의 측벽 산화막 형성방법

Publications (1)

Publication Number Publication Date
KR20090000875A true KR20090000875A (ko) 2009-01-08

Family

ID=40484006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064752A KR20090000875A (ko) 2007-06-28 2007-06-28 반도체 소자의 측벽 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR20090000875A (ko)

Similar Documents

Publication Publication Date Title
US7824505B2 (en) Method to address carbon incorporation in an interpoly oxide
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
JP2005183937A (ja) 半導体装置の製造方法およびレジスト除去用洗浄装置
JP2015019102A (ja) 半導体基板の表面処理装置
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
JP2007053344A (ja) 電子デバイスの製造方法
KR20140024386A (ko) 퇴적물 제거 방법
JP4895256B2 (ja) 基板の表面処理方法
JP2009016515A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
JP2004006819A (ja) 半導体装置の製造方法
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
JP2008147434A (ja) 半導体装置の製造方法
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
KR20090000875A (ko) 반도체 소자의 측벽 산화막 형성방법
KR100688778B1 (ko) 반도체 소자의 제조 방법
KR101311277B1 (ko) 기판처리시스템
JPH0766168A (ja) 半導体製造方法および半導体製造装置
KR100688777B1 (ko) 반도체 소자의 제조 방법
CN114361100A (zh) 一种用于改善浅沟槽隔离表面毛刺的方法
TW202146126A (zh) 去除基板上的顆粒或光刻膠的方法及裝置
KR100638986B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법
KR20090037122A (ko) 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination