CN1805153A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1805153A
CN1805153A CN200510108722.XA CN200510108722A CN1805153A CN 1805153 A CN1805153 A CN 1805153A CN 200510108722 A CN200510108722 A CN 200510108722A CN 1805153 A CN1805153 A CN 1805153A
Authority
CN
China
Prior art keywords
dielectric film
side wall
gate electrode
diffusion layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510108722.XA
Other languages
English (en)
Other versions
CN100583449C (zh
Inventor
前川尚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1805153A publication Critical patent/CN1805153A/zh
Application granted granted Critical
Publication of CN100583449C publication Critical patent/CN100583449C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于，提供一种能够容易地应用SALICIDE技术的半导体器件及其制造方法。半导体器件(1)具有：由在半导体衬底11上形成的一对扩散层(21)、在被一对扩散层(21)夹持的区域上形成的栅电极(23)、在栅电极(23)的侧面上形成的一层以上的绝缘膜(25)、夹持绝缘膜(35)并在栅电极(23)的侧面上形成的侧墙(26)、在扩散层(21)的上部不包含绝缘膜(25)下及侧墙(26)下的区域上形成的高浓度扩散层(24)构成的高耐压MOSFET20。绝缘膜(25)例如用氮化硅形成。侧墙(26)例如用氧化硅形成。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别是涉及能够将高耐压用的晶体管与高速工作用的晶体管进行混载的半导体器件及其制造方法。
背景技术
迄今，存在将高耐压用的场效应晶体管(Field EffectTransistor：以下，称为FET)与高速工作用的FET那样特性不同的FET混载在单一芯片上的半导体器件。在以下的说明中，将高耐压用的FET称为高耐压FET，将高速工作用的FET，即没有进行高耐压设计的FET称为低耐压FET。
为了得到所希望的工作特性，低耐压FET一般不具有用于实现高耐压的结构。即，为了满足各自要求的特性，高耐压FET与低耐压FET的一部分结构彼此不同。例如，设计为低耐压用的MOS(Metal-Oxide Semiconductor：金属氧化物半导体)FET(以下，称为低耐压MOSFET)与为高耐压用设计的MOSFET(以下，称为高耐压MOSFET)相比较，其栅长短，源-漏区中的杂质扩散分布浅。另一方面，高耐压MOSFET除栅长比较长且源-漏区中的杂质扩散分布比较深之外，栅电极与源电极之间的距离及栅电极与漏电极之间的距离，比低耐压MOSFET中的栅电极与源电极之间的距离及栅电极与漏电极之间的距离较长。即，高耐压MOSFET中的源电极或者漏电极与栅电极的距离，与低耐压MOSFET中的源电极或者漏电极与栅电极之间的距离相比形成得较长。在以下的说明中，将源电极或者漏电极与栅电极之间的区域称为电极间偏置区，将源电极或者漏电极与栅电极之间的距离，即电极间偏置区的宽度称为电极间偏置距离。
这样，高耐压MOSFET在源电极及漏电极与栅电极之间具有比较宽阔的电极间偏置区。据此，在电极间偏置区中能够极大缓和在栅电极发生的比较强的电场(以下，称为高电场)。因此，高耐压MOSFET与低耐压MOSFET相比，能够在高电压下驱动。
这样的高耐压MOSFET与低耐压MOSFET混载于单一芯片中的制造方法，例如记载于以下所示的专利文献1中。以下，说明这样的现有技术的半导体器件的制造方法的一个例子。再有，在以下的说明中，列举使用了P型衬底的情况为例进行说明。
首先，在P型硅衬底上的场区上，例如使用LOCOS(LocalOxidation of Silicon：硅的局部氧化)法，形成元件间隔离用的绝缘膜(以下，称为元件隔离绝缘膜)。再有，没有形成元件隔离绝缘膜的区域，成为用于形成高耐压MOSFET及低耐压MOSFET用的元件的有源区。在以下的说明中，将高耐压MOSFET用的有源区称为高耐压MOSFET区，将低耐压MOSFET用的有源区称为低耐压MOSFET区。
如上所述，当形成元件隔离绝缘膜时，接着，通过氧化高耐压MOSFET区与低耐压MOSFET区的表面，从而在这些区域的表面上形成栅绝缘膜。继而，例如使用光刻技术用光致抗蚀剂掩蔽高耐压MOSFET区后，例如用腐蚀技术除去在低耐压MOSFET区上形成的栅绝缘膜。然后，在除去掩蔽了高耐压MOSFET区的光致抗蚀剂后，通过氧化衬底上表面，在低耐压MOSFET区表面上形成比高耐压MOSFET区中的栅绝缘膜更薄的栅绝缘膜。
如上所述，当在各有源区中形成栅绝缘膜时，接着，在元件隔离绝缘膜及各栅绝缘膜表面上，即，在形成了这些膜的衬底上，例如采用CVD法成膜多晶硅后，例如用光刻技术及腐蚀技术将形成的多晶硅膜进行图形化。据此，在各栅绝缘膜上分别形成栅电极。
接着，例如使用光刻技术用光致抗蚀剂掩蔽低耐压MOSFET区后，例如用离子注入技术在高耐压MOSFET区中注入负离子(例如磷离子)。这时，由于元件隔离绝缘膜与栅绝缘膜与低耐压MOSFET区上的光致抗蚀剂成为掩模，负离子自匹配地注入到高耐压MOSFET区中的规定的区域(扩散区)中。
接着，在除去覆盖低耐压MOSFET区的光致抗蚀剂后，这次例如通过光刻技术用光致抗蚀剂掩蔽高耐压MOSFET区。接着，例如用离子注入技术在低耐压MOSFET区中注入负离子(例如磷)。这时，由于元件隔离绝缘膜与栅绝缘膜与高耐压MOSFET区上的光致抗蚀剂成为掩模，负离子自匹配地注入到低耐压MOSFET区中的规定区域(扩散区)中。再有，在低耐压MOSFET区的扩散区上进行离子注入后，除去覆盖高耐压MOSFET区的光致抗蚀剂。
如上所述，当在各有源区的扩散区中注入离子后，接着，在栅电极、栅绝缘膜及元件隔离绝缘膜表面，即，在形成了这些的衬底上，例如用CVD(Chemical Vapor Deposition：化学汽相淀积)法淀积由氮化硅膜构成的绝缘膜后，利用腐蚀技术对形成的绝缘膜进行各向异性腐蚀。据此，在各自的有源区中的栅电极侧壁上形成侧墙(Side Wall)。
接着，在高耐压MOSFET区中的扩散区的一部分，即从它的栅电极离开规定距离(电极间偏置距离)的区域(将它称为第1区)与低耐压MOSFET区中的扩散区的一部分(将它称为第2区)上，形成起源电极或者漏电极功能的高浓度扩散层。在该工序中，在从高耐压MOSFET区的栅电极到第1区为止的区域(电极间偏置区)上，例如用光刻技术形成光致抗蚀剂后，例如用离子注入技术进行负离子注入。这时，由于在高耐压MOSFET区上形成的光致抗蚀剂与各栅电极及侧墙与元件隔离绝缘膜成为掩模，负离子自匹配地注入到各区域(第1及第2区)中。再有，在第1及第2区上形成高浓度扩散层后，除去覆盖高耐压MOSFET区的电极间偏置区的光致抗蚀剂。
[专利文献1]特开平8-46183号公报
此外，近年来，以半导体器件的高速化为目的，MOSFET的微细化不断进展，在微细化过程中，漏电极及源电极的寄生电阻不能忽视。
作为用于降低寄生电阻的技术，例如有SALICIDE(Self AlignedSilicide：自对准硅化物)技术。该SALICIDE技术是用于在漏电极、源电极、栅电极上分别自匹配地进行硅化物化的技术。
具体地说，例如，如上所述，在形成栅电极、漏电极及源电极(高浓度扩散层)后，在形成了这些电极的衬底整个表面上成膜钴(Co)或钛(Ti)等那样的高熔点金属，并对其进行热处理。据此，硅及多晶硅与高熔点金属发生热反应，栅电极、漏电极及源电极的各表面被硅化物化。即，在它们的表面上形成硅化物膜。再有，没有发生热反应的高熔点金属被有选择地除去，由于这种方法是人们熟知的方法，故在这里省略其说明。
但是，在使用以上的SALICIDE技术对高耐压MOSFET中的漏电极及源电极表面进行硅化物化的情况下，在没有用侧墙覆盖的电极间偏置区上也被硅化物化。即，在侧墙与漏电极之间及侧墙与源电极之间，分别形成低电阻硅化物膜。因此，高耐压MOSFET中的电极间偏置距离事实上与低耐压MOSFET长度相同，即，由侧墙的宽度所规定，产生高耐压工作较困难的问题。
这样，在高耐压MOSFET等那样的高耐压FET的制造方法中，难于应用SALICIDE技术，其结果是，妨碍了混载高耐压FET的半导体器件的微细化。
发明内容
因此，本发明就是鉴于上述问题而进行的，其目的在于：提供一种能够容易地应用SALICIDE技术的半导体器件及其制造方法。
为达到该目的，本发明的半导体器件具有：半导体衬底；在半导体衬底上形成的一对扩散层；在被一对扩散层夹持的区域上形成的栅电极；在栅电极的侧面上形成的一层以上的绝缘膜；夹持绝缘膜在栅电极侧面上形成的侧墙；在扩散层的上部不包含绝缘膜下及侧墙下的区域上而形成的高浓度扩散层。
通过采用与侧墙不同的其他绝缘膜介于侧墙与栅电极之间的结构，能够比仅仅有侧墙的情况下增大栅电极与漏电极或者源电极之间的距离，即，增大电极间偏置距离，同时，仅仅用调整绝缘膜的膜厚这样简单的设定，就能够使电极间偏置距离最佳化到所希望的长度。
此外，由于该侧墙与绝缘膜形成在扩散层中的电极间偏置区上，故当形成在扩散层上形成的高浓度扩散层(漏电极及源电极)时或在高浓度扩散层上形成硅化物膜时，起到保护扩散层的作用。因此，例如，即使利用SALICIDE技术在高浓度扩散层上形成硅化物膜，包含在电极间偏置区上的扩散层的上表面也不被硅化物化。即，不会发生高耐压MOSFET中的电极间偏置距离缩短的不良情况。因此，按照本发明，能够应用SALICIDE技术，容易地制造出包含可进行高耐压工作的高耐压MOSFET的半导体器件。
按照本发明，能够实现可容易地应用SALICIDE技术的半导体器件及其制造方法。
附图说明
图1是表示本发明实施例1的半导体器件1的结构的剖面图。
图2是表示本发明实施例1的半导体器件1的制造方法的工艺图(1)。
图3是表示本发明实施例1的半导体器件1的制造方法的工艺图(2)。
图4是表示本发明实施例1的半导体器件1的制造方法的工艺图(3)。
图5是表示本发明实施例1的半导体器件1的制造方法的工艺图(4)。
图6是表示本发明实施例2的半导体器件1的制造方法的工艺图。
图7是表示本发明半导体器件1的其他结构的剖面图。
具体实施方式
以下，参照附图，详细说明用于实施本发明的最佳方式。
[实施例1]
首先，参照附图详细说明本发明的实施例1。图1是表示本实施例的半导体器件1的结构的剖面图。再有，图1所示的剖面，是沿源-漏区切断半导体器件1中的各MOSFET时的剖面。此外，从图2到图5是表示半导体器件1的制造方法的工艺图。
[结构]
如图1所示，半导体器件1具有高耐压MOSFET区20A与低耐压MOSFET区30A。高耐压MOSFET区20A具有在硅衬底11上形成了由扩散层21、栅绝缘膜22、栅电极23、高浓度扩散层24、硅化物膜23a、24a、绝缘膜25与侧墙46构成的高耐压MOSFET20结构。低耐压MOSFET区30A具有在硅衬底11上形成了由扩散层31、栅绝缘膜32、栅电极33、高浓度扩散层34、硅化物膜33a、34a与侧墙35构成的低耐压MOSFET30。
在高耐压MOSFET区20A及低耐压MOSFET区30A上形成的各元件(包含高耐压MOSFET20、低耐压MOSFET30)，通过元件隔离绝缘膜12与位于水平方向上的其他的元件电隔离。此外，在高耐压MOSFET区20A及低耐压MOSFET区30A上形成的各元件(包含高耐压MOSFET20、低耐压MOSFET 30)上，形成层间绝缘膜17，据此，与在其他层上形成的其他元件电隔离。但是，层间绝缘膜17具有在开口的接触孔内形成的接触内布线18。因此，各元件(包含高耐压MOSFET20、低耐压MOSFET30)通过接触内布线18与在其他层(例如层间绝缘膜17上)上形成的金属布线层19电连接。
在以上的结构中，在硅衬底11上，以调整扩散区(漏区、源区、沟道形成区等)的阈值为目的，使用例如掺杂了P型杂质的所谓的P型硅衬底。但是，在本实施例中，由于列举了在基板上形成N型沟道的MOSFET的情况为例，因而使用了P型硅衬底，但是当基板上形成P型沟道的MOSFET时，也可以在硅衬底11上例如使用N型掺杂的硅衬底。
如上所述，在硅衬底11上形成的元件隔离绝缘膜12，是用于电隔离在硅衬底11上形成的各元件(包含高耐压MOSFET20、低耐压MOSFET30)的绝缘层。在以下的说明中，在硅衬底11中，称用于隔离各元件间的区域为元件隔离区(也称为场区)，将形成各元件(例如，高耐压MOSFET20、低耐压MOSFET30)的区域称为元件形成区(也称为有源区)。元件隔离绝缘膜12形成在硅衬底11中的场区上。该元件隔离绝缘膜12例如用膜厚2000左右的绝缘体构成。在该绝缘体中，例如能够应用氧化硅(SiO2)等。
如上所述，层间绝缘膜17是用于将形成在硅衬底11上的元件(包含高耐压MOSFET20、低耐压MOSFET30)与其他层进行电隔离的绝缘层。层间绝缘膜17形成到埋没在硅衬底11上形成的元件(包含高耐压MOSFET20、低耐压MOSFET30)的程度。该层间绝缘膜17例如采用距离元件隔离绝缘膜12上表面的膜厚为10000左右的绝缘体构成。在该绝缘体中例如能够应用氧化硅(SiO2)等)。
在层间绝缘膜17上形成与其他结构电连接的金属布线层19。金属布线层19例如由膜厚5000左右的导体构成。在该导体中，例如可以采用铝(Al)等的金属材料或者合金，或者钨(W)等。
层间绝缘膜17上的金属布线层19与高耐压MOSFET20及低耐压MOSFET30中的硅化物膜23a、33a、24a及34a，通过在各自层间绝缘膜17上开口的接触孔内形成的接触内布线18进行电连接。即，高耐压MOSFET20及低耐压MOSFET30中的栅电极23、33与发挥作为漏电极或者源电极功能的高浓度扩散层24、34，分别通过硅化物膜23a、33a、24a及34a分别与金属布线层19电连接。该接触内布线18，例如使用铝(Al)等金属材料或者合金，或者钨(W)等导体形成。
·高耐压MOSFET20
如上所述，在高耐压MOSFET区20A上形成的高耐压MOSFET20，具有在硅衬底11的有源区上形成了扩散层21、栅绝缘膜22、栅电极23、高浓度扩散层24、硅化物膜23a、24a、绝缘膜25及侧墙46的结构。
扩散层21是高耐压MOSFET中的源区及漏区。因此，一对扩散层21形成在夹持后述的栅电极23下的沟道形成区的位置上。该扩散层21例如是剂量达到6.0×1012/cm2左右的负离子掺杂区。例如可以采用磷离子等作为负离子。
在硅衬底11中的沟道形成区上，即在被一对扩散层21夹持的区域上，形成后述的一直延伸到电极间偏置区20B(参照图1)的栅绝缘膜22。该栅绝缘膜22用比后述的栅绝缘膜32(参照图1中的低耐压MOSFET区30A)更厚的膜厚，例如500左右的绝缘体构成。在该绝缘体中，例如能够应用氧化硅(SiO2)等。在本实施例中，在栅绝缘膜22的形成材料中采用氧化硅(SiO2)。
在栅绝缘膜22上形成栅电极23。换言之，在被一对扩散层21夹持的区域上，通过栅绝缘膜22形成栅电极23。该栅电极23例如由膜厚为3000左右的导体构成。在该导体上例如可以采用包含杂质的多晶硅。此外，在栅电极23上表面上形成硅化物膜23a。即，栅电极23上表面通过硅化物化，从而降低该部分的寄生电阻。
在栅电极23的侧面上通过绝缘膜25形成侧墙46。换言之，侧墙46夹持绝缘膜25形成在栅电极23的侧面上。绝缘膜25的剖面形状为L字型，其水平部分一直延伸到扩散层21上的电极间偏置区20B(参照图1)上。此外，绝缘膜25的垂直部分沿栅电极23的侧面形成。该绝缘膜25例如由膜厚为1000左右的绝缘体构成。在该绝缘体中，例如可以采用氮化硅(SiN)或氧化硅(SiO2)等。但是，在本实施例的制造方法中(详细情况后述)，利用绝缘膜25的形成材料与侧墙46的形成材料在规定条件下腐蚀率的不同，分别有选择地腐蚀加工前的绝缘膜25(相当于后述中的绝缘膜25A)及加工前的侧墙46(相当于后述的绝缘膜26A)。因此，在绝缘膜25的形成材料中，最好采用在规定条件下的腐蚀率与侧墙46的形成材料不同的绝缘体。在本实施例中，由于将栅绝缘膜22的形成材料作为氧化硅(SiO2)，故在绝缘膜25的形成材料中应用氮化硅(SiN)。
另一方面，侧墙46在绝缘膜25的水平部分上沿绝缘膜25的垂直部分形成。换言之，侧墙46夹持绝缘膜25的垂直部分形成在栅电极23的侧面上。该侧墙46例如用最厚膜厚(但是，是水平方向的膜厚)为4500左右的绝缘体构成。但是，在进行后述的栅绝缘膜22的腐蚀时，该侧墙46被腐蚀掉栅绝缘膜22的膜厚的量。因此，在腐蚀栅绝缘膜22前的侧墙46(具体地说侧墙26)的膜厚(但是，是水平方向的膜厚)例如为5000左右。此外，虽然在形成侧墙46的绝缘体中，能够应用氧化硅(SiO2)或氮化硅(SiN)，但由于上述理由，最好应用规定条件下的腐蚀率与绝缘膜25的形成材料不同的绝缘体。在本实施例中，由于绝缘膜25的形成材料为氮化硅(SiN)，故在侧墙46的形成材料中采用氧化硅(SiO2)。
再有，上述绝缘膜25与侧墙46，栅电极23与后述的高浓度扩散层24(即漏电极或者源电极)之间的区域，即，用于规定电极间偏置区20B的结构，是用于通过形成高浓度扩散层24时注入的离子来保护电极间偏置区20B中的扩散层21的结构。因此，高浓度扩散层24通过规定电极间偏置区20B的绝缘膜25及侧墙46，自匹配地形成在扩散层21中的规定区域上。但是，所谓的规定区域是从栅电极23离开规定的距离(电极间偏置距离)的区域(参照图1中的形成了高浓度扩散层24的区域)。
这样，使栅电极23与高浓度扩散层24(漏电极、源电极)之间例如比低耐压MOSFET30中的栅电极33与高浓度扩散层34之间更离开，即，通过在它们之间设置具有比较长的电极间偏置距离的电极间偏置区20B，从而能够在电极间偏置20B中，极大缓和在栅电极23产生的高电场。即，通过具有这样的结构，高耐压MOSFET20能够在比低耐压MOSFET30高的电压下驱动。
如上所述，在扩散层21上部且绝缘层25下面以外以及侧墙46下面以外的区域中，即，在扩散层21上部的电极间偏置区20B以外的区域中，形成高浓度扩散层24。同样地，如上所述，高浓度扩散层24是发挥漏电极或者源电极功能的层。该高浓度扩散层24例如是负离子掺杂到剂量为2.0×1015/cm2左右的区域。作为负离子，例如可以采用磷离子等。
在高浓度扩散层24上表面形成硅化物膜24a。即，通过硅化物化高浓度扩散层24的上表面，从而降低该部分的寄生电阻。
·低耐压MOSFET30
如上所述，在低耐压MOSFET区30A上形成的低耐压MOSFET30，具有：在硅衬底11的有源区上形成了扩散层31、栅绝缘膜32、栅电极33、高浓度扩散层34、硅化物膜33a、34a及侧墙35的结构。
扩散层31是低耐压MOSFET30中的源区及漏区。因此，一对扩散层31形成在夹持后述的栅电极33下的沟道形成区的位置上。该扩散层31是负离子掺杂区，使得该扩散层的浓度比高耐压MOAFET区20A中的扩散层21的杂质浓度更高，例如剂量为4.0×1013/cm2左右。例如可以采用磷离子等作为负离子。
在硅衬底11中的沟道形成区上，即，在通过一对扩散层31夹持的区域上，形成延伸到后述的电极间偏置区30B(参照图1)为止的栅绝缘膜32。该栅绝缘膜32以比上述的栅绝缘膜22(参照图1中的高耐压MOSFET区20A)更薄的膜厚，例如100左右的绝缘体构成。在该绝缘体中，能够利用例如氧化硅(SiO2)等。在本实施例中，采用氧化硅(SiO2)。
在栅绝缘膜32上形成栅电极33。换言之，在被一对扩散层31夹持的区域上，通过栅绝缘膜32形成栅电极33。与高耐压MOSFET区20A中的栅电极23同样，该栅电极33例如用膜厚3000左右的导体构成。在该导体中能够应用例如多晶硅。此外，在栅电极33上表面上形成硅化物膜33a。即，栅电极33上表面通过被硅化物化，从而能够降低该部分的寄生电阻。
在栅电极33的侧面上形成侧墙35。该侧墙35例如用最厚膜厚(但是，是水平方向的膜厚)为1000左右的绝缘体构成。在该绝缘体中能够应用氮化硅(SiN)或氧化硅(SiO2)等。但是，在本实施例中，与上述理由同样，在后述的制造方法中，利用侧墙35的形成材料与侧墙46的形成材料在规定条件下的腐蚀率的不同，有选择地腐蚀加工前的侧墙35(与后述的绝缘膜25A相当)。因此，在侧墙35的形成材料中，最好应用在规定条件下的腐蚀率与侧墙46的形成材料不同的绝缘体。在本实施例中，应用与上述绝缘膜25材料相同的氮化硅(SiN)。
再有，上述侧墙35，是用于规定栅电极33与后述的高浓度扩散层34(即，漏电极或者源电极)之间的区域，即，用于规定电极间偏置区30B的结构，是用于通过在形成高浓度扩散层34时注入的离子来保护电极间偏置区30B中的扩散层31的结构。因此，高浓度扩散层34通过规定电极间偏置区30B的侧墙35，自匹配地形成在规定的区域上。但是，所谓的规定区域，是指从栅电极33离开规定距离(电极间偏置距离)的区域(参照图1中的形成了高浓度扩散层34的区域)。
如上所述，在扩散层31上部且侧墙35下面以外的区域，即，在扩散层31上部的电极间偏置区30B以外的区域中，形成高浓度扩散层34。与上述相同，高浓度扩散层34是起到漏电极或者源电极作用的层。该高浓度扩散层34与高耐压MOSFET20中的高浓度扩散层24同样，是负离子掺杂到例如剂量为2.0×1015/cm2左右的区域。例如能够应用磷离子等作为负离子。
与高耐压MOSFET20中的高浓度扩散层24同样，在高浓度扩散层34上表面形成硅化物膜34a。即，通过高浓度扩散层34上表面被硅化物化，从而能够降低该部分的寄生电阻。
[制造方法]
接着，用图2至图5，说明半导体器件1的制造方法。首先，如图2(a)所示，在准备的硅衬底11的场区上，例如用LOCOS(LocalOxidation of Silicon；硅的局部氧化)法，形成例如膜厚为2000左右的由氧化硅(SiO2)膜构成的元件隔离绝缘膜12。但是，也可以用STI(Shallow Trench Isolation；浅沟槽隔离)法代替LOCOS(Local Oxidation of Silicon；硅的局部氧化)法。
其次，如图2(b)所示，通过对形成了衬底11中的元件隔离绝缘膜12的面且没有形成元件隔离绝缘膜12的区域，即有源区进行氧化，在高耐压MOSFET区20A的硅衬底11表面及低耐压MOSFET区30A的硅衬底11表面上，分别形成例如由膜厚为500左右的氧化硅(SiO2)膜构成的栅绝缘膜22及22’。
接着，例如使用光刻技术用光致抗蚀剂掩蔽高耐压MOSFET区20A后，例如用腐蚀技术除去在低耐压MOSFET区30A上形成的栅绝缘膜22’。据此，低耐压MOSFET区30A中的硅衬底11上表面露出。然后，除去掩蔽了高耐压MOSFET区20A的光致抗蚀剂后，如图2(c)所示，通过再次氧化硅衬底11上表面，在该有源区表面上，形成膜厚比高耐压MOSFET区20A中的栅绝缘膜22更薄的，例如由100左右氧化硅(SiO2)膜构成的栅绝缘膜32。
如上所述，当在高耐压MOSFET区20A及MOSFET区30A中的各有源区上形成栅绝缘膜22、32时，接着，如图2(d)所示，在元件隔离绝缘膜12上及各栅绝缘膜22、32上，即，在形成了这些的衬底上，例如使用CVD法，例如形成膜厚为3000左右的多晶硅膜。然后，例如使用光刻技术及腐蚀技术将多晶硅膜图形化。据此，在各栅绝缘膜22、32上，分别形成膜厚为3000左右的栅电极23、33。
接着，如图3(a)所示，例如使用光刻技术用光致抗蚀剂34B掩蔽低耐压MOSFET区30A后，例如使用离子注入技术，在高耐压MOSFET区20A上注入负离子(例如，磷离子)到剂量例如为6.0×1012/cm2左右。这时，负离子加速到例如70KeV(千电子伏)左右。再有，在该工序中，由于元件隔离绝缘膜12、栅电极23与低耐压MOSFET区30A上的光致抗蚀剂24B成为掩模，负离子自匹配地注入到高耐压MOSFET区20A中的规定区域(参照图1中的扩散层21)中。
接着，在除去覆盖低耐压MOSFET区30A的光致抗蚀剂34B后，如图3(b)所示，这次例如使用光刻技术用光致抗蚀剂24B掩蔽高耐压MOSFET区20A。接着，例如使用离子注入技术，注入负离子(例如磷离子)到例如剂量为4.0×1013/cm2左右。这时，负离子例如加速到70KeV(千电子伏)。再有，在该工序中，由于元件隔离绝缘膜12、栅电极23与高耐压MOSFET区20A上的光致抗蚀剂24B成为掩模，负离子自匹配地注入到低耐压MOSFET区30A中的规定区域(参照图1中的扩散层31)。此外，在低耐压MOSFET区30A中进行离子注入后，除去覆盖高耐压MOSFET区20A的光致抗蚀剂24B。
如上所述，分别在高耐压MOSFET区20A及低耐压MOSFET区30A上形成扩散层21、31时，接着，如图3(c)所示，在栅电极23及33上、栅绝缘膜22及32上、以及元件隔离绝缘膜12上，即，在形成了这些的衬底上，例如使用CVD(Chemical Vapor Deposition：化学汽相淀积)法，淀积氮化硅(SiN)到例如膜厚为1000左右。据此，在整个衬底上表面上形成膜厚为1000左右的绝缘膜25A。
接着，如图3(d)所示，在绝缘膜25A上例如使用CVD法，淀积例如膜厚为5000左右的氧化硅(SiO2)。据此，在衬底整个上表面上，形成膜厚为5000左右的绝缘膜26A。
如上所述，在形成了栅电极23及33、栅绝缘膜22及32、以及元件隔离绝缘膜12的衬底上，形成由氮化硅(SiN)构成的绝缘膜25A和由氧化硅(SiO2)构成的绝缘膜26A时，接着，如图4(a)所示，例如，通过使用腐蚀技术，在能够充分得到与由氮化硅(SiN)构成的绝缘膜25A的选择比的规定条件下，即，在对氮化硅(SiN)能够仅仅有选择地腐蚀氧化硅(SiO2)的规定条件下，各向异性地腐蚀由氧化硅(SiO2)构成的绝缘膜26A。据此，在高耐压MOSFET区20A中的栅电极23侧面及低耐压MOSFET区30A中的栅电极33侧面上，通过绝缘膜25A，分别形成最厚膜厚(但是，是水平方向的膜厚)为5000左右的侧墙26、26’。再有，作为此时的规定条件，例如能够使用混合比为1∶10左右的CF4/CHF3混合气体作为腐蚀气体使用等。
这样，夹持绝缘膜25A在各栅电极23及32的侧面上，分别形成侧墙26及26’时，接着，如图4(b)所示，例如使用光刻技术及腐蚀技术通过腐蚀除去在低耐压MOSFET区30A上形成的侧墙26’。
接着，如图4(c)所示，例如通过使用腐蚀技术，在能够充分得到与由氧化硅(SiO2)构成的侧墙26的选择比的规定条件下，即，在对氧化硅(SiO2)能够仅仅有选择地腐蚀氮化硅(SiN)的规定条件下，各向异性地腐蚀由氮化硅(SiN)构成的露出的绝缘膜25A。据此，在高耐压MOSFET区20A中，除去表面由侧墙26覆盖的部分以外的绝缘膜25A，在栅电极23与侧墙26之间及扩散层21与侧墙26之间的区域，即，在电极间偏置区20B上形成膜厚为1000左右的绝缘膜25。此外，与此同时，在低耐压MOSFET区30A中，在栅电极33的侧面上，形成最厚膜厚(但是，是水平方向的膜厚)为1000左右的由氮化硅(SiN)构成的侧墙35。再有，作为此时的条件，例如能够使用混合比50∶100∶1左右的CHF3/Ar/O2的混合气体作为腐蚀气体使用等。
接着，如图4(d)所示，在高耐压MOSFET区20A的扩散层21没有用绝缘膜25及侧墙26覆盖的区域，换言之，在位于电极间偏置区20B以外的区域的扩散层21上部、以及在低耐压MOSFET区30A中的扩散层31的没有用侧墙35覆盖的区域，即在位于电极间偏置区30B以外的区域的扩散层31上部，分别形成起到源电极或者漏电极作用的高浓度扩散层24和34。在该工序中，例如使用离子注入技术，注入负离子(例如磷离子)到例如剂量2.0×1015/cm2左右。这时，负离子例如被加速到40Kev左右。再有，由于元件隔离绝缘膜12、栅电极23、绝缘膜25、侧墙26及35成为掩模，故负离子自匹配地分别同时注入到高耐压MOSFET区20A中的规定区域(参照图1中的高浓度扩散层24)与低耐压MOSFET区30A中的规定区域(参照图1中的高浓度扩散层34)。这样，在本实施例中，能够同时形成高耐压MOSFET区20A中的高浓度扩散层24与低耐压MOSFET区30A中的高浓度扩散层34。
如上所述，当在扩散层21上形成高浓度扩散层24且在扩散层31上形成高浓度扩散层34时，接着，如图5(a)所示，例如使用光刻技术用光致抗蚀剂34C掩蔽低耐压MOSFET区30A后，例如通过使用腐蚀技术，在能够充分得到与由氮化硅(SiN)构成的绝缘膜25的选择比的规定条件下，即，对氮化硅(SiN)能够仅仅有选择地腐蚀氧化硅(SiO2)的规定条件下，腐蚀由氧化硅(SiO2)构成的栅绝缘膜22的露出部分，即，腐蚀位于栅电极23下以外及电极间偏置区20B以外的区域上的栅绝缘膜22，形成贯通到扩散层21的开口部24A。这时，由于也腐蚀采用与栅绝缘膜22相同材料(氧化硅(SiO2))形成的侧墙26，故侧墙26发生变化，形成膜厚(但是，是水平方向的膜厚)为栅绝缘膜22的膜厚，例如减薄500左右的侧墙46(膜厚为4500左右)。再有，作为此时的规定条件，例如能够使用混合比为1∶10左右的CF4/CHF3的混合气体作为腐蚀气体。
接着，在除去覆盖低耐压MOSFET区30A的光致抗蚀剂34C后，如图5(b)所示，这次例如使用光刻技术用光致抗蚀剂24C掩蔽高耐压MOSFET区20A。接着，例如通过使用腐蚀技术，在能够充分得到与由氮化硅(SiN)构成的侧墙35的选择比的规定条件下，即，对氮化硅(SiN)在能够仅仅有选择地腐蚀氧化硅(SiO2)的规定条件下，腐蚀由氧化硅(SiO2)构成的栅绝缘膜32的露出部分，即，腐蚀位于栅电极33下面以外及电极间偏置区30B以外区域的栅绝缘膜32，形成贯通到扩散层31的开口部34A。再有，作为此时的规定条件，能够使用例如混合比1∶10左右的CF4/CHF3的混合气体作为腐蚀气体。此外，在形成开口部34A后，除去覆盖高耐压MOSFET区20A的光致抗蚀剂24C。
但是，上述开口部24A及34A(参照图5(a)及(b))也能够同时形成。这种情况下，不是分别用光致抗蚀剂24C及34C掩蔽高耐压MOSFET区20A及低耐压MOSFET区30A，同时在上述规定条件下腐蚀栅氧化膜22及32。这时的腐蚀量配合栅氧化膜22进行设定。在上述规定条件下，由于能够充分得到氧化硅(SiO2)对硅(Si)的腐蚀选择比，故通过将腐蚀量与厚的一方(栅氧化膜22)的膜厚相配合，能够可靠地将各自的栅氧化膜(22、32)腐蚀到扩散层(21、31)。
如上所述，当露出高浓度扩散层24及34上表面时，接着，将钴(Co)或钛(Ti)等那样的高熔点金属如上述那样成膜在形成了高耐压MOSFET20及低耐压MOSFET30的衬底上，并实施热处理。据此，如图5(c)所示，栅电极23及33上表面与高浓度扩散层24及34上表面发生热反应，在这些上表面分别形成硅化物膜23a、33a、24a及34a。再有，除去没有进行热反应的高熔点金属。
然后，如图1所示，例如使用CVD法在形成了高耐压MOSFET20及低耐压MOSFET30的衬底上，例如形成膜厚为10000左右的由氧化硅(SiO2)构成的层间绝缘膜17，在其上例如使用光刻技术与腐蚀技术分别开接触孔直到硅化物膜23a、33a、24a及34a。然后，通过例如使用CVD法或溅射法，在这些接触孔中分别淀积钨(W)等导体，从而分别形成与硅化物膜23a、33a、24a及34a电连接的接触内布线18。接着，在层间绝缘膜17上形成与接触内布线18进行了位置匹配的金属布线层19。据此，能够将高耐压MOSFET20与低耐压MOSFET30的电连接部分引出到层间绝缘膜17上。通过以上的工序制作图1所示的半导体器件1。
[作用效果]
如上所述，在本实施例中，对材料不同的2种绝缘膜(25A、26A)成膜后，利用这些材料腐蚀率的不同，通过腐蚀各绝缘膜(25A、26A)，分别形成规定高耐压MOSFET20中的电极间偏置区20B的结构(侧墙46及绝缘膜25)、以及规定低耐压MOSFET30中的电极间偏置区30B的结构(侧墙35)。因此，在本实施例中，在高耐压MOSFET20与低耐压MOSFET30中，能够容易地设定不同的电极间偏置距离。
此外，规定各自的电极间偏置距离的侧墙46、绝缘膜25以及侧墙35作为通过形成高浓度扩散层24、34时所注入的离子来保护包含在各电极间偏置区20B、30B上的扩散层21、31的结构而起作用。因此，按照本实施例，即使应用SALICIDE技术，也能够防止包含在电极间偏置区20B、30B中的扩散层21、31的上表面被硅化物化。即，能够避免发生高耐压MOSFET20中的电极间偏置距离与低耐压MOSFET30中的电极间偏置距离同程度缩短的不良情况。这样，通过本实施例的结构，能够应用SALICIDE技术，容易地制造包含能够高耐压工作的高耐压MOSFET20的半导体器件。
进而，在本实施例中，通过改变栅电极23的膜厚(高度)及向侧墙26加工前的绝缘膜26A的膜厚，能够容易地改变高耐压MOSFET20中的电极间偏置距离。即，能够容易地按照高耐压MOSFET20的规格使电极间偏置区20B的电极间偏置距离最佳化。
进而，此外，由于本实施例的制造方法，是与迄今使用的半导体器件的制造方法大体同样的结构，具体地说，将现有的制造方法中的侧墙的形成工序变更为形成侧墙46及绝缘膜25的工序而成的结构，故能够实现容易且廉价的制造方法。
除此之外，在本实施例的制造方法中，由于能够以单一的工序形成高耐压MOSFET区20A中的高浓度扩散层24与低耐压MOSFET区30A中的高浓度扩散层34，故能够简化半导体器件的制造方法。
[实施例2]
接着，参照附图详细说明本发明的实施例2。再有，在以下的说明中，对与实施例1同样的结构，标注同一的符号，而省略其详细的说明。此外，关于没有特记的结构与实施例1相同。
本实施例是例示实施例1的半导体器件1的其他制造方法的例子。因此，本实施例的半导体器件具有与在实施例1中用图1说明过的半导体器件1同样的结构。因此，在这里，引用图1所示的半导体器件1，而省略其详细的说明。
[制造方法]
接着，与附图一起说明本实施例的半导体器件1的制造方法。在本实施例中，半导体器件1使用与实施例1中的图2(a)至图4(c)所示的工艺同样的工艺，制作图6(a)所示的结构。再有，图6(a)所示的结构与图4(c)所示的结构相同。
接着，例如通过使用腐蚀技术，在能够充分得到与由氮化硅构成的绝缘膜25及侧墙35的选择比的规定条件下，即，在对氮化硅(SiN)能够仅仅有选择地腐蚀氧化硅(SiO2)的规定条件下，通过腐蚀由氧化硅(SiO2)构成的栅氧化膜22及32的露出部分，即，通过腐蚀位于高耐压MOSFET区20A中的栅电极23下以外及电极间偏置区20B以外的区域的栅氧化膜22和位于低耐压MOSFET区30A中的栅电极33下以外及电极间偏置区30B以外的区域的栅氧化膜32，从而如图6(b)所示，在高耐压MOSFET区20A中形成贯通到扩散层21的开口部24A，同时，在低耐压MOSFET区30A中形成贯通到扩散层31的开口部34A。再有，作为这时的规定条件，例如能够使用混合比为1∶10左右的CF4/CHF3的混合气体作为腐蚀气体。在该规定条件下，由于能够充分得到氧化硅(SiO2)对硅(Si)的腐蚀选择比，故能够将腐蚀量与厚的一方(栅氧化膜22)的膜厚配合。据此，能够将各自的栅氧化膜(22、32)可靠地腐蚀到扩散层(21、31)。
这样，当露出电极间偏置区20B及30B以外的区域中的扩散层21及31时，接着，如图6(c)所示，在高耐压MOSFET20区20A中的露出的扩散层21，换言之，在电极间偏置区20B以外的扩散层21、与低耐压MOSFET区30A中的露出的扩散层31，换言之，在电极间偏置区30B以外的扩散层31上，分别形成作为源电极或者漏电极工作的高浓度扩散层24及34。在该工序中，例如使用离子注入技术，注入负离子(例如，磷离子)例如达到2.0×1015/cm2左右。但是，在本实施例中，由于通过开口部24A及34A扩散层21及31中的离子注入区露出，故能够以比在实施例1中形成高浓度扩散层24及34时使用的加速度低的加速度，例如能够用20KeV左右进行负离子注入。此外，由于元件隔离绝缘膜12、栅电极23、绝缘膜25、侧墙46及35成为掩模，故负离子自匹配地分别同时注入到高耐压MOSFET20区20A中的规定区域(参照图6中的高浓度扩散层24)与低耐压MOSFET区30A中的规定区域(参照图6中的高浓度扩散层34)中。这样，在本实施例中，能够同时形成高耐压MOSFET20区20A中的高浓度扩散层24与低耐压MOSFET区30A中的高浓度扩散层34，进而，能够用更低的能量形成这些扩散层。
这样，当形成高浓度扩散层24及34时，接着，将钴(Co)或钛(Ti)等高熔点金属成膜在如上所述形成了高耐压MOSFET20及低耐压MOSFET30的衬底上，并实施热处理。据此，如图6(d)所示，栅电极23及33上表面与高浓度扩散层24及34发生热反应，在这些上分别形成硅化物膜23a、33a、24a及34a。再有，除去没有发生热反应的高熔点金属。
然后，如图1所示，例如使用CVD法，在形成了高耐压MOSFET20中及低耐压MOSFET30的衬底上，形成例如由膜厚10000左右的氧化硅(SiO2)构成的层间绝缘膜17，在该层间绝缘膜上例如使用光刻技术与腐蚀技术分别开口直到硅化物膜23a、33a、24a及34a的接触孔。然后，通过使用例如CVD法和溅射法分别在这些接触孔上淀积钨(W)等导体，从而形成与硅化物膜23a、33a、24a及34a电连接的接触内布线18。接着，在层间绝缘膜17上形成与接触内布线18位置匹配的金属布线层19。据此，高耐压MOSFET20与低耐压MOSFET30的电连接部分引出到层间绝缘膜17上。通过以上的工序，制作图1所示的半导体器件1。
[作用效果]
如上所述，本实施例与实施例1同样，在成膜材料不同的2种绝缘膜(25A、26A)后，利用这些材料腐蚀率的不同，通过腐蚀各绝缘膜(25A、26A)，分别形成规定高耐压MOSFET20中的电极间偏置区20B的结构(侧墙46及绝缘膜25)与规定低耐压MOSFET区30B的结构(侧墙35)。因此，在本实施例中，与实施例1同样，能够在高耐压MOSFET20与低耐压MOSFET30中，容易地设定不同的电极间偏置距离。
此外，规定各电极间偏置距离的侧墙46及绝缘膜25以及侧墙35，与实施例1同样，发挥通过在形成高浓度扩散层24、34时所注入的离子来保护包含在各电极间偏置区20B、30B中的扩散层21、31的结构的功能。因此，按照本实施例，与实施例1同样，即使应用SALICIDE技术，包含在电极间偏置区20B、30B中的扩散层21、31的上表面也没有被硅化物化。即，没有发生高耐压MOSFET20中的电极间偏置距离与低耐压MOSFET30中的电极间偏置距离同程度缩短的不良情况。这样，通过采用本实施例的结构，与实施例1同样，能够应用SALICIDE技术，容易地制造出包含能够高耐压工作的高耐压MOSFET20的半导体器件1。
进而，在本实施例中，与实施例1同样，通过改变栅电极23的膜厚(高度)及向侧墙26加工前的绝缘膜26A的膜厚，从而能够容易地变改变高耐压MOSFET20中的电极间偏置距离。即，能够按照高耐压MOSFET20的规格容易地使电极间偏置区20B的电极间偏置距离最佳化。
进而，此外，本实施例的制造方法，与实施例1同样，由于是与迄今使用的半导体器件的制造方法大体同样的结构，具体地说，是将现有的制造方法中的侧墙形成工序变更为形成侧墙46及绝缘膜25的工序而成的结构，故能够容易且廉价地实现该制造方法。
此外，在本实施例的制造方法中，由于能够采用单一的工序形成高耐压MOSFET区20A中的高浓度扩散层24与低耐压MOSFET区30A中的高浓度扩散层34，不仅能够简化半导体器件的制造方法，而且由于形成高浓度扩散层24及34的区域先露出，故能够以更低的能量形成高浓度扩散层24及34。
此外，按照本实施例的制造方法，由于是在腐蚀绝缘膜25A后，连续地进行腐蚀绝缘膜22及32的工序，故在这些工序之间不必将晶片转移到其他的装置中。即，能够削减制造过程中的时间。
再有，在上述实施例1或者2中，以N型高耐压MOSFET及N型低耐压MOSFET为例进行了说明，但本发明不是仅限于此，例如，通过更换所使用的杂质(离子)，本发明也能应用于P型高耐压MOSFET及P型低耐压MOSFET。
此外，在上述实施例1或者2中，使用了各自膜厚不同的2种栅绝缘膜22及32，但本发明不仅限于此，同样地，本发明也能够应用于例如使用了各自膜厚不同的3种以上的栅绝缘膜的情况和仅仅使用1种栅绝缘膜的情况。
进而，在上述实施例1或者2中，为了形成规定高耐压MOSFET区中的电极间偏置区的侧墙及绝缘膜，使用2种绝缘膜(25A、26A)形成了绝缘膜25及侧墙46，但本发明并不仅限于此，例如如图7所示，也能够使用3种以上的绝缘膜(绝缘膜25、绝缘膜55及在侧墙26上加工前的各自的绝缘膜等)，形成规定高耐压MOSFET区中的电极间偏置区的侧墙(26)及一个以上的绝缘膜(25、55)。
进而，此外，在本发明中，多次使用2种绝缘膜的至少1种，也能够形成规定高耐压MOSFET区中的电极间偏置区的侧墙及1个以上的绝缘膜。例如，也能够将图7中的绝缘膜55作为由绝缘膜25的形成材料构成的层与由侧墙46的形成材料构成的层的层叠体。
这样，在本发明中，也可以在高耐压MOSFET30的栅电极23侧面上形成由1层或者3层以上构成的侧墙(包含绝缘膜)。再有，图7中的绝缘膜55的形成材料最好由绝缘膜25及侧墙46的至少一方与规定条件下的腐蚀率不同的绝缘体，即，最好由通过规定条件能够对绝缘膜25及侧墙46的至少一方有选择地进行腐蚀的绝缘体形成。
除此之外，上述实施例1或者实施例2不过是用于实施本发明的例子，本发明并不限定于此，这些实施例的种种变形属于本发明的范围内，进而，在本发明的范围内，其他的各种实施例也是可能的，这从上述记述是不言自明的。

Claims (31)

1.一种半导体器件，其特征在于，具有：
半导体衬底；
在所述半导体衬底上形成的一对扩散层；
在被所述一对扩散层夹持的区域上形成的栅电极；
在所述栅电极的侧面上形成的一层以上的绝缘膜；
夹持所述绝缘膜在所述栅电极侧面上形成的侧墙；以及
在所述扩散层的上部不包含所述绝缘膜下及所述侧墙下的区域上形成的高浓度扩散层。
2.如权利要求1所述的半导体器件，其特征在于：
进一步具有在所述高浓度扩散层表面上形成的硅化物膜。
3.如权利要求1或者2所述的半导体器件，其特征在于：
所述绝缘膜的至少一层与所述侧墙，分别由在规定条件下的腐蚀率不同的绝缘体材料形成。
4.如权利要求1或者2所述的半导体器件，其特征在于：
所述绝缘膜的至少一层是氮化硅膜，
所述侧墙是氧化硅膜。
5.一种半导体器件，其特征在于：
包括第1晶体管和第2晶体管，其中第1晶体管具有：
在规定的半导体衬底中的第1规定区域上形成的一对第1扩散层；
在被所述一对第1扩散层夹持的区域上形成的第1栅电极；
在所述第1栅电极的侧面上形成的一层以上的第1绝缘膜；
夹持所述第1绝缘膜、在所述第1栅电极侧面上形成的第1侧墙；以及
在所述第1扩散层的上部不包含所述第1绝缘膜下及所述第1侧墙下的区域上形成的第1高浓度扩散层，
所述第2晶体管具有：
在所述规定的半导体衬底中的第2规定区域上形成的一对第2扩散层；
在被所述一对第2扩散层夹持的区域上形成的第2栅电极；
在所述第2栅电极的侧面上形成的第2侧墙；以及
在所述第2扩散层的上部不包含所述第2侧墙下的区域上形成的第2高浓度扩散层。
6.如权利要求5所述的半导体器件，其特征在于：
进一步具有：在所述第1或者第2高浓度扩散层表面上形成的硅化物膜。
7.如权利要求5或者6所述的半导体器件，其特征在于：
所述第1绝缘膜的至少一层与所述第1侧墙，分别由在规定条件下的腐蚀率不同的绝缘体材料形成。
8.如权利要求5或者6所述的半导体器件，其特征在于：
所述第1绝缘膜的至少一层与所述第2侧墙，由同一绝缘体材料形成。
9.如权利要求5或者6所述的半导体器件，其特征在于：
所述第1绝缘膜的至少一层与所述第1侧墙，分别由在规定条件下的腐蚀率不同的绝缘体材料形成，
所述第1绝缘膜的至少一层与所述第2侧墙，采用同一绝缘体材料形成。
10.如权利要求5或者6所述的半导体器件，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述第1侧墙是氧化硅膜。
11.如权利要求5或者6所述的半导体器件，其特征在于：
所述第1绝缘膜的至少一层与所述第2侧墙是氮化硅膜，
所述第1侧墙是氧化硅膜。
12.一种半导体器件的制造方法，其特征在于，具有：
准备半导体衬底的第1工序；
在所述半导体衬底上形成栅绝缘膜的第2工序；
在所述栅绝缘膜上形成栅电极的第3工序；
将所述栅电极作为掩模，通过在所述有源区上进行离子注入，从而在该有源区上形成一对扩散层的第4工序；
在所述栅绝缘膜及所述栅电极上形成第1绝缘膜的第5工序；
夹持所述第1绝缘膜，在所述栅电极侧面上形成侧墙的第6工序；
通过腐蚀所述第1绝缘膜，使所述栅电极上表面与位于所述侧墙下以外及所述栅电极下以外的区域上的所述栅电极绝缘膜上表面露出的第7工序；以及
通过所述栅绝缘膜在所述扩散层上进行离子注入，从而在位于所述侧墙下以外及所述栅电极下以外的区域上的所述扩散层上部形成高浓度扩散层的第8工序。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，进一步具有：
通过腐蚀由所述第7工序露出的所述栅绝缘膜，使所述高浓度扩散层露出的第9工序；以及
在由所述第7工序露出的所述栅电极表面与由所述第9工序露出的所述高浓度扩散层表面上，形成硅化物膜的第10工序。
14.如权利要求12或者13所述的半导体器件的制造方法，其特征在于：
在所述第6工序中，在所述第1绝缘膜上形成了在第1规定条件下的腐蚀率比所述第1绝缘膜的至少一层更大的第2绝缘膜后，通过在所述第1规定条件下进行该第2绝缘膜的各向异性腐蚀，形成所述侧墙，
在所述第7工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述侧墙更大的第2规定条件下，腐蚀所述第1绝缘膜，使所述栅电极上表面及所述栅绝缘膜上表面露出。
15.如权利要求12或者13所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述侧墙是氧化硅膜，
在所述第6工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过在该第2绝缘膜的腐蚀率比所述第1绝缘膜中的所述氮化硅膜更大的第1规定条件下，进行所述第2绝缘膜的各向异性腐蚀，形成所述侧墙，
在所述第7工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述侧墙更大的第2规定条件下，腐蚀所述第1绝缘膜，从而使所述栅电极上表面及所述栅绝缘膜上表面露出。
16.如权利要求12或者13所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述侧墙是氧化硅膜，
在所述第6工序中，在所述第1绝缘膜上形成了由氧化硅构成的第2绝缘膜后，通过使用混合比为1∶10的CF4气体与CHF3气体混合而成的腐蚀气体，进行所述第2绝缘膜的各向异性腐蚀，形成所述侧墙，
在所述第7工序中，通过使用混合比为50∶100∶1的CHF3气体、Ar气体、O2气体混合而成的腐蚀气体，腐蚀所述第1绝缘膜，从而使所述栅电极上表面及所述栅绝缘膜上表面露出。
17.一种半导体器件的制造方法，其特征在于，具有：
准备半导体衬底的第1工序；
通过氧化所述半导体衬底中的第1及第2有源区表面，在所述第1及第2有源区上分别形成第1栅绝缘膜的第2工序；
除去在所述第2有源区上形成的所述第1栅绝缘膜的第3工序；
通过对除去了所述第1栅绝缘膜的所述第2有源区表面进行氧化，从而在该第2有源区表面上形成第2栅绝缘膜的第4工序；
在所述第1栅氧化膜上形成第1栅电极，并且在所述第2栅绝缘膜上形成第2栅电极的第5工序；
以所述第1及第2栅电极作为掩模，通过在所述第1及第2有源区上进行离子注入，在所述第1有源区上形成一对第1扩散层，并且在所述第2有源区上形成一对第2扩散层的第6工序；
在所述第1及第2栅绝缘膜上以及所述第1及第2栅电极上，形成一层以上的第1绝缘膜的第7工序；
夹持所述第1绝缘膜，在所述第1栅电极侧面上形成第1侧墙的第8工序；
通过腐蚀所述第1绝缘膜，使所述第1及第2栅电极上表面与位于所述第1侧墙下以外及所述第1栅电极下以外的区域上的所述第1栅绝缘膜上表面露出，同时，在所述第2栅电极侧面上形成第2侧墙，并且使位于所述第2栅电极下以外及所述第2侧墙下以外的区域上的所述第2栅绝缘膜上表面露出的第9工序；以及
通过所述第1栅氧化膜在所述第1扩散层上进行离子注入，并且通过所述第2栅绝缘膜在所述第2扩散层上进行离子注入，从而在位于所述第1绝缘膜下以外、所述第1侧墙下以外及所述第1栅电极下以外的区域上的所述第1扩散层上部，形成第1高浓度扩散层，同时，在位于所述第2侧墙下以外及所述第2栅电极下以外的区域上的所述第2扩散层上部，形成第2高浓度扩散层的第10工序。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，
进一步具有：
通过腐蚀由所述第9工序露出的所述第1及第2栅绝缘膜，使所述第1及第2高浓度扩散层露出的第11工序；以及
在由所述第9工序露出的所述栅电极表面与由所述第11工序露出的所述第1及第2高浓度扩散层表面上，分别形成硅化物膜的第12工序。
19.如权利要求17或者18所述的半导体器件的制造方法，其特征在于：
在所述第8工序中，在所述第1绝缘膜上形成在第1规定条件下的腐蚀率比所述第1绝缘膜的至少一层更大的第2绝缘膜后，通过在所述第1规定条件下进行该第2绝缘膜的各向异性腐蚀，形成所述第1侧墙，
在所述第9工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述第1侧墙更大的第2规定条件下，各向异性腐蚀所述第1绝缘膜，从而使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上，形成由所述第1绝缘膜构成的所述第2侧墙。
20.如权利要求17或者18所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述第1侧墙是氧化硅膜，
在所述第8工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过在该第2绝缘膜的腐蚀率比所述第1绝缘膜中的所述氮化硅膜更大的所述第1规定条件下，进行所述第2绝缘膜的各向异性腐蚀，从而形成所述第1侧墙，
在所述第9工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述第1侧墙更大的第2规定条件下，各向异性腐蚀所述第1绝缘膜，从而使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成由所述第1绝缘膜构成的所述第2侧墙。
21.如权利要求17或者18所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述第1侧墙是氧化硅膜，
在所述第8工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过使用混合比为1∶10的CF4气体与CHF3气体混合而成的腐蚀气体，进行所述第2绝缘膜的各向异性腐蚀，形成所述第1侧墙，
在所述第9工序中，通过使用混合比为50∶100∶1的CHF3气体、Ar气体、O2气体混合而成的腐蚀气体，各向异性腐蚀所述第1绝缘膜，使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成由所述第1绝缘膜构成的所述第2侧墙。
22.一种半导体器件的制造方法，其特征在于，具有：
准备半导体衬底的第1工序；
通过氧化所述半导体衬底中的有源区表面，从而形成栅绝缘膜的第2工序；
在所述栅绝缘膜上形成栅电极的第3工序；
将所述栅电极作为掩模，通过在所述有源区上进行离子注入，在该有源区上形成一对扩散层的第4工序；
在所述栅绝缘膜及所述栅电极上形成一层以上的第1绝缘膜的第5工序；
夹持所述第1绝缘膜，在所述栅电极侧面上形成侧墙的第6工序；
通过腐蚀所述第1绝缘膜，使所述栅电极上表面与位于所述侧墙下以外及所述栅电极下以外的区域上的所述栅绝缘膜上表面露出的第7工序；
通过腐蚀在所述第7工序中露出的所述栅绝缘膜，使位于所述侧墙下以外及所述栅电极下以外的区域上的所述扩散层上表面露出的第8工序；以及
通过在所述第8工序中露出的所述扩散层上进行离子注入，在位于所述侧墙下以外及所述栅电极下以外的区域上的所述扩散层上部形成高浓度扩散层的第9工序。
23.如权利要求22所述的半导体器件的制造方法，其特征在于，进一步具有：
在由所述第7工序露出的所述栅电极表面与由所述第9工序形成的所述高浓度扩散层表面上，形成硅化物膜的第10工序。
24.如权利要求22或者23所述的半导体器件的制造方法，其特征在于：
在所述第6工序中，在所述第1绝缘膜上形成在第1规定条件下的腐蚀率比所述第1绝缘膜的至少一层更大的第2绝缘膜后，通过在所述第1规定条件下进行该第2绝缘膜的各向异性腐蚀，形成所述侧墙，
在所述第7工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述侧墙更大的第2规定条件下，腐蚀所述第1绝缘膜，从而使所述栅电极上表面及所述栅氧化膜上表面露出。
25.如权利要求22或者23所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述侧墙是氧化硅膜，
在所述第6工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过在该第2绝缘膜的腐蚀率比所述第1绝缘膜中的所述氮化硅膜更大的第1规定条件下，进行所述第2绝缘膜的各向异性腐蚀，从而形成所述侧墙，
在所述第7工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述侧墙更大的第2规定条件下，腐蚀所述第1绝缘膜，从而使所述栅电极上表面及所述栅绝缘膜上表面露出。
26.如权利要求22或者23所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述侧墙是氧化硅膜，
在所述第6工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过使用混合比为1∶10的CF4气体与CHF3气体混合而成的腐蚀气体，进行所述第2绝缘膜的备向异性腐蚀，形成所述侧墙，
在所述第7工序中，通过使用混合比为50∶100∶1的CHF3气体、Ar气体、O2气体混合而成的腐蚀气体，腐蚀所述第1绝缘膜，从而使所述栅电极上表面及所述栅绝缘膜上表面露出。
27.一种半导体器件的制造方法，其特征在于，具有：
准备半导体衬底的第1工序；
通过氧化所述半导体衬底中的第1及第2有源区表面，从而在所述第1及第2有源区上分别形成第1栅绝缘膜的第2工序；
除去在所述第2有源区上形成的所述第1栅绝缘膜的第3工序；
通过对除去了所述第1栅绝缘膜的所述第2有源区表面进行氧化，从而在该第2有源区表面上形成第2栅绝缘膜的第4工序；
在所述第1栅绝缘膜上形成第1栅电极，并且在所述第2栅氧化膜上形成第2栅电极的第5工序；
以所述第1及第2栅电极作为掩模，通过在所述第1及第2有源区上进行离子注入，在所述第1有源区上形成一对第1扩散层，并且在所述第2有源区上形成一对第2扩散层的第6工序；
在所述第1及第2栅绝缘膜上以及所述第1及第2栅电极上，形成一层以上的第1绝缘膜的第7工序；
夹持所述第1绝缘膜，在所述第1栅电极侧面上形成第1侧墙的第8工序；
通过腐蚀所述第1绝缘膜，使所述第1及第2栅电极上表面与位于所述第1侧墙下以外及所述第1栅电极下以外的区域上的所述第1栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成第2侧墙，并且使位于所述第2栅电极下以外及所述第2侧墙下以外的区域上的所述第2栅氧化膜上表面露出的第9工序；
通过腐蚀在所述第9工序中露出的所述第1及第2栅绝缘膜，使位于所述第1侧墙下以外、所述第1绝缘膜下以外及所述第1栅电极下以外的区域上的所述第1扩散层上表面，与位于所述第2侧墙下以外及所述第2栅电极下以外的区域上的所述第2扩散层上表面露出的第10工序；以及
通过在所述第10工序中露出的所述第1及第2扩散层上进行离子注入，在位于所述第1绝缘膜下以外、所述第1侧墙下以外及所述第1栅电极下以外的区域上的所述第1扩散层上部，形成第1高浓度扩散层，同时在位于所述第2侧墙下以外及所述第2栅电极下以外的区域上的所述第2扩散层上部，形成第2高浓度扩散层的第11工序。
28.如权利要求27所述的半导体器件的制造方法，其特征在于，进一步具有：
在由所述第9工序露出的所述第1及第2栅电极表面与由所述第11工序形成的所述第1及第2高浓度扩散层表面上，分别形成硅化物膜的第12工序。
29.如权利要求27或者28所述的半导体器件的制造方法，其特征在于：
在所述第8工序中，在所述第1绝缘膜上形成在第1规定条件下的腐蚀率比所述第1绝缘膜的至少一层更大的第2绝缘膜后，通过在所述第1规定条件下进行该第2绝缘膜的各向异性腐蚀，从而形成所述第1侧墙，
在所述第9工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述第1侧墙更大的第2规定条件下，各向异性腐蚀所述第1绝缘膜，使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成由所述第1绝缘膜构成的所述第2侧墙。
30.如权利要求27或者28所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述第1侧墙是氧化硅膜，
在所述第8工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过在该第2绝缘膜的腐蚀率比所述第1绝缘膜中的所述氮化硅膜更大的第1规定条件下，进行所述第2绝缘膜的各向异性腐蚀，从而形成所述第1侧墙，
在所述第10工序中，通过在所述第1绝缘膜中的至少一层的腐蚀率比所述第1侧墙更大的第2规定条件下，各向异性腐蚀所述第1绝缘膜，从而使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成由所述第1绝缘膜构成的所述第2侧墙。
31.如权利要求27或者28所述的半导体器件的制造方法，其特征在于：
所述第1绝缘膜的至少一层是氮化硅膜，
所述第1侧墙是氧化硅膜，
在所述第8工序中，在所述第1绝缘膜上形成由氧化硅构成的第2绝缘膜后，通过使用混合比为1∶10的CF4气体与CHF3气体混合而成的腐蚀气体，进行所述第2绝缘膜的各向异性腐蚀，从而形成所述第1侧墙，
在所述第10工序中，通过使用混合比为50∶100∶1的CHF3气体、Ar气体、O2气体混合而成的腐蚀气体，各向异性腐蚀所述第1绝缘膜，从而使所述第1及第2栅电极上表面以及所述第1及第2栅绝缘膜上表面露出，同时在所述第2栅电极侧面上形成由所述第1绝缘膜构成的第2侧墙。
CN200510108722A 2005-01-11 2005-09-30 半导体器件及其制造方法 Active CN100583449C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3467/05 2005-01-11
JP2005003467A JP4971593B2 (ja) 2005-01-11 2005-01-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1805153A true CN1805153A (zh) 2006-07-19
CN100583449C CN100583449C (zh) 2010-01-20

Family

ID=36652437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510108722A Active CN100583449C (zh) 2005-01-11 2005-09-30 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7754572B2 (zh)
JP (1) JP4971593B2 (zh)
KR (1) KR101298403B1 (zh)
CN (1) CN100583449C (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7553732B1 (en) * 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
KR100698086B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 반도체소자의 제조방법
KR100741882B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 고전압 소자 및 그 제조방법
US7495280B2 (en) * 2006-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with corner spacers
KR100770536B1 (ko) * 2006-07-19 2007-10-25 동부일렉트로닉스 주식회사 고전압 반도체 소자 및 이의 제조 방법
US7648924B2 (en) * 2007-03-30 2010-01-19 Macronix International Co., Ltd. Method of manufacturing spacer
US7955964B2 (en) * 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
DE102008030856B4 (de) * 2008-06-30 2015-12-03 Advanced Micro Devices, Inc. Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
US8048752B2 (en) 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
JP5578952B2 (ja) * 2009-08-19 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
US9064726B2 (en) * 2013-03-07 2015-06-23 Texas Instruments Incorporated Low-cost CMOS structure with dual gate dielectrics and method of forming the CMOS structure
JP2016207853A (ja) * 2015-04-23 2016-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR3042907B1 (fr) * 2015-10-22 2017-12-08 St Microelectronics Crolles 2 Sas Procede de fabrication d'un dispositif a transistors mos
US10868141B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof
TWI719747B (zh) * 2019-12-10 2021-02-21 新唐科技股份有限公司 半導體裝置結構及其製造方法
FR3139233A1 (fr) * 2022-08-25 2024-03-01 Stmicroelectronics (Rousset) Sas Procédé de fabricaiton d’un circuit intégré et circuit intégré correspondant

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644572B2 (ja) * 1983-03-23 1994-06-08 株式会社東芝 半導体装置の製造方法
JPS6077429A (ja) * 1983-10-04 1985-05-02 Asahi Glass Co Ltd ドライエツチング方法
JP2897555B2 (ja) 1992-10-28 1999-05-31 日本電気株式会社 半導体装置の製造方法
SG43836A1 (en) * 1992-12-11 1997-11-14 Intel Corp A mos transistor having a composite gate electrode and method of fabrication
US5498555A (en) * 1994-11-07 1996-03-12 United Microelectronics Corporation Method of making LDD with polysilicon and dielectric spacers
US6545326B2 (en) * 1997-09-19 2003-04-08 Hitachi, Ltd. Method of fabricating semiconductor device
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP3123995B2 (ja) * 1998-12-28 2001-01-15 九州日本電気株式会社 半導体装置およびその製造方法
FR2816108B1 (fr) * 2000-10-30 2003-02-21 St Microelectronics Sa Procede de fabrication simultanee d'une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors
JP2002261292A (ja) * 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US6808974B2 (en) * 2001-05-15 2004-10-26 International Business Machines Corporation CMOS structure with maximized polysilicon gate activation and a method for selectively maximizing doping activation in gate, extension, and source/drain regions
CN100392858C (zh) * 2002-05-14 2008-06-04 索尼株式会社 半导体装置、半导体装置的制造方法及其电子设备
JP2004022689A (ja) * 2002-06-14 2004-01-22 Seiko Epson Corp 半導体装置及びその製造方法
KR100466194B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법
JP2004072039A (ja) * 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置およびその製造方法
US6696334B1 (en) * 2002-09-30 2004-02-24 Advanced Micro Devices, Inc. Method for formation of a differential offset spacer
JP2004235255A (ja) * 2003-01-28 2004-08-19 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP4477886B2 (ja) * 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005109381A (ja) * 2003-10-02 2005-04-21 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006196493A (ja) 2006-07-27
KR20060082021A (ko) 2006-07-14
US20060151840A1 (en) 2006-07-13
US7754572B2 (en) 2010-07-13
JP4971593B2 (ja) 2012-07-11
CN100583449C (zh) 2010-01-20
KR101298403B1 (ko) 2013-08-20

Similar Documents

Publication Publication Date Title
CN1805153A (zh) 半导体器件及其制造方法
CN1260817C (zh) 含有绝缘栅场效应晶体管的半导体器件及其制造方法
CN1298042C (zh) 具有无凹痕浅槽隔离的半导体器件及其制造方法
CN1208823C (zh) 浅沟隔离半导体及其制造
CN1956195A (zh) 半导体装置及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1755945A (zh) 半导体器件
CN1841706A (zh) 半导体器件的制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN101055842A (zh) 半导体装置的制造方法
CN1734786A (zh) 晶体管及其形成方法
CN1893085A (zh) 半导体装置及其制造方法
CN1505155A (zh) 半导体器件及其制造方法
CN1499646A (zh) 半导体器件和半导体器件的制造方法
CN101038874A (zh) 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN1825566A (zh) 半导体装置的制造方法
CN1862832A (zh) 高压半导体器件及其制造方法
CN1945843A (zh) 半导体器件以及半导体器件的制造方法
CN1873963A (zh) 半导体装置及其制造方法
CN1144273C (zh) 半导体器件及其制造方法
CN1770468A (zh) 绝缘栅型半导体装置及其制造方法
CN1499577A (zh) 制造半导体器件的方法
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1252812C (zh) 半导体集成电路器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131126

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131126

Address after: Tokyo, Japan, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo port area, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Lapis Semiconductor Co., Ltd.