CN1873963A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1873963A
CN1873963A CNA2006100771739A CN200610077173A CN1873963A CN 1873963 A CN1873963 A CN 1873963A CN A2006100771739 A CNA2006100771739 A CN A2006100771739A CN 200610077173 A CN200610077173 A CN 200610077173A CN 1873963 A CN1873963 A CN 1873963A
Authority
CN
China
Prior art keywords
electric conductor
semiconductor device
conductor pad
patterns
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100771739A
Other languages
English (en)
Other versions
CN100456463C (zh
Inventor
进藤昭则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1873963A publication Critical patent/CN1873963A/zh
Application granted granted Critical
Publication of CN100456463C publication Critical patent/CN100456463C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

一种半导体装置，具有：位于半导体元件上方的绝缘膜(10)、形成在绝缘膜(10)上的导电体焊盘(11)、和形成在导电体焊盘(11)上的第1开口图案(12)。这样，即使形成导电体焊盘(11)的导电体流动，导电体的流动性也会被第1开口图案(12)吸收。在导电体焊盘(11)为近似多角形的情况下，第1开口图案(12)优选形成在导电体焊盘(11)的各个角部的附近。在这种情况下，第1开口图案(12)也可以具有沿着形成角部的2个边而被配置的近似L字状的狭缝。从而，能够提供即使导电体从导电体焊盘的中央部向周边部流动，也能够抑制应力的产生的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及一种在引线接合时等，即使导电体从导电体焊盘的中央部向周边部流动，也能够抑制产生应力的半导体装置及其制造方法。
背景技术
近年来，为了使半导体装置小型化，在形成有晶体管等的有效面上配置电极焊盘的技术的开发正在进行(例如参照专利文献1)。
专利文献1：特开2003-086620号公报(图1)
图14是用于说明以往半导体装置的结构的剖视图。本图所示的半导体装置具有形成在硅基板101上的晶体管。在晶体管和元件分离膜102上形成有第1层间绝缘膜108。在第1层间绝缘膜108上形成有Al合金布线109a、109b。Al合金布线109a、109b分别与成为晶体管的源极和漏极的杂质区域107a、107b连接。
在第1层间绝缘膜108上和Al合金布线109a、109b上，形成有第2层间绝缘膜110。在第2层间绝缘膜110上形成有合金焊盘111。Al合金焊盘111的端部位于晶体管的上方。
在第2层间绝缘膜110上和Al合金焊盘111上形成有钝化膜113。在钝化膜113上形成有位于Al合金焊盘111的中央部上的开口部分113a。在位于开口部分113a内的Al合金焊盘111上接合有引线(未图示)。
当引线接合在导电体焊盘上时等，有时会向导电体焊盘的中央部施加力。在这种情况下，形成焊盘的导电体从中央部向周边部流动，会在焊盘的端部产生应力。因此，有时会在位于焊盘端部的下方的层间绝缘膜上产生裂缝。而且，还有破坏晶体管等元件的可能性。
另外，在没有产生裂缝等的情况下，由于在焊盘的端部一直残留有应力，所以有时位于焊盘端部下方的元件(例如晶体管)的电特性会变化。
发明内容
本发明为了解决上述问题，其目的在于提供一种即使导电体从导电体焊盘的中央部向周边部流动，也能够抑制应力产生的半导体装置及其制造方法。
为了解决上述问题，本发明的半导体装置，具有：
位于半导体元件上或上方的绝缘膜；和
形成在所述绝缘膜上的导电体焊盘；和
形成在所述导电体焊盘上的第1开口图案。
根据该半导体装置，由于在导电体焊盘上形成有第1开口图案，所以，即使形成导电体焊盘的导电体流动，导电体的流动性也会被第1开口图案吸收。从而，能够抑制在导电体焊盘的周边部的应力产生。所述导电体焊盘例如由Al合金构成。
在所述导电体焊盘的平面形状为大致多角形的情况下，所述第1开口图案优选形成在所述导电体焊盘的各个角部的附近。在这种情况下，所述第1开口图案也可以具有大致L字状的狭缝，或具有从所述导电体焊盘的中央部向所述角部延伸的第1狭缝，所述大致L字状的狭缝沿着形成所述角部的2条边而配置。在后者的情况下，所述第1开口图案优选还具有分别沿着形成所述角部的2条边而延伸的2条第2狭缝。
在所述导电体焊盘的平面形状为近似圆形或近似椭圆形的情况下，所述第1开口图案优选具有沿着所述导电体焊盘的边缘而配置的多个狭缝。
也可以还具有形成在所述导电体焊盘的大致中央部的第2开口图案。
另外，还可以具有分别形成在所述绝缘膜上和所述导电体焊盘的周边部上的保护膜，并且所述保护膜的一部分也可以被埋入在所述第1开口图案中。在这种情况下，流动的导电体被埋入在所述第1开口图案中的所述保护膜堵住。
本发明的另一种半导体装置，具有：
位于半导体元件上或上方的第1绝缘膜；和
形成在所述第1绝缘膜上的第1导电体焊盘；和
形成在所述第1导电体焊盘的周边部的第1开口图案；和
形成在所述第1绝缘膜及所述第1导电体焊盘的周边部上，并在所述第1导电体焊盘上具有开口部分的第2绝缘膜；和
形成在所述第2绝缘膜上，并通过其一部分被埋入在所述开口部分而与所述第1导电体焊盘连接的第2导电体焊盘。
可以还具有形成在所述第2导电体焊盘上的第2开口图案。
本发明的又一种半导体装置，具有：
位于半导体元件上或上方的第1绝缘膜；和
形成在所述第1绝缘膜上的第1导电体焊盘；和
形成在所述第1绝缘膜上，并在所述第1导电体焊盘上具有开口部分的第2绝缘膜；和
形成在所述第2绝缘膜上，并通过其一部分被埋入在所述开口部分而与所述第1导电体焊盘连接的第2导电体焊盘；和
形成在所述第2导电体焊盘上，并位于所述开口部分内的开口图案。
本发明的半导体装置的制造方法，包括：
在半导体元件上或上方形成绝缘膜的工序；和
在所述绝缘膜上形成导电体膜的工序；和
通过图案形成所述导电体膜，而分别形成位于所述半导体元件的上方的导电体焊盘、以及位于该导电体焊盘内的开口图案的工序。
还可以包括：在形成所述导电体焊盘以及所述开口图案的工序之后，在所述导电体焊盘上接合引线的工序。
附图说明
图1(A)是用于说明第1实施方式的半导体装置的制造方法的剖视图，(B)是用于说明(A)的下一道工序的剖视图。
图2(A)是用于说明图1(B)的下一道工序的剖视图，B是(A)的状态中的半导体装置的俯视图。
图3(A)是用于说明图2(A)的下一道工序的剖视图，(B)是(A)的状态中的半导体装置的俯视图。
图4是用于说明第2实施方式的半导体装置的结构的俯视图。
图5是用于说明第3实施方式的半导体装置的结构的俯视图。
图6是用于说明第4实施方式的半导体装置的结构的俯视图。
图7是用于说明第5实施方式的半导体装置的结构的俯视图。
图8是用于说明第6实施方式的半导体装置的结构的俯视图。
图9是用于说明第7实施方式的半导体装置的结构的俯视图。
图10(A)是用于说明第8实施方式的半导体装置的结构的俯视图，(B)是图10(A)中所示的半导体装置的俯视图。
图11(A)是用于说明第9实施方式的半导体装置的制造方法的剖视图，(B)是用于说明(A)的下一道工序的剖视图。
图12是用于说明第10实施方式的半导体装置的结构的剖视图。
图13是用于说明第11实施方式的半导体装置的结构的剖视图。
图14是用于说明以往半导体装置的结构的剖视图。
图中：1、101-硅基板，2、102-元件分离膜，3-栅极氧化膜，4a-栅电极，4b-多晶硅电阻，5-侧壁，6a、6b-低浓度杂质区域，7a、7b、107a、107b-杂质区域，8、108-第1层间绝缘膜，8a、8b-连接孔，9a、9b、11b、109a、109b-Al合金布线，10、110-第2层间绝缘膜，11、111-Al合金焊盘，12-开口图案，12a、12b-狭缝(slit)，13、113-钝化膜，13a、14a、20、113a-开口部分，14-第3层间绝缘膜，15-第2Al合金焊盘，16-开口图案。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。图1的各图、图2(A)以及图3(A)是用于说明本发明第1实施方式的半导体装置的制造方法的剖视图。图2(B)和图3(B)分别是图2(A)和图3(A)的状态下的半导体装置的俯视图。
首先，如图1(A)所示，在硅基板1上形成元件分离膜2，将形成有晶体管的元件区域从其他区域分离。元件分离膜2也可以通过LOCOS氧化法来形成，还可以通过沟槽电离法埋入到硅基板1上。
接着，对硅基板1进行热氧化。由此，在位于元件区域的硅基板1上形成了栅极氧化膜3。接着，在栅极氧化膜3上和元件分离膜2上形成多晶硅膜，并图案形成该多晶硅膜。由此，在栅极氧化膜3上形成了栅电极4a，在元件分离膜2上形成了多晶硅电阻4b。接着，将栅电极4a和元件分离膜2作为掩模，在硅基板1上注入杂质。由此，在硅基板1上形成了晶体管的低浓度杂质区域6a、6b。
接着，在包括栅电极4a的整个面上形成氧化硅膜，并蚀刻该氧化硅膜。由此，栅电极4a和多晶硅电阻4b的各个侧壁被侧壁(side wall)5覆盖。接着，将栅电极4a、侧壁5和元件分离膜2作为掩模，在硅基板1上注入杂质。由此，在硅基板1上形成作为晶体管的源极和漏极的杂质区域7a、7b。
这样，在硅基板1的元件区域形成了晶体管。
接着，在包括晶体管的整个面上，形成以氧化硅为主成分的第1层间绝缘膜8。第1层间绝缘膜8具有通过CVD法形成的第1层、作为SOG膜的第2层、和通过CVD法形成的第3层。第2层的表面被蚀刻。通过设置第2层，提高了第1层间绝缘膜8的表面平坦性。
接着，在第1层间绝缘膜8上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在第1层间绝缘膜8上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻第1层间绝缘膜8。由此，在第1层间绝缘膜8上形成了分别位于杂质区域7a、7b上的连接孔8a、8b。然后，除去抗蚀图案。
接着，在各个连接孔8a、8b中、和第1层间绝缘膜8上，通过溅射法形成Al合金膜。接着，在该Al合金膜上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在Al合金膜上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻Al合金膜。由此，在第1层间绝缘膜8上形成了Al合金布线9a、9b。Al合金布线9a经由连接孔8a与杂质区域7a连接，Al合金布线9b经由连接孔8b与杂质区域7b连接。然后，除去抗蚀图案。
接着，在第1层间绝缘膜8上和Al合金布线9a、9b上形成第2层间绝缘膜10。第2层间绝缘膜10的结构和形成方法与第1层间绝缘膜8的结构和形成方法相同。接着，在第2层间绝缘膜10上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在第2层间绝缘膜10上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻第2层间绝缘膜10。由此，在第2层间绝缘膜10上形成了连接孔(未图示)。然后，除去抗蚀图案。
接着，如图1(B)所示，在第2层间绝缘膜10上和未图示的连接孔中通过溅射法形成Al合金膜。
接着，如图2(A)及(B)所示，在Al合金膜上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在Al合金膜上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻Al合金膜。由此，在第2层间绝缘膜10上形成了Al合金焊盘11及Al合金布线11b。Al合金布线11b的一部分被埋入在所述的连接孔中。然后，除去抗蚀图案。
如图2(B)所示，Al合金焊盘11大致呈正方形，并与Al合金布线11b连接。另外，Al合金焊盘11的一个角部位于晶体管的上方，另一角部位于多晶硅电阻4b的上方。在Al合金焊盘11的4个角部上分别形成有狭缝状的开口图案12。开口图案12大致呈L字形状，被配设在沿着形成角部的2个边的方向上。
接着，如图3(A)及(B)所示，在第2层间绝缘膜10、Al合金焊盘11和Al合金布线11b的每个上、以及开口图案12内，通过CVD法形成了依次层叠氧化硅膜和氮化硅膜的钝化膜13。接着，在钝化膜13上涂敷光致抗蚀剂膜，并曝光、显影该光致抗蚀剂膜。由此，在钝化膜13上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻钝化膜13。由此，在钝化膜13上形成了位于Al合金焊盘11上的开口部分13a。在开口部分13a的内侧不包含开口图案12，钝化膜13维持埋入在开口图案12的内部的状态。
接着，通过引线接合法将引线(未图示)与位于开口部分13a内的Al合金焊盘11连接。此时，由于向位于开口部分13a内的Al合金焊盘11施加了力，所以形成Al合金焊盘11的Al合金向周边部流动。流动了的Al合金朝向Al合金焊盘11的4个角部。但由于在角部的开口图案12的内部埋入有钝化膜13，所以流动了的Al合金的一部分被开口图案12堵住。因此，与以往相比，能够抑制Al合金集中在角部。
从而，根据本实施方式，在Al合金焊盘11的角部所产生的应力与以往相比变小。因此，能够抑制在第2层间绝缘膜10上产生裂缝。而且，可以抑制位于Al合金焊盘11下方的晶体管和多晶硅电阻4b的破坏。并且，能够抑制由应力所产生的晶体管和多晶硅电阻4b的特性变化。
图4是用于说明本发明第2实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了Al合金焊盘11的形状以外，具有与通过第1实施方式制造的半导体装置相同的结构。而且，本图所示的半导体装置制造方法与第1实施方式的半导体装置制造方法相同。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
在本实施方式中，Al合金焊盘11呈近似圆形。开口图案12具有多个狭缝。这些多个狭缝被沿着Al合金焊盘11的边缘配设。在位于Al合金焊盘11上的钝化膜13上形成有开口部分13a，钝化膜13保持埋入在开口图案12上的状态。此外，在Al合金焊盘11的周边部的下方，配置有第1实施方式中所示的晶体管(未图示)和多晶硅电阻(未图示)。
本实施方式中，当引线接合在位于开口部分13a内的Al合金焊盘11上(未图示)时，与第1实施方式相同，形成Al合金焊盘11的Al合金会向周边部流动。但是，由于在位于Al合金焊盘11的周边部的开口图案12的内部埋有钝化膜13，所以，通过与第1实施方式相同的作用，能够抑制Al合金集中在周边部。
因此，根据本实施方式，能够得到与第1实施方式相同的效果。
图5是用于说明第3实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了被设在Al合金焊盘11的角部的开口图案12位于被设置在钝化膜13上的开口部分13a内这一点之外，具有与第1实施方式相同的结构。因此，在开口图案12的内部没有埋入钝化膜13。此外，本图所示的半导体装置的制造方法与第1实施方式的半导体装置的制造方法相同。
在本实施方式中，当通过引线接合法，将引线(未图示)连接到位于开口部分13a内的Al合金焊盘11上时，与第1实施方式相同，形成Al合金焊盘11的Al合金会向Al合金焊盘11的角部流动。但是，Al合金的流动性通过开口图案12的变形而被吸收。
因此，与以往相比，根据本实施方式，能够抑制流动了的Al合金集中在Al合金焊盘11的角部。从而，可以得到与第1实施方式相同的效果。
图6是用于说明第4实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了形成在Al合金焊盘11的角部的开口图案12的形状之外，具有与第1实施方式相同的结构。而且，本图所示的半导体装置的制造方法与第1实施方式的半导体装置的制造方法相同。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
在本实施方式中，开口图案12具有：从Al合金焊盘11的角朝向中心部延伸的狭缝12a、和分别与形成角的2条边平行配置的2道狭缝12b。在狭缝12a、12b的各个端部中，位于Al合金焊盘11的角侧的端部相互靠近。
根据本实施方式，也能够得到与第1实施方式相同的作用及效果。
图7是用于说明第5实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了形成在Al合金焊盘11的角部的开口图案12的形状之外，具有与第4实施方式相同的结构。而且，本图所示的半导体装置的制造方法与第4实施方式的半导体装置的制造方法相同。下面，对于和第4实施方式相同的结构赋予相同的符号，并省略其说明。
在本实施方式中，开口图案12的狭缝12a、12b中，位于Al合金焊盘11的中央侧的端部相互靠近。
根据本实施方式，也能够得到与第4实施方式相同的作用及效果。
图8是用于说明第6实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了形成在Al合金焊盘11的角部的大致L字状的开口图案12，在各个角部被多重配置这一点之外，具有与第1实施方式相同的结构。配置在内侧的开口图案12比配置在外侧的开口图案12小。而且，本图所示的半导体装置的制造方法与第1实施方式中的半导体装置的制造方法相同。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
根据本实施方式，也能够得到与第1实施方式相同的作用及效果。
图9是用于说明第7实施方式的半导体装置的结构的俯视图，其相当于第1实施方式中的图3(B)。本图所示的半导体装置，除了形成在Al合金焊盘11的各个角部的开口图案12的形状之外，具有与第1实施方式相同的结构。而且，本图所示的半导体装置的制造方法与第1实施方式中的半导体装置的制造方法相同。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
在本实施方式中，开口图案12呈狭缝形状，并从Al合金焊盘11的4个角部的每一个向Al合金焊盘11的中央延伸。各个开口图案12的角部侧的内部被钝化膜13埋入，其中央部侧在开口部分13a的内部露出。
本实施方式中，当将引线(未图示)接合到位于开口部分13a内的Al合金焊盘11上时，与第1实施方式相同，形成Al合金焊盘11的Al合金会向Al合金焊盘11的角部流动。但是，Al合金的流动性通过在开口部分13a内部露出的开口图案12的变形被吸收。而且，流动了的Al合金被埋入在开口图案12内部的钝化膜13堵住，所述开口图案12位于角部侧。
因此，根据本实施方式，也能够得到与第1实施方式相同的效果。
图10(A)是用于说明第8实施方式的半导体装置的结构的剖视图，图10(B)是图10(A)所示的半导体装置的俯视图。本图相当于第1实施方式中的图3。本图所示的半导体装置，除了在Al合金焊盘11的中央部形成有开口部分20这一点之外，具有与第1实施方式相同的结构。而且，本图所示的半导体装置的制造方法与第1实施方式的半导体装置的制造方法相同。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
根据该半导体装置，通过与第1实施方式相同的作用，在Al合金焊盘11的角部产生的应力与以往相比变小。而且，由于在Al合金焊盘11的中央部形成有开口部分20，所以，能够减少在引线接合时流动的Al合金的量。从而，在Al合金焊盘11的角部产生的应力会进一步变小。
因此，能够抑制在第2层间绝缘膜10上产生龟裂等。而且，能够抑制位于Al合金焊盘11下方的晶体管和多晶硅电阻4b的破坏。并且，能够抑制由应力引起的晶体管和多晶硅电阻4b的特性的变化。
图11的各个图是用于说明第9实施方式的半导体装置的制造方法的剖视图。根据本实施方式制造的半导体装置，Al合金焊盘为双层结构。下面，对于和第1实施方式相同的结构赋予相同的符号，并省略其说明。
首先，如图11(A)所示，在硅基板1上形成元件分离膜2。接着，形成栅极氧化膜3、栅电极4a、多晶硅电阻4b、侧壁5、低浓度杂质区域6a和6b、杂质区域7a和7b、第1层间绝缘膜8、连接孔8a和8b、Al合金布线9a和9b、第2层间绝缘膜10和Al合金焊盘11。在Al合金焊盘11上设置有开口图案12。这些的形成方法与第1实施方式相同。
接着，如图11(B)所示，在第2层间绝缘膜10上和Al合金焊盘11上形成第3层间绝缘膜14。此时，在开口图案12的内部埋入第3层间绝缘膜14。另外，第3层间绝缘膜14的结构及形成方法与第1层间绝缘膜8的结构形成方法相同。
接着，在第3层间绝缘膜14上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在第3层间绝缘膜14上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻第3层间绝缘膜14。由此，在第3层间绝缘膜14上形成了位于Al合金焊盘11上的开口部分14a。此外，位于Al合金焊盘11的角部的开口图案12维持被第3层间绝缘膜14覆盖的状态。
接着，在第3层间绝缘膜14上和开口部分14a内通过溅射法形成了Al合金膜。接着，在Al合金膜上涂敷光致抗蚀剂膜(未图示)，并曝光、显影该光致抗蚀剂膜。由此，在Al合金膜上形成了抗蚀图案。接着，将该抗蚀图案作为掩模来蚀刻Al合金膜。由此，在第3层间绝缘膜14上形成了第2Al合金焊盘15。通过下部被埋入在开口部分14a内，第2Al合金焊盘15与Al合金焊盘11连接。
接着，在第3层间绝缘膜14上和第2Al合金焊盘15上形成钝化膜13，在第2Al合金焊盘15上形成开口部分13a。这些的形成方法与第1
实施方式相同。
接着，在位于开口部分13a内的第2Al合金焊盘15上接合引线(未图示)。此时，会对Al合金焊盘11施加力，使得形成Al合金焊盘11的Al合金向4个角部流动。但是，由于在角部的开口图案12的内部埋入有钝化膜13，所以，流动的Al合金的一部分被开口图案12堵住。从而，与以往相比，能够抑制Al合金集中在Al合金焊盘11的角部。
因此，根据本实施方式，在Al合金焊盘11的角部所产生的应力与以往相比会变小。由此，能够得到与第1实施方式相同的效果。而且，由于能够抑制第2层间绝缘膜10被置于大气中，所以，能够抑制半导体装置耐湿性的下降。
图12是用于说明第10实施方式的半导体装置的结构的剖视图。本实施方式的半导体装置，除了在Al合金焊盘11上没有形成开口图案12、以及在第2Al合金焊盘15上没有形成开口图案16之外，具有与通过第9实施方式形成的半导体装置相同的结构。而且，本图所示的半导体装置的制造方法与第9实施方式相同。开口图案16通过用于形成第2Al合金焊盘15的图案形成(patterning)而形成。下面，对于和第9实施方式相同的结构赋予相同的符号，并省略其说明。
开口图案16的平面形状大致为L字形状，其与第9实施方式中的开口图案12的平面形状大致相同。但是，开口图案16位于钝化膜13的开口部分13a内，并且，位于第3层间绝缘膜14的开口部分14a的内侧。
根据本实施方式，即使形成第2Al合金焊盘15的Al合金流动，其流动性也会被开口图案16吸收。从而，根据本实施方式也能够得到与第1
实施方式相同的效果。
图13是用于说明第11实施方式的半导体装置的结构的剖视图。本实施方式的半导体装置，除了在Al合金焊盘11上形成有开口图案12以外，具有与通过第10实施方式形成的半导体装置相同的结构。而且，本图所示的半导体装置的制造方法与第10实施方式相同。下面，对于和第9实施方式相同的结构赋予相同的符号，并省略其说明。
根据本实施方式，能够得到在第9实施方式中所示的作用及在第10实施方式中所示的作用的双方。从而，能够得到与第1实施方式相同的效果。
此外，本发明并不局限于上述的实施方式，在不脱离本发明的主旨的范围内可以实施各种变更。例如，在上述的各个实施方式中，也可以将圆形或多角形状的多个开口部分配置成狭缝状来形成开口图案。而且，还可以将圆形或多角形状的开口部分在Al合金焊盘11的整个面上或周边部上设置成矩阵状。
另外，在第9～第11的各个实施方式中，也可以在第3层间绝缘膜14上不设置开口部分14a，在第3层间绝缘膜14上形成位于Al合金焊盘11上的多个连接孔。在这种情况下，也可以在多个连接孔的各个孔中埋入钨插柱。
而且，在上述的各个实施方式中，当在Al合金焊盘上不接合引线，而是在Al合金焊盘上形成凸块的情况下，由于将凸块按压在其他基板上时的推压力，会使得形成Al合金焊盘的Al合金向周边部流动。但是，即使在这种情况下，通过与上述的实施方式相同的作用，在Al合金焊盘的角部或周边部所产生的应力与以往相比会变小。因此，能够得到与上述的实施方式相同的效果。

Claims (14)

1、一种半导体装置，具有：
位于半导体元件上或上方的绝缘膜；和
形成在所述绝缘膜上的导电体焊盘；和
形成在所述导电体焊盘上的第1开口图案。
2、根据权利要求1所述的半导体装置，其特征在于，
所述导电体焊盘的平面形状为近似多角形，
所述第1开口图案形成在所述导电体焊盘的各个角部的附近。
3、根据权利要求2所述的半导体装置，其特征在于，
所述第1开口图案具有近似L字状的狭缝，所述近似L字状的狭缝沿着形成所述角部的2条边而设置。
4、根据权利要求2所述的半导体装置，其特征在于，
所述第1开口图案具有从所述导电体焊盘的中央部向所述角部延伸的第1狭缝。
5、根据权利要求4所述的半导体装置，其特征在于，
所述第1开口图案还具有分别沿着形成所述角部的2条边而延伸的2条第2狭缝。
6、根据权利要求1所述的半导体装置，其特征在于，
所述导电体焊盘的平面形状为近似圆形或近似椭圆形，
所述第1开口图案具有沿着所述导电体焊盘的边缘而配置的多条狭缝。
7、根据权利要求2～6中任意一项所述的半导体装置，其特征在于，
还具有形成在所述导电体焊盘的大致中央部的第2开口图案。
8、根据权利要求2～7中任意一项所述的半导体装置，其特征在于，
具有分别形成在所述绝缘膜上及所述导电体焊盘的周边部上的保护膜，
所述保护膜的一部分被埋入在所述第1开口图案中。
9、根据权利要求1～8中任意一项所述的半导体装置，其特征在于，
所述导电体焊盘由Al合金构成。
10、一种半导体装置，具有：
位于半导体元件上或上方的第1绝缘膜；和
形成在所述第1绝缘膜上的第1导电体焊盘；和
形成在所述第1导电体焊盘的周边部上的第1开口图案；和
形成在所述第1绝缘膜及所述第1导电体焊盘的周边部上，并在所述第1导电体焊盘上具有开口部分的第2绝缘膜；和
形成在所述第2绝缘膜上，并通过其一部分被埋入在所述开口部分而与所述第1导电体焊盘连接的第2导电体焊盘。
11、根据权利要求10所述的半导体装置，其特征在于，
还具有形成在所述第2导电体焊盘上的第2开口图案。
12、一种半导体装置，具有：
位于半导体元件上或上方的第1绝缘膜；和
形成在所述第1绝缘膜上的第1导电体焊盘；和
形成在所述第1绝缘膜上，并在所述第1导电体焊盘上具有开口部分的第2绝缘膜；和
形成在所述第2绝缘膜上，并通过其一部分被埋入在所述开口部分而与所述第1导电体焊盘连接的第2导电体焊盘；和
形成在所述第2导电体焊盘上，并位于所述开口部分内的开口图案。
13、一种半导体装置的制造方法，具有：
在半导体元件上或上方形成绝缘膜的工序；和
在所述绝缘膜上形成导电体膜的工序；和
通过图案形成所述导电体膜，而分别形成位于所述半导体元件的上方的导电体焊盘、以及位于该导电体焊盘内的开口图案的工序。
14、根据权利要求13所述的半导体装置的制造方法，其特征在于，
具有在形成所述导电体焊盘及所述开口图案的工序之后，在所述导电体焊盘上接合引线的工序。
CNB2006100771739A 2005-06-02 2006-04-27 半导体装置及其制造方法 Expired - Fee Related CN100456463C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005162325 2005-06-02
JP2005162325A JP4533804B2 (ja) 2005-06-02 2005-06-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1873963A true CN1873963A (zh) 2006-12-06
CN100456463C CN100456463C (zh) 2009-01-28

Family

ID=37484341

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100771739A Expired - Fee Related CN100456463C (zh) 2005-06-02 2006-04-27 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7514790B2 (zh)
JP (1) JP4533804B2 (zh)
CN (1) CN100456463C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208387A (zh) * 2010-03-30 2011-10-05 曹用信 连接球栅阵列封装组件的电路板及形成焊垫结构的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8836150B2 (en) * 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9548280B2 (en) * 2014-04-02 2017-01-17 Nxp Usa, Inc. Solder pad for semiconductor device package
JP6493665B2 (ja) * 2015-03-13 2019-04-03 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド及び液体噴射装置
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置
US10304782B2 (en) * 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
JP7140314B2 (ja) * 2018-09-05 2022-09-21 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141330A (ja) 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JPS63161634A (ja) 1986-12-24 1988-07-05 Nec Corp 半導体集積回路装置
JPH0610810B2 (ja) 1987-02-09 1994-02-09 日本電気株式会社 記号列識別装置と同装置への記号列登録方式
JPH042130A (ja) 1990-04-19 1992-01-07 Nec Corp 半導体装置
JP2616227B2 (ja) 1990-11-24 1997-06-04 日本電気株式会社 半導体装置
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置
JPH05226405A (ja) 1992-02-14 1993-09-03 Toshiba Corp 半導体装置
JPH0637135A (ja) 1992-07-20 1994-02-10 Murata Mfg Co Ltd 半導体装置
KR0170316B1 (ko) 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
JP3931749B2 (ja) 1996-02-23 2007-06-20 松下電器産業株式会社 突起電極を有する半導体装置の製造方法
JPH10199923A (ja) 1997-01-13 1998-07-31 Hitachi Ltd パワー半導体モジュール
JPH11297733A (ja) 1998-04-07 1999-10-29 Seiko Epson Corp 半導体装置
JPH11330121A (ja) 1998-05-14 1999-11-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6313541B1 (en) * 1999-06-08 2001-11-06 Winbond Electronics Corp. Bone-pad with pad edge strengthening structure
JP2001298041A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 半導体素子の電極構造
KR100343284B1 (ko) 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법
JP2003243443A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP3612310B2 (ja) * 2002-06-18 2005-01-19 株式会社東芝 半導体装置
US6677251B1 (en) * 2002-07-29 2004-01-13 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a hydrophilic surface on low-k dielectric insulating layers for improved adhesion
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208387A (zh) * 2010-03-30 2011-10-05 曹用信 连接球栅阵列封装组件的电路板及形成焊垫结构的方法
CN102208387B (zh) * 2010-03-30 2013-05-22 曹用信 连接球栅阵列封装组件的电路板及形成焊垫结构的方法

Also Published As

Publication number Publication date
CN100456463C (zh) 2009-01-28
JP4533804B2 (ja) 2010-09-01
US7514790B2 (en) 2009-04-07
JP2006339408A (ja) 2006-12-14
US20060273464A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
CN1279615C (zh) 半导体器件及其制造方法
CN1873963A (zh) 半导体装置及其制造方法
CN1298042C (zh) 具有无凹痕浅槽隔离的半导体器件及其制造方法
CN1805153A (zh) 半导体器件及其制造方法
CN1841651A (zh) 半导体装置的制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1841706A (zh) 半导体器件的制造方法
CN1866524A (zh) 半导体器件及其制造方法
CN1893085A (zh) 半导体装置及其制造方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
CN1822394A (zh) 半导体装置及其制造方法
CN1161842C (zh) 带有微波双极晶体管的半导体器件
CN1314102C (zh) 半导体装置及其制造方法
CN1190803A (zh) 半导体器件及其生产方法
CN101043054A (zh) 半导体装置及其制造方法
CN1819126A (zh) 制造具有侧壁间隔层的半导体器件的方法
CN1275289C (zh) 通过使用保护层制造半导体结构的方法和半导体结构
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1770468A (zh) 绝缘栅型半导体装置及其制造方法
CN1652457A (zh) 具有过电流保护功能的垂直型功率金属氧化物半导体器件
CN1434518A (zh) Soi型半导体装置及其制造方法
CN1779965A (zh) 金属内连线结构及其制造方法
CN1763954A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20210427