JPH0637135A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0637135A JPH0637135A JP4192029A JP19202992A JPH0637135A JP H0637135 A JPH0637135 A JP H0637135A JP 4192029 A JP4192029 A JP 4192029A JP 19202992 A JP19202992 A JP 19202992A JP H0637135 A JPH0637135 A JP H0637135A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- insulating film
- bonding
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】装置の大型化を来すことなくボンディングパッ
ドの接着強度を高めることができる半導体装置の提供。 【構成】半導体基板２上のボンディングパッド接着面３
ａに凹凸９を形成した半導体装置。
ドの接着強度を高めることができる半導体装置の提供。 【構成】半導体基板２上のボンディングパッド接着面３
ａに凹凸９を形成した半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、ボンディングパッドを
備えた半導体装置に関する。
備えた半導体装置に関する。
【０００２】
【従来の技術】従来から、半導体装置として、図３の半
導体装置の要部平面図、および該要部のＣ−Ｃ線断面図
に示すものがある。この半導体装置５０は半導体基板５
１上に窒化膜、酸化膜等の層間絶縁膜５２を形成し、そ
の上に配線パターン５３を形成するとともに、配線パタ
ーン５３の端部にボンディングパッド５４を一体に形成
し、さらに、ボンディングパッド５４表面を除いて半導
体基板５１上を表層絶縁膜５５で覆って構成されてい
る。なお、このボンディングパッド５４には、図で仮想
線で示したボンディングワイヤ５６が超音波ボンディン
グ等の技法によって接続されるようになっている。
導体装置の要部平面図、および該要部のＣ−Ｃ線断面図
に示すものがある。この半導体装置５０は半導体基板５
１上に窒化膜、酸化膜等の層間絶縁膜５２を形成し、そ
の上に配線パターン５３を形成するとともに、配線パタ
ーン５３の端部にボンディングパッド５４を一体に形成
し、さらに、ボンディングパッド５４表面を除いて半導
体基板５１上を表層絶縁膜５５で覆って構成されてい
る。なお、このボンディングパッド５４には、図で仮想
線で示したボンディングワイヤ５６が超音波ボンディン
グ等の技法によって接続されるようになっている。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置５０には、ボンディングワイヤ５６接続時の
応力（例えばワイヤ張力）等により、ボンディングパッ
ド５４が層間絶縁膜５２から剥離するという問題があっ
た。これはボンディングパッド５４の接着面積に関係し
ており、このような問題を解決するためにはボンディン
グパッド５４を大きくして層間絶縁膜５２との接着面積
を増大させ、接着強度を高めることが考えられる。しか
しながら、ボンディングパッド５４を大きくすることは
半導体装置５０の大型化や集積度の低下という新たな問
題を発生させるので都合が悪く、そのため、このような
不都合を招くことなくボンディングパッド５４の接着強
度を高めることができる半導体装置が望まれていた。
半導体装置５０には、ボンディングワイヤ５６接続時の
応力（例えばワイヤ張力）等により、ボンディングパッ
ド５４が層間絶縁膜５２から剥離するという問題があっ
た。これはボンディングパッド５４の接着面積に関係し
ており、このような問題を解決するためにはボンディン
グパッド５４を大きくして層間絶縁膜５２との接着面積
を増大させ、接着強度を高めることが考えられる。しか
しながら、ボンディングパッド５４を大きくすることは
半導体装置５０の大型化や集積度の低下という新たな問
題を発生させるので都合が悪く、そのため、このような
不都合を招くことなくボンディングパッド５４の接着強
度を高めることができる半導体装置が望まれていた。
【０００４】本発明は上記課題に鑑みてなされたもので
あって、装置の大型化を来すことなくボンディングパッ
ドの接着強度を高めることができる半導体装置の提供を
目的としている。
あって、装置の大型化を来すことなくボンディングパッ
ドの接着強度を高めることができる半導体装置の提供を
目的としている。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板上のボンディングパッド接着面
に凹凸を形成して半導体装置を構成した。
するために、半導体基板上のボンディングパッド接着面
に凹凸を形成して半導体装置を構成した。
【０００６】
【作用】上記構成によれば、ボンディングパッド接着面
に凹凸を形成したので、ボンディングパッドを大きくす
ることなく、ボンディングパッドの接着面積を大きくす
ることができるようになる。
に凹凸を形成したので、ボンディングパッドを大きくす
ることなく、ボンディングパッドの接着面積を大きくす
ることができるようになる。
【０００７】
【実施例】以下、本発明を図面に示す実施例に基づいて
詳細に説明する。図１は本発明の実施例１の要部の平面
図、およびそのＡ−Ａ線断面図である。この半導体装置
１は半導体基板２上に窒化膜、酸化膜等の層間絶縁膜３
が形成され、その上に配線パターン４が形成されている
とともに、配線パターン４の端部にはボンディングパッ
ド５が一体に形成され、さらに、ボンディングパッド５
表面を除いて半導体基板２上が表層絶縁膜６で覆われ、
ボンディングパッド５にはボンディングワイヤ７が接続
されている。以上の構成は従来例と同様である。
詳細に説明する。図１は本発明の実施例１の要部の平面
図、およびそのＡ−Ａ線断面図である。この半導体装置
１は半導体基板２上に窒化膜、酸化膜等の層間絶縁膜３
が形成され、その上に配線パターン４が形成されている
とともに、配線パターン４の端部にはボンディングパッ
ド５が一体に形成され、さらに、ボンディングパッド５
表面を除いて半導体基板２上が表層絶縁膜６で覆われ、
ボンディングパッド５にはボンディングワイヤ７が接続
されている。以上の構成は従来例と同様である。
【０００８】本実施例は半導体基板２表面の構造に特徴
を有している。すなわち、この半導体基板２のボンディ
ングパッド形成箇所に凹凸８が形成されている。この凹
凸８はエッチングによって半導体基板２表面に複数の溝
８ａを刻み込むことによって形成されている。これら溝
８ａは互いに平行に形成されている。
を有している。すなわち、この半導体基板２のボンディ
ングパッド形成箇所に凹凸８が形成されている。この凹
凸８はエッチングによって半導体基板２表面に複数の溝
８ａを刻み込むことによって形成されている。これら溝
８ａは互いに平行に形成されている。
【０００９】このように形成された半導体基板２上に層
間絶縁膜３を形成すると、ボンディングパッド５の接着
面である層間絶縁膜表面３ａには、半導体基板２表面と
同様の溝９ａおよび凹凸９が形成されることになる。し
たがって、この層間絶縁膜３上にボンディングパッド５
を形成すると層間絶縁膜表面３ａに凹凸９がある分、ボ
ンディングパッド５はその接着面積が増大して強固に層
間絶縁膜３に接着されることになる。そのため、ボンデ
ィングワイヤ７をワイヤボンドする際のワイヤの張力等
によりボンディングパッド５が層間絶縁膜３から剥離す
るといったことは起こりにくくなる。
間絶縁膜３を形成すると、ボンディングパッド５の接着
面である層間絶縁膜表面３ａには、半導体基板２表面と
同様の溝９ａおよび凹凸９が形成されることになる。し
たがって、この層間絶縁膜３上にボンディングパッド５
を形成すると層間絶縁膜表面３ａに凹凸９がある分、ボ
ンディングパッド５はその接着面積が増大して強固に層
間絶縁膜３に接着されることになる。そのため、ボンデ
ィングワイヤ７をワイヤボンドする際のワイヤの張力等
によりボンディングパッド５が層間絶縁膜３から剥離す
るといったことは起こりにくくなる。
【００１０】また、この半導体装置１には、ボンディン
グパッド５の接着面である層間絶縁膜表面３ａだけでな
く、半導体基板２にも凹凸８が形成されている。そのた
め、ボンディングパッド５と半導体基板２との間の相対
距離がいずれの場所であっても変動することはない。該
相対距離に変化が生じないので、ボンディングパッド５
上の各点において半導体基板２との間に生じる容量がど
こでもほぼ一定になり、容量が場所によって変動して電
気特性に悪影響を及ぼすといった不都合は起こらない。
グパッド５の接着面である層間絶縁膜表面３ａだけでな
く、半導体基板２にも凹凸８が形成されている。そのた
め、ボンディングパッド５と半導体基板２との間の相対
距離がいずれの場所であっても変動することはない。該
相対距離に変化が生じないので、ボンディングパッド５
上の各点において半導体基板２との間に生じる容量がど
こでもほぼ一定になり、容量が場所によって変動して電
気特性に悪影響を及ぼすといった不都合は起こらない。
【００１１】次に本発明の実施例２を図２に基づいて説
明する。この実施例の半導体装置２０は、図２（ｂ）の
断面図に示すように、半導体基板２、層間絶縁膜３、ボ
ンディングパッド５、および表層絶縁膜６を備えてお
り、さらに、半導体基板２表面および層間絶縁膜３に凹
凸１０，１１を形成しており、基本的な構造は実施例１
と同様である。この実施例は図２（ａ）の平面図に示す
ように、凹凸１０，１１の形成方向に特徴を有してい
る。すなわち、凹凸１０，１１を構成する複数の溝１０
ａ，１１ａがそれぞれボンディングパッド５の中心位置
から放射線状に形成されている。これら溝１０ａ，１１
ａを互いに放射線状に形成することにより、配線パター
ン４をボンディングパッド５のどの部分に連結しても、
溝１０ａ，１１ａの延出方向がボンディングパッド５と
配線パターン４とを結ぶ方向、つまり信号伝播方向に対
して平行になる。そのため、凹凸１１ａ上にボンディン
グパッド５を形成することによる信号伝播距離の伸長
（凹凸１１ａ存在する段差の分、信号伝播距離が伸長す
ること）がなくなり、信号伝播距離の伸長によって抵抗
値の増加で電気特性が変動するといった不都合は起こら
ない。
明する。この実施例の半導体装置２０は、図２（ｂ）の
断面図に示すように、半導体基板２、層間絶縁膜３、ボ
ンディングパッド５、および表層絶縁膜６を備えてお
り、さらに、半導体基板２表面および層間絶縁膜３に凹
凸１０，１１を形成しており、基本的な構造は実施例１
と同様である。この実施例は図２（ａ）の平面図に示す
ように、凹凸１０，１１の形成方向に特徴を有してい
る。すなわち、凹凸１０，１１を構成する複数の溝１０
ａ，１１ａがそれぞれボンディングパッド５の中心位置
から放射線状に形成されている。これら溝１０ａ，１１
ａを互いに放射線状に形成することにより、配線パター
ン４をボンディングパッド５のどの部分に連結しても、
溝１０ａ，１１ａの延出方向がボンディングパッド５と
配線パターン４とを結ぶ方向、つまり信号伝播方向に対
して平行になる。そのため、凹凸１１ａ上にボンディン
グパッド５を形成することによる信号伝播距離の伸長
（凹凸１１ａ存在する段差の分、信号伝播距離が伸長す
ること）がなくなり、信号伝播距離の伸長によって抵抗
値の増加で電気特性が変動するといった不都合は起こら
ない。
【００１２】なお、上述の各実施例においては、半導体
基板２に凹凸８，１０を形成することにより、層間絶縁
膜３に凹凸９，１１を形成していたが、本発明はこれに
限るわけではなく、層間絶縁膜表面３ａだけに凹凸を形
成したものも含まれることはいうまでもない。
基板２に凹凸８，１０を形成することにより、層間絶縁
膜３に凹凸９，１１を形成していたが、本発明はこれに
限るわけではなく、層間絶縁膜表面３ａだけに凹凸を形
成したものも含まれることはいうまでもない。
【００１３】
【発明の効果】以上のように、本発明によれば、ボンデ
ィングパッド接着面に凹凸を形成したので、ボンディン
グパッドを大きくすることなく、ボンディングパッドの
接着面積を大きくしてその接着強度を高めることができ
た。そのため、装置の大型化を来すことなく、ボンディ
ングパッドはがれといった不良品の発生を防止できた。
ィングパッド接着面に凹凸を形成したので、ボンディン
グパッドを大きくすることなく、ボンディングパッドの
接着面積を大きくしてその接着強度を高めることができ
た。そのため、装置の大型化を来すことなく、ボンディ
ングパッドはがれといった不良品の発生を防止できた。
【００１４】また、ボンディングパッドの大きさを大き
くすることなくその接着強度を高めることができるよう
になったので、ボンディングパッドサイズの縮小、ひい
ては装置全体サイズの縮小も可能になった。
くすることなくその接着強度を高めることができるよう
になったので、ボンディングパッドサイズの縮小、ひい
ては装置全体サイズの縮小も可能になった。
【図１】本発明の実施例１の半導体装置の構造を示す平
面図、およびそのＡ−Ａ線断面図である。
面図、およびそのＡ−Ａ線断面図である。
【図２】本発明の実施例２の半導体装置の構造を示す平
面図、およびそのＢ−Ｂ線断面図である。
面図、およびそのＢ−Ｂ線断面図である。
【図３】従来例の半導体装置の構造を示す平面図および
そのＣ−Ｃ線断面図である。
そのＣ−Ｃ線断面図である。
２ 半導体基板 ３ 層間絶縁膜 ３ａ 層間絶縁膜表面 ５ ボンディングパッド ６ 表層絶縁膜 ９ 表層絶縁膜表面の凹凸
Claims (1)
- 【請求項１】半導体基板（２）上にボンディングパッド
（５）を設けた半導体装置であって、 前記半導体基板（２）上のボンディングパッド接着面
（３ａ）に凹凸（９）を形成したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192029A JPH0637135A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192029A JPH0637135A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637135A true JPH0637135A (ja) | 1994-02-10 |
Family
ID=16284415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192029A Pending JPH0637135A (ja) | 1992-07-20 | 1992-07-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637135A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686762A (en) * | 1995-12-21 | 1997-11-11 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| EP0897215A3 (en) * | 1997-08-11 | 2000-08-09 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| WO2009042447A1 (en) * | 2007-09-24 | 2009-04-02 | Fairchild Semiconductor Corporation | A bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| EP2339622A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | Wirebonding Process |
-
1992
- 1992-07-20 JP JP4192029A patent/JPH0637135A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686762A (en) * | 1995-12-21 | 1997-11-11 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| USRE40819E1 (en) * | 1995-12-21 | 2009-07-07 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| EP0897215A3 (en) * | 1997-08-11 | 2000-08-09 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| WO2009042447A1 (en) * | 2007-09-24 | 2009-04-02 | Fairchild Semiconductor Corporation | A bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same |
| EP2339622A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | Wirebonding Process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637135A (ja) | 半導体装置 | |
| KR970063592A (ko) | 다층 패드를 구비하는 반도체장치 및 그 제조방법 | |
| US5145795A (en) | Semiconductor device and method therefore | |
| JP2003243443A (ja) | 半導体装置 | |
| JPS6164147A (ja) | 半導体装置 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPH0689893A (ja) | 半導体装置 | |
| JP2558172B2 (ja) | 半導体装置 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0226039A (ja) | 半導体装置 | |
| JP2003174033A (ja) | 半導体装置 | |
| KR980012157A (ko) | 반도체장치의 본딩패드 및 그 제조방법 | |
| JPH10144851A (ja) | 積層型半導体装置 | |
| JP2758729B2 (ja) | 半導体装置 | |
| JPH05234804A (ja) | 半導体装置及びその製造方法 | |
| JPS6484724A (en) | Semiconductor device | |
| JP3496372B2 (ja) | 半導体集積回路におけるボンディングパッドの構造 | |
| JPS5943735Y2 (ja) | 半導体装置 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JP3005545B1 (ja) | 半導体集積回路装置 | |
| JPH0758242A (ja) | 半導体パッケージ | |
| JPH05152493A (ja) | 半導体集積回路装置 | |
| JP3128572B2 (ja) | 超伝導集積回路チップ用ボンディングパッドの構造 | |
| JPH02306635A (ja) | 半導体装置 |