JP3496372B2 - 半導体集積回路におけるボンディングパッドの構造 - Google Patents

半導体集積回路におけるボンディングパッドの構造

Info

Publication number
JP3496372B2
JP3496372B2 JP30671095A JP30671095A JP3496372B2 JP 3496372 B2 JP3496372 B2 JP 3496372B2 JP 30671095 A JP30671095 A JP 30671095A JP 30671095 A JP30671095 A JP 30671095A JP 3496372 B2 JP3496372 B2 JP 3496372B2
Authority
JP
Japan
Prior art keywords
bonding pad
integrated circuit
semiconductor integrated
silicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30671095A
Other languages
English (en)
Other versions
JPH09129665A (ja
Inventor
司 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP30671095A priority Critical patent/JP3496372B2/ja
Publication of JPH09129665A publication Critical patent/JPH09129665A/ja
Application granted granted Critical
Publication of JP3496372B2 publication Critical patent/JP3496372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、半導体集積回路に
おけるボンディングパッドの構造に関し、特に、シリコ
ン窒化膜を誘電体とし、電極の一つをこの誘電体の上に
形成し、残りの電極をシリコン基板表面に形成したキャ
パシタ素子を組み込んだ半導体集積回路におけるボンデ
ィングパッドの構造に関する。 【０００２】 【従来の技術】図２は、従来の半導体集積回路における
ボンディングパッドの構造を示しており、同図におい
て、１１はＰ+シリコン基板、１２はシリコン基板に選
択的に拡散形成されたＮ+拡散領域、１３はこの拡散領
域１２に形成されたＮ+コンタクト領域、１４は拡散領
域１２の底に形成されたでＮ+埋込領域である。 【０００３】また、１５はシリコン基板１１の表面に形
成されたシリコン酸化膜（ＳｉＯ2）、１６はこのシリ
コン酸化膜１５上およびシリコン酸化膜１５に開けられ
た穴を介して露出したシリコン基板１１（厳密には、コ
ンタクト領域１３）上に形成されたシリコン窒化膜（Ｓ
ｉＮ）、１８ａ，１８ｂおよび１８ｃはアルミニュウム
配線層であり、配線層１８ａはシリコン窒化膜１６およ
びシリコン酸化膜１５を貫通する穴を介してコンタクト
領域１３と接続されており、配線層１８ｂはコンタクト
領域１３と対向する領域を含むようにシリコン窒化膜１
６上に配置されてキャパシタ素子２０の電極の一つを構
成している。また、配線層１８ｃはこの半導体集積回路
のボンディングパッドとして使用される部分であり、シ
リコン基板１１上に配置されたシリコン酸化膜１５およ
びシリコン窒化膜１６の上に形成配置されている。２２
は配線層１８ａ，１８ｂおよび１８ｃおよびシリコン窒
化膜１６等の上に選択的に配置されたシリコン窒化膜か
らなるパッシベーション膜である。 【０００４】このような構成において、配線層１８ｂ，
シリコン窒化膜１６およびコンタクト領域１３を含む拡
散領域１２は、キャパシタ素子２０を構成している。ま
た、配線層１８ｃは前述したとおり、ボンディングパッ
ド２１として使用され、金（Ａｕ）線のような配線が接
続される。 【０００５】 【発明が解決しようとする課題】しかし、このような構
成では、信頼性試験においてＰＣＴテスト（プレッシャ
ー・クッカー・テスト）を行ったところ、シリコン窒化
膜と配線層であるアルミニュウムとの界面の接合が悪い
ために、パッシベーション膜２２が施されていないボン
ディングパッド２１の部分から水分が内部に侵入し、こ
の水分がアルミニュウム１８ｃ界面を介してシリコン窒
化膜１６とアルミニュウム１８ｃの界面に到達し、この
部分から腐食が発生するという問題を生じる。 【０００６】 【課題を解決するための手段】このような問題を解決す
るために、本発明では、シリコン窒化膜を誘電体とし、
電極の一つをこの誘電体の上に形成し、残りの電極をシ
リコン基板表面に形成したキャパシタ素子を組み込んだ
半導体集積回路において、前記半導体集積回路のアルミ
ニュウムから成るボンディングパッドが、シリコン基板
の上に形成されたシリコン酸化膜上に形成され、該アル
ミニュウムから成るボンディングパッドと該シリコン酸
化膜の界面においてアルミナが形成されることを特徴と
する半導体集積回路におけるボンディングパッドの構造
を提供する。 【０００７】このように構成すれば、ボンディングパッ
ドはシリコン酸化膜上に形成されるため、ボンディング
パッドを構成するアルミニュウムはシリコン酸化膜との
界面において、アルミナ（Ａｌ2Ｏ3）となり、シリコン
酸化膜とアルミニュウムとの接合は安定しており、上述
した従来構造のシリコン窒化膜とアルミニュウムとの接
合の悪さから生じる腐食を発生させることはない。 【０００８】 【発明の実施の形態】図１は、本発明による半導体集積
回路におけるボンディングパッドの構造の実施例を示し
ており、同図において、図２と同じものは同符号で示し
てある。また、図１において、図２との相違点は、図２
の従来構造において、ボンディングパッド２１の下に配
置されるシリコン窒化膜が除去され、シリコン酸化膜１
５上に直接形成されていることである。 【０００９】このような構造にすれば、ボンディングパ
ッド２１はシリコン酸化膜１５上に形成されるため、ボ
ンディングパッド２１を構成するアルミニュウムはシリ
コン酸化膜１５との界面において、アルミナ（Ａｌ
2Ｏ3）となる。したがって、シリコン酸化膜１５とアル
ミニュウムからなるボンディングパッド２１との接合は
安定しており、ボンディングパッド２１の表面から水分
が侵入しても、上述した従来構造の窒化膜とアルミニュ
ウムとの接合の悪さから生じる腐食を発生させることは
ない。 【００１０】この場合、シリコン酸化膜１５上に形成さ
れたシリコン窒化膜１６は、公知のエッチング法によっ
て除去され、ボンディングパッドを形成する位置に穴が
形成される。この後アルミニュウムを選択的に蒸着して
ボンディングパッド２１を形成する。 【００１１】 【発明の効果】このように構成すれば、ボンディングパ
ッドはシリコン酸化膜上に形成されるため、ボンディン
グパッドを構成するアルミニュウムはシリコン酸化膜と
の界面において、アルミナ（Ａｌ2Ｏ3）が形成され、シ
リコン酸化膜とアルミニュウムとの接合は安定してお
り、上述した従来構造のシリコン窒化膜とアルミニュウ
ムとの接合の悪さから生じる腐食を発生させることはな
い。
【図面の簡単な説明】 【図１】本発明による半導体集積回路におけるボンディ
ングパッドの構造の実施例を示す断面図である。 【図２】従来の半導体集積回路におけるボンディングパ
ッドの構造の実施例を示す断面図である。 【符号の説明】 １１ シリコン基板 １２ 拡散領域 １３ コンタクト領域 １４ 埋込領域 １５ シリコン酸化膜 １６ シリコン窒化膜 １８ａ，１８ｂ，１８ｃ アルミニュウム配線層 ２０ キャパシタ素子 ２１ ボンディングパッド ２２ パッシベーション膜

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 シリコン窒化膜を誘電体とし、電極の一
    つをこの誘電体の上に形成し、残りの電極をシリコン基
    板表面に形成したキャパシタ素子を組み込んだ半導体集
    積回路において、前記半導体集積回路のアルミニュウム
    から成るボンディングパッドが、前記シリコン基板の上
    に形成されたシリコン酸化膜上に形成され、該アルミニ
    ュウムから成るボンディングパッドと該シリコン酸化膜
    の界面においてアルミナが形成されることを特徴とする
    半導体集積回路におけるボンディングパッドの構造。
JP30671095A 1995-10-31 1995-10-31 半導体集積回路におけるボンディングパッドの構造 Expired - Fee Related JP3496372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30671095A JP3496372B2 (ja) 1995-10-31 1995-10-31 半導体集積回路におけるボンディングパッドの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30671095A JP3496372B2 (ja) 1995-10-31 1995-10-31 半導体集積回路におけるボンディングパッドの構造

Publications (2)

Publication Number Publication Date
JPH09129665A JPH09129665A (ja) 1997-05-16
JP3496372B2 true JP3496372B2 (ja) 2004-02-09

Family

ID=17960380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30671095A Expired - Fee Related JP3496372B2 (ja) 1995-10-31 1995-10-31 半導体集積回路におけるボンディングパッドの構造

Country Status (1)

Country Link
JP (1) JP3496372B2 (ja)

Also Published As

Publication number Publication date
JPH09129665A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
US5567981A (en) Bonding pad structure having an interposed rigid layer
US5707894A (en) Bonding pad structure and method thereof
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPH07114214B2 (ja) 半導体装置
JP3496372B2 (ja) 半導体集積回路におけるボンディングパッドの構造
JPS6178151A (ja) 半導体装置
JP2674567B2 (ja) 半導体装置
JPS63293930A (ja) 半導体装置における電極
KR100497193B1 (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JPH0529376A (ja) 半導体装置のボンデイングパツド
JP2970060B2 (ja) 樹脂封止型半導体装置用リードフレーム
JP2781688B2 (ja) 半導体装置
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
US20020123228A1 (en) Method to improve the reliability of gold to aluminum wire bonds with small pad openings
JP2743157B2 (ja) 樹脂封止型半導体装置
JPH06333977A (ja) 半導体装置及びその製造方法
JPH0691126B2 (ja) 半導体装置
JP2002164381A (ja) 半導体装置及びその製造方法
JPH0314050Y2 (ja)
JPH05251497A (ja) 半導体装置
JPH08167634A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法
JPH10144851A (ja) 積層型半導体装置
JP2987905B2 (ja) 半導体装置
JP2004281916A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees