JP2987905B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2987905B2 JP2987905B2 JP2227125A JP22712590A JP2987905B2 JP 2987905 B2 JP2987905 B2 JP 2987905B2 JP 2227125 A JP2227125 A JP 2227125A JP 22712590 A JP22712590 A JP 22712590A JP 2987905 B2 JP2987905 B2 JP 2987905B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- chip
- wiring
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概 要〕 半導体装置、特にチップ内の金属配線とリードとの接
続部分の構造に関し、 信頼性が高く且つ製造工程における管理条件の緩和が
可能な半導体装置を提供することを目的とし、 ［１］シリサイドからなる電極と、該電極と同じ層から
なるパッドと、金属または金属合金からなるチップ内配
線と、該チップ内配線上に形成された絶縁膜とを有し、
該パッド表面の一部分で該チップ内配線と該パッドがコ
ンタクトし、該絶縁膜は該チップ内配線を覆うとともに
該パッド表面の他の一部分に開口を有し、該パッド上に
は該開口内に形成された多層金属膜を介してバンプが形
成されている半導体装置とする。
続部分の構造に関し、 信頼性が高く且つ製造工程における管理条件の緩和が
可能な半導体装置を提供することを目的とし、 ［１］シリサイドからなる電極と、該電極と同じ層から
なるパッドと、金属または金属合金からなるチップ内配
線と、該チップ内配線上に形成された絶縁膜とを有し、
該パッド表面の一部分で該チップ内配線と該パッドがコ
ンタクトし、該絶縁膜は該チップ内配線を覆うとともに
該パッド表面の他の一部分に開口を有し、該パッド上に
は該開口内に形成された多層金属膜を介してバンプが形
成されている半導体装置とする。
［２］前記のシリサイドはタングステン・シリサイドで
あり、前記の多層金属膜は前記のパッド側がタングステ
ン、前記のバンプ側がパラジウムであるように構成す
る。
あり、前記の多層金属膜は前記のパッド側がタングステ
ン、前記のバンプ側がパラジウムであるように構成す
る。
本発明は、半導体装置、特にチップ内の金属配線とリ
ードとの接続部分の構造に関する。
ードとの接続部分の構造に関する。
従来の半導体装置ではチップとリードとの接続は通
常、チップ上に設けたボンディングパッドとリードとを
金等のワイヤで接続するワイヤボンディング方式が採用
されており、そのボンディングパッドは、ウェーハプロ
セスにおいてアルミニウム又はアルミニウム合金のチッ
プ内配線と同一材料でこれと同時に形成していた。チッ
プ内配線はその後保護絶縁膜（パッシベーション膜）を
被着して保護するが、ボンディングパッドに絶縁膜を被
着するわけには行かないから、このアルミニウム又はア
ルミニウム合金のボンディングパッドの表面は、第２図
に示すようにパッケージに封止されるまでの間は露出す
ることになる。
常、チップ上に設けたボンディングパッドとリードとを
金等のワイヤで接続するワイヤボンディング方式が採用
されており、そのボンディングパッドは、ウェーハプロ
セスにおいてアルミニウム又はアルミニウム合金のチッ
プ内配線と同一材料でこれと同時に形成していた。チッ
プ内配線はその後保護絶縁膜（パッシベーション膜）を
被着して保護するが、ボンディングパッドに絶縁膜を被
着するわけには行かないから、このアルミニウム又はア
ルミニウム合金のボンディングパッドの表面は、第２図
に示すようにパッケージに封止されるまでの間は露出す
ることになる。
第２図は従来の半導体装置のチップの一例を示す模式
断面図である。多層配線構造を有する集積回路の例であ
る。図中、１はシリコン基板であり、図示はないがその
内部に素子が形成されている。２は酸化膜（SiO2）、23
はポリシリコンの電極、24はポリシリコンのパッド、25
はバリアメタル（TiW等）である。26は第一のチップ内
配線、28は第二のチップ内配線であり、共にアルミニウ
ム又はアルミニウム合金（この例では前者がAl−Cu、後
者がAl−Si）である。第二のチップ内配線28の一部はパ
ッド24表面を覆っており、ボンディングパッド28Aとな
っている。27は層間絶縁膜（PSG等）であり、29は保護
絶縁膜（PSG＋Si3N4等）である。ボンディングパッド28
A上で保護絶縁膜29は開孔している。
断面図である。多層配線構造を有する集積回路の例であ
る。図中、１はシリコン基板であり、図示はないがその
内部に素子が形成されている。２は酸化膜（SiO2）、23
はポリシリコンの電極、24はポリシリコンのパッド、25
はバリアメタル（TiW等）である。26は第一のチップ内
配線、28は第二のチップ内配線であり、共にアルミニウ
ム又はアルミニウム合金（この例では前者がAl−Cu、後
者がAl−Si）である。第二のチップ内配線28の一部はパ
ッド24表面を覆っており、ボンディングパッド28Aとな
っている。27は層間絶縁膜（PSG等）であり、29は保護
絶縁膜（PSG＋Si3N4等）である。ボンディングパッド28
A上で保護絶縁膜29は開孔している。
上記のワイヤボンディング方式の他に、TAB（tape au
tomated bonding）方式のようにバンプで接続する方法
があるが、この場合には上記のボンディングパッド28A
上に多層金属膜を介してバンプを形成していた。
tomated bonding）方式のようにバンプで接続する方法
があるが、この場合には上記のボンディングパッド28A
上に多層金属膜を介してバンプを形成していた。
ところがこのような半導体装置は、その製造過程にお
いてアルミニウム又はアルミニウム合金のパッドが露出
している時期に大気や洗浄用の純水等に曝されて吸湿等
を生じ、これがコンタクト不良や断線、或いはデバイス
特性の変動等を引き起こす事があるという問題があっ
た。又、これらを防止するためには製造条件や保管条件
を厳しく管理せざるを得なかった。
いてアルミニウム又はアルミニウム合金のパッドが露出
している時期に大気や洗浄用の純水等に曝されて吸湿等
を生じ、これがコンタクト不良や断線、或いはデバイス
特性の変動等を引き起こす事があるという問題があっ
た。又、これらを防止するためには製造条件や保管条件
を厳しく管理せざるを得なかった。
本発明は、このような問題を解決して、信頼性が高く
且つ製造工程における管理条件の緩和が可能な半導体装
置を提供することを目的とする。
且つ製造工程における管理条件の緩和が可能な半導体装
置を提供することを目的とする。
〔課題を解決するための手段〕 この目的は、本発明によれば、［１］シリサイドから
なる電極と、該電極と同じ層からなるパッドと、金属ま
たは金属合金からなるチップ内配線と、該チップ内配線
上に形成された絶縁膜とを有し、該パッド表面の一部分
で該チップ内配線と該パッドがコンタクトし、該絶縁膜
は該チップ内配線を覆うとともに該パッド表面の他の一
部分に開口を有し、該パッド上には該開口内に形成され
た多層金属膜を介してバンプが形成されている半導体装
置とすることで、［２］前記のシリサイドはタングステ
ン・シリサイドであり、前記の多層金属膜は前記のパッ
ド側がタングステン、前記のバンプ側がパラジウムであ
るように構成することで、達成される。
なる電極と、該電極と同じ層からなるパッドと、金属ま
たは金属合金からなるチップ内配線と、該チップ内配線
上に形成された絶縁膜とを有し、該パッド表面の一部分
で該チップ内配線と該パッドがコンタクトし、該絶縁膜
は該チップ内配線を覆うとともに該パッド表面の他の一
部分に開口を有し、該パッド上には該開口内に形成され
た多層金属膜を介してバンプが形成されている半導体装
置とすることで、［２］前記のシリサイドはタングステ
ン・シリサイドであり、前記の多層金属膜は前記のパッ
ド側がタングステン、前記のバンプ側がパラジウムであ
るように構成することで、達成される。
シリサイドはアルミニウムやアルミニウム合金より比
抵抗がやや高いものの、耐酸化性、耐湿性、耐水性等が
遙かに優れている。従ってボンディング用のパッドをシ
リサイドで形成しておけば、製造過程においてその表面
が露出している時期に大気や洗浄用の純水等に曝されて
も殆ど問題を生じない。但しワイヤボンディング性に問
題があるため、バンプによるボンディングとする。シリ
サイドとしてはSiO2との密着性の良いタングステン・シ
リサイド（WSi2）を採用し、多層金属膜としてはパッド
側（コンタクトメタル）をWSi2との密着性が良く接触抵
抗の低いタングステン（Ｗ）とし、金（Au）のバンプ側
（バリアメタル）を金との密着性の良いパラジウム（P
d）とすることにより、信頼性の高いバンプが得られ
る。
抵抗がやや高いものの、耐酸化性、耐湿性、耐水性等が
遙かに優れている。従ってボンディング用のパッドをシ
リサイドで形成しておけば、製造過程においてその表面
が露出している時期に大気や洗浄用の純水等に曝されて
も殆ど問題を生じない。但しワイヤボンディング性に問
題があるため、バンプによるボンディングとする。シリ
サイドとしてはSiO2との密着性の良いタングステン・シ
リサイド（WSi2）を採用し、多層金属膜としてはパッド
側（コンタクトメタル）をWSi2との密着性が良く接触抵
抗の低いタングステン（Ｗ）とし、金（Au）のバンプ側
（バリアメタル）を金との密着性の良いパラジウム（P
d）とすることにより、信頼性の高いバンプが得られ
る。
尚、チップ内配線そのものは従来通りアルミニウムや
アルミニウム合金であるが、シリサイドのパッドのバン
プ形成部以外の部分にコンタクトさせ、層間絶縁膜や保
護絶縁膜で被覆するから露出部分はなくなり、且つボン
ディングには直接関与しない。
アルミニウム合金であるが、シリサイドのパッドのバン
プ形成部以外の部分にコンタクトさせ、層間絶縁膜や保
護絶縁膜で被覆するから露出部分はなくなり、且つボン
ディングには直接関与しない。
本発明に基づく半導体装置の一実施例を第１図を参照
しながら説明する。
しながら説明する。
第１図は本発明の実施例の半導体装置のチップを示す
模式断面図である。多層配線構造を有する集積回路に適
用した例である。図中、１はシリコン基板であり、図示
はないがその内部に素子が形成されている。２は酸化膜
（SiO2）、３はポリシリコンの電極（但し上面はシリサ
イド（WSi3）化している）、４はタングステン・シリサ
イド（WSi2）のバッド、５はバリアメタル（TiW）であ
る。６は第一のチップ内配線、８は第二のチップ内配線
であり、共にアルミニウム又はアルミニウム合金（この
例では前者がAl−Cu、後者がAl−Si）である。７は層間
絶縁膜（PSG）であり、９は保護絶縁膜（PSG−Si3N4）
である。10は多層金属膜（Pd＋Ｗ）、11はバンプ（Au）
であり、このバンプ11の上面は保護絶縁膜９より突出し
ている。
模式断面図である。多層配線構造を有する集積回路に適
用した例である。図中、１はシリコン基板であり、図示
はないがその内部に素子が形成されている。２は酸化膜
（SiO2）、３はポリシリコンの電極（但し上面はシリサ
イド（WSi3）化している）、４はタングステン・シリサ
イド（WSi2）のバッド、５はバリアメタル（TiW）であ
る。６は第一のチップ内配線、８は第二のチップ内配線
であり、共にアルミニウム又はアルミニウム合金（この
例では前者がAl−Cu、後者がAl−Si）である。７は層間
絶縁膜（PSG）であり、９は保護絶縁膜（PSG−Si3N4）
である。10は多層金属膜（Pd＋Ｗ）、11はバンプ（Au）
であり、このバンプ11の上面は保護絶縁膜９より突出し
ている。
第二のチップ内配線８はパッド４表面の一部分でコン
タクトしているが、周囲を層間絶縁膜７と保護絶縁膜９
で覆われており、露出箇所はない。一方、パッド４表面
の前記第二のチップ内配線８とのコンタクト部分を含ま
ない部分で保護絶縁膜９が開孔しており、ここには多層
金属膜10を介してバンプ11が形成されている。従って、
パッド４表面も露出箇所はない。
タクトしているが、周囲を層間絶縁膜７と保護絶縁膜９
で覆われており、露出箇所はない。一方、パッド４表面
の前記第二のチップ内配線８とのコンタクト部分を含ま
ない部分で保護絶縁膜９が開孔しており、ここには多層
金属膜10を介してバンプ11が形成されている。従って、
パッド４表面も露出箇所はない。
このような構造のチップを本発明者は次のようにして
作成した。先ずシリコン基板１（ウェーハ）表面に酸化
膜２にコンタクトホールを設けた後、この上にポリシリ
コンをCVD法で成長させ（厚さ約0.1μｍ）、これをパタ
ーニングする。次に全面にタングステンをスパッタリン
グ法で被着した後、加熱するとポリシリコン上のタング
ステンはポリシリコンと化合してタングステン・シリサ
イド（WSi2）となる。その後タングステンをウェットエ
ッチング法で除去すると、所望のパッド４が得られる。
この際、電極３の上部もタングステン・シリサイド化す
る。次にTiWをスパッタリング法で被着（厚さ約0.3μ
ｍ）した後、更にAl−Cuをスパッタリング法で被着（厚
さ約1.0μｍ）し、これらをパターニングしてバリアメ
タル５と第一のチップ内配線６を形成する。次にPSGをC
VD法で成長（厚さ約1.0μｍ）させて層間絶縁膜７を形
成し、これに接続孔を設けた後、Al−Siをスパッタリン
グ法で被着し（厚さ約1.0μｍ）、これをパターニング
して第二のチップ内配線８を形成する。更にPSG（厚さ
約1.0μｍ）とSi4N4（厚さ約0.3μｍ）をCVD法で成長し
て保護絶縁膜９を形成する。この保護絶縁膜９のバンプ
形成個所を開孔した後、この開孔部のパッド４上に先ず
タングステンをCVD法で選択的に成長させ（厚さ約0.1μ
ｍ）、次にパラジウムをスパッタリング法で被着（厚さ
約0.3μｍ）して多層金属膜10を形成する。更にこれを
電極としてこの上に金をメッキし、高さ約30μｍのバン
プ11を形成する。
作成した。先ずシリコン基板１（ウェーハ）表面に酸化
膜２にコンタクトホールを設けた後、この上にポリシリ
コンをCVD法で成長させ（厚さ約0.1μｍ）、これをパタ
ーニングする。次に全面にタングステンをスパッタリン
グ法で被着した後、加熱するとポリシリコン上のタング
ステンはポリシリコンと化合してタングステン・シリサ
イド（WSi2）となる。その後タングステンをウェットエ
ッチング法で除去すると、所望のパッド４が得られる。
この際、電極３の上部もタングステン・シリサイド化す
る。次にTiWをスパッタリング法で被着（厚さ約0.3μ
ｍ）した後、更にAl−Cuをスパッタリング法で被着（厚
さ約1.0μｍ）し、これらをパターニングしてバリアメ
タル５と第一のチップ内配線６を形成する。次にPSGをC
VD法で成長（厚さ約1.0μｍ）させて層間絶縁膜７を形
成し、これに接続孔を設けた後、Al−Siをスパッタリン
グ法で被着し（厚さ約1.0μｍ）、これをパターニング
して第二のチップ内配線８を形成する。更にPSG（厚さ
約1.0μｍ）とSi4N4（厚さ約0.3μｍ）をCVD法で成長し
て保護絶縁膜９を形成する。この保護絶縁膜９のバンプ
形成個所を開孔した後、この開孔部のパッド４上に先ず
タングステンをCVD法で選択的に成長させ（厚さ約0.1μ
ｍ）、次にパラジウムをスパッタリング法で被着（厚さ
約0.3μｍ）して多層金属膜10を形成する。更にこれを
電極としてこの上に金をメッキし、高さ約30μｍのバン
プ11を形成する。
以上の製造工程ではバンプ４が露出している期間であ
っても特に保管方法や保管時間を厳しく制限する必要は
なくなり、又、デバイス特性の変化を見込んでプロセス
マージンを狭くする必要もなくなった。
っても特に保管方法や保管時間を厳しく制限する必要は
なくなり、又、デバイス特性の変化を見込んでプロセス
マージンを狭くする必要もなくなった。
本発明は以上の実施例に限定されることなく、更に種
々変形して実施出来る。例えば第一のチップ内配線６と
パッド４とのコンタクトの場合でも本発明は有効であ
る。
々変形して実施出来る。例えば第一のチップ内配線６と
パッド４とのコンタクトの場合でも本発明は有効であ
る。
以上説明したように、本発明によれば、信頼性が高く
且つ製造工程における管理条件の緩和が可能な半導体装
置を提供することが出来る。
且つ製造工程における管理条件の緩和が可能な半導体装
置を提供することが出来る。
第１図は本発明の実施例の半導体装置のチップを示す模
式断面図、 第２図は従来の半導体装置のチップの一例を示す模式断
面図、である。 図中、１はシリコン基板、 ２は酸化膜、 ４はパッド、 6,26は第一のチップ内配線、 7,27は層間絶縁膜、 8,28は第二のチップ内配線、 9,29は保護絶縁膜、 10は多層金属膜、 11はバンプ、 28Aはボンディングパッド、である。
式断面図、 第２図は従来の半導体装置のチップの一例を示す模式断
面図、である。 図中、１はシリコン基板、 ２は酸化膜、 ４はパッド、 6,26は第一のチップ内配線、 7,27は層間絶縁膜、 8,28は第二のチップ内配線、 9,29は保護絶縁膜、 10は多層金属膜、 11はバンプ、 28Aはボンディングパッド、である。
Claims (2)
- 【請求項１】シリサイドからなる電極と、該電極と同じ
層からなるパッドと、金属または金属合金からなるチッ
プ内配線と、該チップ内配線上に形成された絶縁膜とを
有し、 該パッド表面の一部分で該チップ内配線と該パッドがコ
ンタクトし、 該絶縁膜は該チップ内配線を覆うとともに該パッド表面
の他の一部分に開口を有し、 該パッド上には該開口内に形成された多層金属膜を介し
てバンプが形成されていることを特徴とする半導体装
置。 - 【請求項２】前記のシリサイドはタングステン・シリサ
イドであり、 前記の多層金属膜は前記のパッド側がタングステン、前
記のバンプ側がパラジウムであることを特徴とする請求
項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227125A JP2987905B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227125A JP2987905B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107925A JPH04107925A (ja) | 1992-04-09 |
| JP2987905B2 true JP2987905B2 (ja) | 1999-12-06 |
Family
ID=16855874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227125A Expired - Fee Related JP2987905B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987905B2 (ja) |
-
1990
- 1990-08-29 JP JP2227125A patent/JP2987905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107925A (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5734200A (en) | Polycide bonding pad structure | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| JP2000216191A (ja) | 半導体集積回路の製造方法 | |
| JP2001168093A (ja) | 半導体装置 | |
| JP3514314B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001110813A (ja) | 半導体装置の製造方法 | |
| US4984056A (en) | Semiconductor integrated circuit device | |
| JP3365495B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JP3599813B2 (ja) | 半導体装置 | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3526420B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08203952A (ja) | 半導体装置 | |
| JPH07201909A (ja) | 半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPH01298743A (ja) | 半導体装置 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JPH0352236A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |