JPH0352236A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0352236A JPH0352236A JP1185987A JP18598789A JPH0352236A JP H0352236 A JPH0352236 A JP H0352236A JP 1185987 A JP1185987 A JP 1185987A JP 18598789 A JP18598789 A JP 18598789A JP H0352236 A JPH0352236 A JP H0352236A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring
- opening
- layer
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000000853 adhesive Substances 0.000 claims abstract description 31
- 230000001070 adhesive effect Effects 0.000 claims abstract description 31
- 239000013039 cover film Substances 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 238000009713 electroplating Methods 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 11
- 230000007423 decrease Effects 0.000 abstract description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 14
- 239000010931 gold Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電解メンキ法を使用して半導体装置の厚膜配線とバンプ
とを形成する方法の改良に関し、金属配線とｙＬＷＡ配
線との間に形成される密着性メタル層とバリアメタル層
とのサイドエンチングを防止して半導体装置の信頼性を
向上すると覧もに、製造工程を簡略化して製造コストの
低減を可能にする電解メッキ法を使用してなす厚膜配線
とバンプとの形成方法を提供することを目的とし、半導
体層上に第１の絶縁膜を形成し、この第１の絶緑膜上に
金属配線を形成し、次に、第２の絶縁膜を形成し、この
第２の絶ＵＳをパターニングして、前記の金属配線上か
ら除去して第１の開口を形成し、次に、バリアメタル層
と密着性メタル層とを順次積層形成した後、レジスト層
を形成し、このレジスト層をパターニングして、前記の
第１の開口に対応する領域に第２の開口を形成し、この
第２の開口に金属層よりなる厚膜配線をメッキ形成し、
次に、カバー膜を形戒し、このカバー膜をパターニング
してバンプ形戒頷域と厚膜配線相互間とチップ形成領域
を除く領域とから除去し、次に、レジスト層を形成し、
このレジスト層をパターニングして、前記の厚膜配線に
対応する領域に第３の開口を形成し、この第３の開口に
金属層よりなるバンプをメッキ形成し、次に、前記のカ
バー膜をマスクとして前記の密着性メタル層とバリアメ
タル層とを除去するように構戒する．〔産業上の利用分
野〕 本発明は、電解メッキ法を使用して半導体装置の厚膜配
線とバンプとを形戒する方法の改良に関する． 〔従来の技術〕 半導体チップの大容量化及び高速化にともなって、入出
力ビン数の増加及び大電流化に対する技術開発が必要に
なっている．これまで、入出力ピン数の増加に対しては
、ＴＡＢ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉ
ｎｇ ） ， Ｆ／ Ｃ （Ｆｌｉｐ Ｃｈｉｐ）等の
実装技術が開発され、また、大電流化に対しては、電源
ライン等の配線層を厚膜化する技術が開発されている．
ところで、蒸着法またはスバッタ法を使用して厚膜の配
線を形戒する場合には、パターニング工程を含めて考え
ると、最大膜厚としては３ｎ程度が限界であり、それ以
上の膜厚の配線を形成する場合には電解メッキ法を使用
しなければならないのが現状である． 以下に、電解メッキ法を使用して厚膜配線とバンプとを
形戒する従来の方法について説明する．第７図参照 半導体層１上に第１の絶縁ｌｌ！２を形成し、これに開
口（図示せず）を形成した後、アルミニウム層を形成し
、これをパターニングして半導体層１に接触するアルミ
ニウムの配線３を形成する．全面にＰＳＧ等の第２の絶
縁１！１４を形成し、これをパターニングしてアルごニ
ウム配ｗＡ３上から除去して第１の開口６を形成する． 第８図参照 スパッタ法を使用して、次工程において形成される金の
厚膜配線とアルξニウム配線３との間の化学反応を防ぐ
ためのチタン等よりなるバリアメタル層９を形成し、次
いで、次工程において形成される金の厚膜配線との密着
性を良好にするためのパラジウム等よりなる密着性メタ
ル層１０を形成する．次に、レジスト層１１を形成し、
これをパターニングして厚膜配線形成領域から除去して
第２の開口ｌ２を形成し、電解メッキ法を使用して金メ
ッキをなし、第２の開口１２内に金の厚膜配線エ３を形
戒する． 第９図参照 レジスト層ｌ１を除去し、金の厚膜配線１３をマスクと
して、王水を使用して密着性メタル層ＩＯをエッチング
除去し、次いで、過酸化水素水とアンモニアとの混合液
を使用してバリアメタル層９をエッチング除去する． 第１０図参照 Ｉ膜配線１３の信頼性を向上するため、ＣＶＤ法等を使
用して窒化シリコンよりなるカバー膜ｌ４を形成し、こ
れをパターニングしてバンプ形成領域に開口を形戒し、
スバッタ法を使用して、カバー膜１４との密着性を向上
するためのチタンよりなる密着性メタル層１８と次工程
において形成される金のバンプとの密着性を向上するた
めのパラジウムよりなる密着性メタル層１９とを形戒す
る．第１１図参照 レジスト層ｌ５を形成し、これをパターニングしてバン
プ形成頷域から除去して第３の開口ｌ６を形成し、電解
メッキ法を使用して金メッキをなし、第３の開口ｌ６内
にバンプ１７を形成する。
とを形成する方法の改良に関し、金属配線とｙＬＷＡ配
線との間に形成される密着性メタル層とバリアメタル層
とのサイドエンチングを防止して半導体装置の信頼性を
向上すると覧もに、製造工程を簡略化して製造コストの
低減を可能にする電解メッキ法を使用してなす厚膜配線
とバンプとの形成方法を提供することを目的とし、半導
体層上に第１の絶縁膜を形成し、この第１の絶緑膜上に
金属配線を形成し、次に、第２の絶縁膜を形成し、この
第２の絶ＵＳをパターニングして、前記の金属配線上か
ら除去して第１の開口を形成し、次に、バリアメタル層
と密着性メタル層とを順次積層形成した後、レジスト層
を形成し、このレジスト層をパターニングして、前記の
第１の開口に対応する領域に第２の開口を形成し、この
第２の開口に金属層よりなる厚膜配線をメッキ形成し、
次に、カバー膜を形戒し、このカバー膜をパターニング
してバンプ形戒頷域と厚膜配線相互間とチップ形成領域
を除く領域とから除去し、次に、レジスト層を形成し、
このレジスト層をパターニングして、前記の厚膜配線に
対応する領域に第３の開口を形成し、この第３の開口に
金属層よりなるバンプをメッキ形成し、次に、前記のカ
バー膜をマスクとして前記の密着性メタル層とバリアメ
タル層とを除去するように構戒する．〔産業上の利用分
野〕 本発明は、電解メッキ法を使用して半導体装置の厚膜配
線とバンプとを形戒する方法の改良に関する． 〔従来の技術〕 半導体チップの大容量化及び高速化にともなって、入出
力ビン数の増加及び大電流化に対する技術開発が必要に
なっている．これまで、入出力ピン数の増加に対しては
、ＴＡＢ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉ
ｎｇ ） ， Ｆ／ Ｃ （Ｆｌｉｐ Ｃｈｉｐ）等の
実装技術が開発され、また、大電流化に対しては、電源
ライン等の配線層を厚膜化する技術が開発されている．
ところで、蒸着法またはスバッタ法を使用して厚膜の配
線を形戒する場合には、パターニング工程を含めて考え
ると、最大膜厚としては３ｎ程度が限界であり、それ以
上の膜厚の配線を形成する場合には電解メッキ法を使用
しなければならないのが現状である． 以下に、電解メッキ法を使用して厚膜配線とバンプとを
形戒する従来の方法について説明する．第７図参照 半導体層１上に第１の絶縁ｌｌ！２を形成し、これに開
口（図示せず）を形成した後、アルミニウム層を形成し
、これをパターニングして半導体層１に接触するアルミ
ニウムの配線３を形成する．全面にＰＳＧ等の第２の絶
縁１！１４を形成し、これをパターニングしてアルごニ
ウム配ｗＡ３上から除去して第１の開口６を形成する． 第８図参照 スパッタ法を使用して、次工程において形成される金の
厚膜配線とアルξニウム配線３との間の化学反応を防ぐ
ためのチタン等よりなるバリアメタル層９を形成し、次
いで、次工程において形成される金の厚膜配線との密着
性を良好にするためのパラジウム等よりなる密着性メタ
ル層１０を形成する．次に、レジスト層１１を形成し、
これをパターニングして厚膜配線形成領域から除去して
第２の開口ｌ２を形成し、電解メッキ法を使用して金メ
ッキをなし、第２の開口１２内に金の厚膜配線エ３を形
戒する． 第９図参照 レジスト層ｌ１を除去し、金の厚膜配線１３をマスクと
して、王水を使用して密着性メタル層ＩＯをエッチング
除去し、次いで、過酸化水素水とアンモニアとの混合液
を使用してバリアメタル層９をエッチング除去する． 第１０図参照 Ｉ膜配線１３の信頼性を向上するため、ＣＶＤ法等を使
用して窒化シリコンよりなるカバー膜ｌ４を形成し、こ
れをパターニングしてバンプ形成領域に開口を形戒し、
スバッタ法を使用して、カバー膜１４との密着性を向上
するためのチタンよりなる密着性メタル層１８と次工程
において形成される金のバンプとの密着性を向上するた
めのパラジウムよりなる密着性メタル層１９とを形戒す
る．第１１図参照 レジスト層ｌ５を形成し、これをパターニングしてバン
プ形成頷域から除去して第３の開口ｌ６を形成し、電解
メッキ法を使用して金メッキをなし、第３の開口ｌ６内
にバンプ１７を形成する。
第１２図参照
レジスト層１５を除去し、金のバンプ１７をマスクとし
て、王水を使用してパラジウムの密着性メタル層１９を
エッチング除去し、次いで、過酸化水素水とアンモニア
との混合液を使用してチタンよりなる密着性メタル１１
１８をエッチング除去する．〔発明が解決しようとする
課題〕 ところで、金の厚膜配線１３をマスクとしてパラジウム
の密着性メタル層１０をエッチングする場合に、金とパ
ラジウムとの間の電池効果によって、第９図に示すよう
に、パラジウムの密着性メタル層１０がサイドエッチン
グされ、こ＼からエッチング液が侵入してアルξニウム
配線３が損傷されたり、あるいは、厚膜配線１３上にカ
バー膜１４を形成した時に、このサイドエッチされた領
域におけるカバレージが悪くなり、カバー膜１４にクラ
ツクが発生して半導体装夏の信頼性が低下するという問
題がある．さらに、バンプ１７の形成に際しても、厚膜
配！１３の形戒時と同様に、チタンの密着性メタル層ｌ
８とパラジウムの密着性メタル７１１９とを積層して形
戒する必要があるため、製造工程が複雑であり、製造コ
スト面で不利益となっている．本発明の目的は、これら
の欠点を解消することにあり、金属配線と厚膜配線との
間に形成される密着性メタル層とバリアメタル層とのサ
イドエッチングを防止して半導体装寛の信頼性を向上す
ると一もに、製造工程を簡略化して製造コストの低減を
可能にする電解メッキ法を使用してなず厚膜配線とバン
プとの形成方法を提供することにある．（ｔ％題を解決
するための手段〕 上記の目的は、半導体層（１）上に第１の絶縁ＷＡ（２
）を形成し、この第１の絶縁膜（２）上に金属配線（３
）を形成し、次に、第２の絶縁膜（４）を形成し、この
第２の絶縁膜（４）をパターニングして、前記の金属配
線（３）上から除去して第１の開口（６）を形成し、次
に、バリアメタル層（９）と密着性メタル層（１０）と
を順次積層形成した後、レジスト禰（１１）を形成し、
このレジスト層Ｉ （１１）をパターニングして、前記
の第１の開口（６）に対応する領域に第２の開口（１２
）を形戒し、この第２の開口（１２）に金属層よりなる
厚膜配線（１３）をメッキ形成し、次に、カバー膜（１
４）を形成し、このカバー膜（１４）をパターニングし
てバンプ形成領域と厚膜配線（１３）相互間とチップ形
Ｔ９．８１域を除《領域とから除去し、次に、レジスト
層（１５）を形成し、このレジスト層（１５）をパター
ニングして、前記の厚膜配線（１３）に対応する領域に
第３の開口（１６）を形成し、この第３の開口（１６）
に金属層よりなるバンプ（１７）をメッキ形成し、次に
、前記のカバー膜（１４）をマスクとして前記の密着性
メタル層（１０）とバリアメタル層（９）とを除去する
工程を有する半導体装置の製造方法によって連或される
．〔作用〕 本発明に係る厚膜配線とバンプとの形成方法においては
、バンプ１７のメッキ形成に際して、厚膜配線１３を形
戒する時に形戊した密着性メタル層１０を一方の電極と
して使用して電解メッキをなすことができるので、これ
までバンプ１７の形成時に形成されたカバー膜１４との
密着性メタル層１８とバンプ１７との密着性メタル屠１
９とが不必要になり、これにともなう工程が削減されて
製造コストが低減される．また、密着性メタル層１０と
バリアメタルＩｌ９のエッチングはカバー１ｐｌ１４を
マスクとしてなされるので、密着性メタル層１０とバリ
アメタル層９とのサイドエッチングは防止され、半導体
装寛の信頼性が向上する． 〔実施例〕 以下、図面を参照しつ一、本発明の一実施例に係る厚膜
配線とバンプとの形戒方法について説明する． 第２図参照 半導体層ｌ上に二酸化シリコン等の第１の絶縁ｌ！ｌ２
を形成し、これに開口（図示せず）を形成した後、アル
ミニウム層を形成し、これをバタ一二ソグして半導体層
１に接触するアルミニウムの配線３を形戒する，ＣＶＤ
法等を使用して、ＰＳＧ等の第２の絶ａｌ１４を１．Ｏ
ｎ厚程度に形成し、次いで、耐湿性を高めるため窒化シ
リコン膜５を０．３μ厚程度に形成し、ＰＳＧｌｌ４と
窒化シリコン膜５とをパターニングしてアルミニウム配
層Ａａ上に第１の開口６を形戒する． 第３図参照 次工程で形成される金の厚膜配綿と窒化シリコン膜５と
の間に熱膨張差に起因して発生する応力を緩衝するため
、ポリイミド１１７を２．Ｏｎ厚程度に形放し、これを
パターニングして第１の開口６の内側に開口８を形戒す
る． 第４図参照 スバシタ法を使用し、チタン等よりなるバリアメタル層
９をｓ．ｏｏｏ人厚程度に形成し、次いで、パラジウム
等よりなる密着性メタル層１０をａ，ｏｏｏ人厚程度に
形戒する．次に、東京応化製のレジストＢＭＲ−ＳＦＩ
ＯＯＯ等を１Ｏｎ厚程度に豫布してレジスト層１１を形
成し、これをパターニングして第１の開口６に対応する
領域に第２の開口１２を形成し、電解メッキ法を使用し
て金メッキをなし、第２の開口１２内に５μ厚程度の厚
膜配線１３を形成する． 第５図参照 レジスト層１１を除去し、ＣＶＤ法等を使用して窒化シ
リコンよりなるカバー１１Ａ１４を０．３ｎ厚程度に形
成し、これをパターニングしてバンプ形戒籟域と厚膜配
線１３相互間とチップ形戒領域を除く領域とから除去す
る．なお、チップ形成領域を除く領域のカバーＭｌ４を
除去するのは、電解メッキをなす時に、メッキ用１ｉ極
と密着性メタル層１０とのコンタクトを可能にするため
である． 第６図参照 東京応化製のレジス｝ＢＭＲ−ＳＦＩＯＯＯ等を塗布し
て３０μ厚程度のレジスト層１５を形成し、これをパタ
ーニングして厚膜配線１３に対応する領域に第３の開口
１６を形成し、電解メッキ法を使用して金メッキをなし
、第３の開口１６内に２５ｎ厚程度の金のバンプ１７を
形戒する． 第１図参照 レジスト層１５を除去し、カバー膜ｌ４をマスクとして
、王水を使用して密着性メタル層１０をエッチングし、
次いで、過酸化水素水とアンモニアとの混合液を使用し
てバリアメタル層９をエッチングし、密着性メタル層１
０とバリアメタル屠９とを厚膜配線相互間とチップ形ｔ
ｃ ８１域を除く領域とから除去する． 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装ｌの製遣方
法においては、電解メッキ法を使用してバンプを形戒す
る際に、厚膜配線の形成時に形成された厚膜配線との密
着性メタル層を一方の電極として使用することができる
ので、これまでのバンプ形成時に必要であったカバー膜
との密着性メタル層とバンプとの密着性メタル層とが不
必要になり、これにともなう工程が削減されて製造コス
トが低減される．また、厚膜配線との密着性メタル層の
エッチングはカバー膜をマスクとしてなされるのでサイ
ドエッチングが防止され、半導体装置の信幀性が向上す
る．
て、王水を使用してパラジウムの密着性メタル層１９を
エッチング除去し、次いで、過酸化水素水とアンモニア
との混合液を使用してチタンよりなる密着性メタル１１
１８をエッチング除去する．〔発明が解決しようとする
課題〕 ところで、金の厚膜配線１３をマスクとしてパラジウム
の密着性メタル層１０をエッチングする場合に、金とパ
ラジウムとの間の電池効果によって、第９図に示すよう
に、パラジウムの密着性メタル層１０がサイドエッチン
グされ、こ＼からエッチング液が侵入してアルξニウム
配線３が損傷されたり、あるいは、厚膜配線１３上にカ
バー膜１４を形成した時に、このサイドエッチされた領
域におけるカバレージが悪くなり、カバー膜１４にクラ
ツクが発生して半導体装夏の信頼性が低下するという問
題がある．さらに、バンプ１７の形成に際しても、厚膜
配！１３の形戒時と同様に、チタンの密着性メタル層ｌ
８とパラジウムの密着性メタル７１１９とを積層して形
戒する必要があるため、製造工程が複雑であり、製造コ
スト面で不利益となっている．本発明の目的は、これら
の欠点を解消することにあり、金属配線と厚膜配線との
間に形成される密着性メタル層とバリアメタル層とのサ
イドエッチングを防止して半導体装寛の信頼性を向上す
ると一もに、製造工程を簡略化して製造コストの低減を
可能にする電解メッキ法を使用してなず厚膜配線とバン
プとの形成方法を提供することにある．（ｔ％題を解決
するための手段〕 上記の目的は、半導体層（１）上に第１の絶縁ＷＡ（２
）を形成し、この第１の絶縁膜（２）上に金属配線（３
）を形成し、次に、第２の絶縁膜（４）を形成し、この
第２の絶縁膜（４）をパターニングして、前記の金属配
線（３）上から除去して第１の開口（６）を形成し、次
に、バリアメタル層（９）と密着性メタル層（１０）と
を順次積層形成した後、レジスト禰（１１）を形成し、
このレジスト層Ｉ （１１）をパターニングして、前記
の第１の開口（６）に対応する領域に第２の開口（１２
）を形戒し、この第２の開口（１２）に金属層よりなる
厚膜配線（１３）をメッキ形成し、次に、カバー膜（１
４）を形成し、このカバー膜（１４）をパターニングし
てバンプ形成領域と厚膜配線（１３）相互間とチップ形
Ｔ９．８１域を除《領域とから除去し、次に、レジスト
層（１５）を形成し、このレジスト層（１５）をパター
ニングして、前記の厚膜配線（１３）に対応する領域に
第３の開口（１６）を形成し、この第３の開口（１６）
に金属層よりなるバンプ（１７）をメッキ形成し、次に
、前記のカバー膜（１４）をマスクとして前記の密着性
メタル層（１０）とバリアメタル層（９）とを除去する
工程を有する半導体装置の製造方法によって連或される
．〔作用〕 本発明に係る厚膜配線とバンプとの形成方法においては
、バンプ１７のメッキ形成に際して、厚膜配線１３を形
戒する時に形戊した密着性メタル層１０を一方の電極と
して使用して電解メッキをなすことができるので、これ
までバンプ１７の形成時に形成されたカバー膜１４との
密着性メタル層１８とバンプ１７との密着性メタル屠１
９とが不必要になり、これにともなう工程が削減されて
製造コストが低減される．また、密着性メタル層１０と
バリアメタルＩｌ９のエッチングはカバー１ｐｌ１４を
マスクとしてなされるので、密着性メタル層１０とバリ
アメタル層９とのサイドエッチングは防止され、半導体
装寛の信頼性が向上する． 〔実施例〕 以下、図面を参照しつ一、本発明の一実施例に係る厚膜
配線とバンプとの形戒方法について説明する． 第２図参照 半導体層ｌ上に二酸化シリコン等の第１の絶縁ｌ！ｌ２
を形成し、これに開口（図示せず）を形成した後、アル
ミニウム層を形成し、これをバタ一二ソグして半導体層
１に接触するアルミニウムの配線３を形戒する，ＣＶＤ
法等を使用して、ＰＳＧ等の第２の絶ａｌ１４を１．Ｏ
ｎ厚程度に形成し、次いで、耐湿性を高めるため窒化シ
リコン膜５を０．３μ厚程度に形成し、ＰＳＧｌｌ４と
窒化シリコン膜５とをパターニングしてアルミニウム配
層Ａａ上に第１の開口６を形戒する． 第３図参照 次工程で形成される金の厚膜配綿と窒化シリコン膜５と
の間に熱膨張差に起因して発生する応力を緩衝するため
、ポリイミド１１７を２．Ｏｎ厚程度に形放し、これを
パターニングして第１の開口６の内側に開口８を形戒す
る． 第４図参照 スバシタ法を使用し、チタン等よりなるバリアメタル層
９をｓ．ｏｏｏ人厚程度に形成し、次いで、パラジウム
等よりなる密着性メタル層１０をａ，ｏｏｏ人厚程度に
形戒する．次に、東京応化製のレジストＢＭＲ−ＳＦＩ
ＯＯＯ等を１Ｏｎ厚程度に豫布してレジスト層１１を形
成し、これをパターニングして第１の開口６に対応する
領域に第２の開口１２を形成し、電解メッキ法を使用し
て金メッキをなし、第２の開口１２内に５μ厚程度の厚
膜配線１３を形成する． 第５図参照 レジスト層１１を除去し、ＣＶＤ法等を使用して窒化シ
リコンよりなるカバー１１Ａ１４を０．３ｎ厚程度に形
成し、これをパターニングしてバンプ形戒籟域と厚膜配
線１３相互間とチップ形戒領域を除く領域とから除去す
る．なお、チップ形成領域を除く領域のカバーＭｌ４を
除去するのは、電解メッキをなす時に、メッキ用１ｉ極
と密着性メタル層１０とのコンタクトを可能にするため
である． 第６図参照 東京応化製のレジス｝ＢＭＲ−ＳＦＩＯＯＯ等を塗布し
て３０μ厚程度のレジスト層１５を形成し、これをパタ
ーニングして厚膜配線１３に対応する領域に第３の開口
１６を形成し、電解メッキ法を使用して金メッキをなし
、第３の開口１６内に２５ｎ厚程度の金のバンプ１７を
形戒する． 第１図参照 レジスト層１５を除去し、カバー膜ｌ４をマスクとして
、王水を使用して密着性メタル層１０をエッチングし、
次いで、過酸化水素水とアンモニアとの混合液を使用し
てバリアメタル層９をエッチングし、密着性メタル層１
０とバリアメタル屠９とを厚膜配線相互間とチップ形ｔ
ｃ ８１域を除く領域とから除去する． 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装ｌの製遣方
法においては、電解メッキ法を使用してバンプを形戒す
る際に、厚膜配線の形成時に形成された厚膜配線との密
着性メタル層を一方の電極として使用することができる
ので、これまでのバンプ形成時に必要であったカバー膜
との密着性メタル層とバンプとの密着性メタル層とが不
必要になり、これにともなう工程が削減されて製造コス
トが低減される．また、厚膜配線との密着性メタル層の
エッチングはカバー膜をマスクとしてなされるのでサイ
ドエッチングが防止され、半導体装置の信幀性が向上す
る．
第１図〜第６図は、本発明の一実施例に係る半導体装置
の製造方法を説明する工程図である．第７図〜第１２図
は、従来技術に係る半導体装置の製造方法を説明する工
程図である． ■・・・半導体層、 ２・・・第１の絶縁膜、 ３・・・金属配線、 ４・・・第２の絶縁膜、 ５・・・窒化シリコン膜、 ６・・・第１の開口、 ７・・・ポリイミド膜、 ８・・・開口、 ９・・・バリアメタル層、 １０・・・密着性メタル層、 １ｌ・・・レジスト層、 １２・・・第２の開口、 厚膜配線、 カバー膜、 レジスト層、 第３の開口、 バンプ、 カバー膜との密着性メタル層、 バンプとの密着性メタル層．
の製造方法を説明する工程図である．第７図〜第１２図
は、従来技術に係る半導体装置の製造方法を説明する工
程図である． ■・・・半導体層、 ２・・・第１の絶縁膜、 ３・・・金属配線、 ４・・・第２の絶縁膜、 ５・・・窒化シリコン膜、 ６・・・第１の開口、 ７・・・ポリイミド膜、 ８・・・開口、 ９・・・バリアメタル層、 １０・・・密着性メタル層、 １ｌ・・・レジスト層、 １２・・・第２の開口、 厚膜配線、 カバー膜、 レジスト層、 第３の開口、 バンプ、 カバー膜との密着性メタル層、 バンプとの密着性メタル層．
Claims (1)
- 【特許請求の範囲】 半導体層（１）上に第１の絶縁膜（２）を形成し、 該第１の絶縁膜（２）上に金属配線（３）を形成し、 第２の絶縁膜（４）を形成し、該第２の絶縁膜（４）を
パターニングして、前記金属配線（３）上から除去して
第１の開口（６）を形成し、バリアメタル層（９）と密
着性メタル層（１０）とを順次積層形成した後、レジス
ト層（１１）を形成し、該レジスト層（１１）をパター
ニングして、前記第１の開口（６）に対応する領域に第
２の開口（１２）を形成し、 該第２の開口（１２）に金属層よりなる厚膜配線（１３
）をメッキ形成し、 カバー膜（１４）を形成し、該カバー膜（１４）をパタ
ーニングしてバンプ形成領域と厚膜配線（１３）相互間
とチップ形成領域を除く領域とから除去し、レジスト層
（１５）を形成し、該レジスト層（１５）をパターニン
グして、前記厚膜配線（１３）に対応する領域に第３の
開口（１６）を形成し、 該第３の開口（１６）に金属層よりなるバンプ（１７）
をメッキ形成し、 前記カバー膜（１４）をマスクとして前記密着性メタル
層（１０）とバリアメタル層（９）とを除去する 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185987A JPH0352236A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185987A JPH0352236A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352236A true JPH0352236A (ja) | 1991-03-06 |
Family
ID=16180381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185987A Pending JPH0352236A (ja) | 1989-07-20 | 1989-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917231A (en) * | 1997-02-17 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulative layer having a gap |
-
1989
- 1989-07-20 JP JP1185987A patent/JPH0352236A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917231A (en) * | 1997-02-17 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulative layer having a gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149819B2 (ja) | ||
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JPH0352236A (ja) | 半導体装置の製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH04258125A (ja) | 半導体装置 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS6218060A (ja) | 半導体装置 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS6054462A (ja) | 半導体装置 | |
| JPS639662B2 (ja) | ||
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH0237724A (ja) | 半導体装置の突起型電極の形成方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH0645336A (ja) | 半導体装置の製造方法 |