JPH0645336A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0645336A
JPH0645336A JP4216330A JP21633092A JPH0645336A JP H0645336 A JPH0645336 A JP H0645336A JP 4216330 A JP4216330 A JP 4216330A JP 21633092 A JP21633092 A JP 21633092A JP H0645336 A JPH0645336 A JP H0645336A
Authority
JP
Japan
Prior art keywords
barrier metal
etching
barrier
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4216330A
Other languages
English (en)
Inventor
Mutsusada Itou
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4216330A priority Critical patent/JPH0645336A/ja
Publication of JPH0645336A publication Critical patent/JPH0645336A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【目的】 バンプ形成用バリアメタルの接着性、障壁性
を高くしつつパターニングのためのエッチング時におけ
るサイドエッチング及び経年効果によるバリアメタルの
エッチングを防止する。 【構成】 電極パッド2が形成された基板の表面1上に
多層構造のバリアメタル6を形成し、該バリアメタル6
の障壁層、例えばチタン6bを選択的にウェットエッチ
ングし、該障壁層6b上にバンプ5を形成し、その後、
該バンプ5をマスクとしてバリアメタル6の接着層、例
えばアルミニウム6aをドライエッチングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にバンプ形成用バリアメタルのパターニングのた
めのエッチングにおいてサイドエッチングが生じないよ
うにすることができ、かつエッチング部にエッチングガ
スあるいは液が残って経年効果によりバリアメタルを侵
す虞れのない新規な半導体装置の製造方法に関する。
【0002】
【従来の技術】電極パッド上にバリアメタルを介してバ
ンプを形成する技術の一つが特開平3−95931号公
報によって紹介されている。図2(A)乃至(E)はそ
の技術を工程順に示す断面図である。 (A)先ず、半導体基板11上に例えばA1により電極
パッド12を形成し、次に、該電極パッド12の上面周
縁部及び基板11上に例えばSi膜やPSG膜からなる
保護膜13を形成し、次いで全面にポリイミド膜14を
塗布した後、該膜14上に第1のレジスト膜15を塗布
し、除去しようとするポリイミド膜14上に塗布された
第1のレジスト膜15が除去されるように該レジスト膜
15のパターニングをする。 その後、パターニングされたレジスト膜15をマスクと
してポリイミド膜14を選択エッチングする。これによ
り、図2(A)に示すように電極パッド12が周縁部を
除き露出された状態になる。
【0003】(B)次に、図2(B)に示すように全面
に単層構造のバリアメタル16を蒸着により形成する。 (C)次に、全面に第2のレジスト膜17を塗布し、そ
の後、バンプを形成しようとする部分において第2のレ
ジスト膜17が除去されて開口されるように第2のレジ
スト膜17をパターニングし、次で、パターニングされ
た第2のレジスト膜17をマスクとして該膜17の開口
された部分に例えば金Auをメッキする。すると、図2
(C)に示すように、例えば金Auからなるバンプ18
がバリアメタル16を介して電極パッド12上に形成さ
れた状態になる。
【0004】(D)次に、第2のレジスト膜17をすべ
て除去し、その後、図2(D)に示すようにバリアメタ
ル16の表面が露出している部分をドライエッチングに
より除去する。 (E)最後に、図2(E)に示すように、ポリイミド膜
14上に残存する第1のレジスト膜15をすべて除去す
る。 このような半導体装置の製造方法によれば、バリアメタ
ル16をドライエッチングすることにより不要部分を除
去するのでバリアメタル16のサイドエッチングを防止
することができ、延いてはバリアメタル16のオーバー
エッチングを防止することができる。
【0005】
【発明が解決しようとする課題】ところで、図2に示し
た半導体装置の製造方法には下記のような問題があっ
た。第1に、バリアメタルがドライエッチング可能な単
層構造の金属からなるが、一般にドライエッチング可能
な金属はクロム、チタン等活性化の強い金属に限られ、
これ等は比抵抗が大きく接着層として用いられるも障壁
層としての機能は弱い。従って、バリアメタル16によ
ってバンプ18と電極パッド12との間の相互拡散を防
止することは難しくなり、経年効果により電極パッド部
に劣化が生じる虞れが強い。
【0006】即ち、単層構造のバリアメタルにより良好
な電極を形成することは基本的に無理があるのである。
というのは、元来、接着というのは互いに接する2つの
金属が接する部分において互いに混り合ってこそ為し遂
げられる。しかし、このような混り合う金属というのは
互いに金属粒子が拡散し合うことを防止する障壁層とし
ての機能は当然低い。従って、単層構造のバリアメタル
により良好な電極を形成することは基本的に無理があ
り、下層が接着層で上層が障壁層からなる多層構造のも
のをバリアメタルとして用いることが好ましいのであ
る。
【0007】第2に、工程(D)においてバリアメタル
16の不要部分をドライエッチングにより除去するが、
そのときバンプ18のまわりには稍離間して第1のレジ
スト膜15及びポリイミド膜14が取り囲み、その間に
溝ができた状態になっており、その溝にも当然にエッチ
ングガスが侵入するが、溝にエッチングガスが一部滞
留、付着する可能性がある。そして、かかるガスが滞留
したまま封止されると製品となったICが市場からユー
ザーに渡った後数年間かかってバリアメタル16を徐々
にエッチングし、導通不良を生じる虞れがあった。現在
このような原因で不良が発生することが解り、大きな問
題となっている。
【0008】本発明はこのような問題点を解決すべく為
されたものであり、バリアメタルの接着性、障壁性を高
くしつつパターニングのためのエッチング時におけるサ
イドエッチング及び経年効果によるバリアメタルのエッ
チングを防止することを目的とする。
【0009】
【課題を解決するための手段】本発明半導体装置の製造
方法は、電極パッドが形成された基板の表面上に多層構
造のバリアメタルを形成し、該バリアメタルの障壁層を
選択的にウエットエッチングし、該障壁層上にバンプを
形成し、その後該バンプをマスクとしてバリアメタルの
接着層をドライエッチングすることを特徴とする。
【0010】
【作用】本発明半導体装置の製造方法によれば、バリア
メタルが多層構造なので、接着性と障壁性の両方を高く
することができ、そしてバリアメタルの上層の障壁層は
ウエットエッチングによりパターニングするも、バリア
メタル全体をウエットエッチングによりパターニングす
るわけではないのでサイドエッチングはきわめて少な
い。そして、バリアメタルの下層の接着層はドライエッ
チングによりパターニングし、そのとき周囲は開放され
ており、従来例における溝にあたるものがないのでエッ
チングガスの溝での滞留がない。従って、経年効果によ
るバリアメタルのエッチングの虞れがなく、電極パッド
部における信頼度の向上を図ることができる。
【0011】
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図1(A)乃至(G)は
本発明半導体装置の製造方法の一つの実施例を工程順に
示す断面図である。 (A)半導体基板表面(フィールド絶縁膜)1上に例え
ばアルミニウムAlからなる電極パッド2を形成した
後、バリアメタル6の接着層を為すアルミニウム膜(厚
さ例えば2μm)2a及びバリアメタル6の障壁層を成
す例えばニッケル膜(厚さ例えば1μm)6bを形成す
る。図1(A)はニッケル膜6b形成後の状態を示す。
【0012】(B)次に、図1(B)に示すように、バ
リアメタル6の障壁層を成すニッケル膜6b上の電極パ
ッド2の上方に位置する部分に第1のレジスト膜5を形
成する。 (C)次に、図1(C)に示すように、第1のレジスト
膜5をマスクとしてバリアメタル6の障壁層を成すニッ
ケル膜6bをウエットエッチングする。即ち、ニッケル
膜6bの電極パッド2情報に位置する部分以外をウエッ
トエッチングにより除去する。
【0013】この場合、エッチングがウエットエッチン
グであるからサイドエッチングが生じるのは避け得ない
が、しかしこのウエットエッチングはバリアメタル6全
体に対して行うのではなく僅か1μmの厚さの障壁層で
あるニッケル膜6bに対して行うのでサイドエッチング
量は僅かである。また、サイドエッチングを見越して第
1のレジスト膜5を広めに形成しておくことによってサ
イドエッチングによる悪影響を全くなくすことが可能で
ある。従って、ニッケル膜6bに対してウエットエッチ
ングすることによってサイドエッチングが生じるもその
サイドエッチングは信頼性の低下をもたらす虞れはな
い。
【0014】(D)次に、図2(D)に示すように、基
板表面のバンプを形成すべき部分以外を第2のレジスト
膜(厚さ例えば30μm)7によりマスクする。9はバ
ンプが形成されるべき第2のレジスト膜7の開口であ
り、当然のことだが電極パッド2の上方に位置するが、
但し、電極パッド2よりも稍狭めに形成されている。 というのは、後で行うバリアメタル6の接着層を成すア
ルミニウム膜6aに対するドライエッチングにおいても
極く僅かではあるがサイドエッチングが生じることか
ら、サイドエッチングが生じてもオーバーエッチングに
ならないようにするためである。このようにすることは
不可欠ではないが、オーバーエッチング防止の面から好
ましいといえる。
【0015】(E)次に、バリアメタル6の下層の障壁
層を成しまだ選択的エッチングが為されていない、即ち
全面的に形成されたままの状態になっているアルミニウ
ム膜6aを共通電極として電気メッキすることにより図
2(E)に示すようにバンプ8を形成する。 (F)次に、図2(F)に示すように第2のレジスト膜
7を除去する。
【0016】(G)その後、図1(G)に示すように、
バンプ8をマスクとして多層構造のバリアメタル6の下
層である障壁層を成すところのアルミニウム膜6aをド
ライエッチングする。 これにより多層構造のバリアメタル6は不要部分が完全
に除去され、障壁層2上にバリアメタル6を介してバン
プ8が形成された状態になる。
【0017】そして、アルミニウム膜6aのエッチング
はドライエッチングにより行われ、サイドエッチングは
ほとんど生じない。生じてもきわめて僅かである。従っ
て、サイドエッチングによりバリアメタル6がオーバー
エッチングが生じる虞れはない。また、アルミニウム膜
6aに対してドライエッチングするとき電極部のまわり
は開放されており、図2に示す従来例におけるような電
極部のまわりに溝があるわけではない。従って、溝にエ
ッチングガス成分が残留し、経年効果によりバリアメタ
ル6がエッチングされて導通不良が生じる虞れはない。
【0018】尚、本半導体装置の製造方法によれば、バ
リアメタル6に対するエッチングにおいてサイドエッチ
ングがほとんど生ぜずエッチング時におけるオーバーエ
ッチングが生ぜず、また経年効果によるバリアメタル6
のエッチングも回避することができるだけでなく、バリ
アメタル6が多層構造なので、バリアメタル6の接着
性、障壁性を従来の場合よりも高くできる。というの
は、単層構造のバリアメタルだと前述のとおり接着性と
障壁性は二律背反の関係になるが、本半導体装置の製造
方法によれば、バリアメタル6が接着層としての役割を
果すアルミニウム膜と、障壁層としての役割を果すニッ
ケル膜による多層構造を有するので、接着性と障壁性の
両方を高くできる。
【0019】
【発明の効果】本発明半導体装置の製造方法は、電極パ
ッドが形成された基板の表面上に多層構造のバリアメタ
ルを形成し、該バリアメタルの障壁層を選択的にウエッ
トエッチングし、該障壁層上にバンプを形成し、その
後、該バンプをマスクとしてバリアメタルの接着層をド
ライエッチングすることを特徴とするものである。従っ
て、本発明半導体装置の製造方法によれば、バリアメタ
ルが多層構造なので、接着性と障壁性の両方を高くする
ことができ、そしてバリアメタルの上層の障壁層はウエ
ットエッチングによりパターニングするも、バリアメタ
ル全体をウエットエッチングによりパターニングするわ
けではないのでサイドエッチングはきわめて少ない。
【0020】そして、バリアメタルの下層の接着層はド
ライエッチングによりパターニングし、そのとき周囲は
開放されており、従来例における溝にあたるものがない
のでエッチングガスの溝での滞留がない。従って、経年
効果によるバリアメタルのエッチングの虞れがなく、電
極パッド部における信頼度の向上を図ることができる。
【図面の簡単な説明】
【図1】(A)乃至(G)は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。
【図2】(A)乃至(E)は従来例を工程順に示す断面
図である。
【符号の説明】
2 電極パッド 5 第1のレジスト膜(マスク) 6 バリアメタル 6a バリアメタルの下層を成す接着層 6b バリアメタルの上層を成す障壁層 8 バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の電極パッドが形成された表
    面に、下層が接着層、上層が障壁層からなる多層構造の
    バリアメタルを形成する工程と、 上記バリアメタル表面の各電極パッドの上方にあたる部
    分にエッチングマスク層を形成し、該マスク層をマスク
    として上記バリアメタルの障壁層を選択的にウエットエ
    ッチングする工程と、 上記各電極パッド上に残存した障壁層上にバンプを形成
    する工程と、 上記バンプをマスクとして上記バリアメタルの接着層を
    ドライエッチングする工程と、 からなることを特徴とする半導体装置の製造方法
JP4216330A 1992-07-21 1992-07-21 半導体装置の製造方法 Pending JPH0645336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4216330A JPH0645336A (ja) 1992-07-21 1992-07-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4216330A JPH0645336A (ja) 1992-07-21 1992-07-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0645336A true JPH0645336A (ja) 1994-02-18

Family

ID=16686849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4216330A Pending JPH0645336A (ja) 1992-07-21 1992-07-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0645336A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7451903B2 (en) 2004-08-19 2008-11-18 Max Co., Ltd. Main valve mechanism of compressed air nailing machine
US7703651B2 (en) 2005-07-20 2010-04-27 Max Co., Ltd. Driving tool

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7451903B2 (en) 2004-08-19 2008-11-18 Max Co., Ltd. Main valve mechanism of compressed air nailing machine
US7703651B2 (en) 2005-07-20 2010-04-27 Max Co., Ltd. Driving tool

Similar Documents

Publication Publication Date Title
KR910006967B1 (ko) 반도체 장치의 범프 전극 구조 및 그 형성 방법
US5249728A (en) Bumpless bonding process having multilayer metallization
JP2003031576A (ja) 半導体素子及びその製造方法
JPH06204281A (ja) 改良型半導体ボンドパッド構成体及びその製造方法
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
US5053851A (en) Metal bump for a thermal compression bond and method for making same
US7045894B2 (en) Semiconductor device and manufacturing method thereof
JPH0645336A (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH01187949A (ja) 半導体装置の製造方法
JPH06342796A (ja) 突起電極の形成方法
JPH02220440A (ja) 半導体装置の製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH1126466A (ja) 半導体装置の製造方法
JPH0395931A (ja) 半導体装置及びその製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH02231735A (ja) 半導体装置
JPH02105554A (ja) 半導体装置の製造方法