JPH07201909A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07201909A
JPH07201909A JP5350195A JP35019593A JPH07201909A JP H07201909 A JPH07201909 A JP H07201909A JP 5350195 A JP5350195 A JP 5350195A JP 35019593 A JP35019593 A JP 35019593A JP H07201909 A JPH07201909 A JP H07201909A
Authority
JP
Japan
Prior art keywords
wiring
film
protective film
copper
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5350195A
Other languages
English (en)
Inventor
Naoki Ikeda
直樹 池田
Noriaki Matsunaga
範昭 松永
Hideki Shibata
英毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP5350195A priority Critical patent/JPH07201909A/ja
Publication of JPH07201909A publication Critical patent/JPH07201909A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】本発明は、電極パッドにＣｕ配線を用いてなる
半導体素子において、信頼性および歩留まりを向上でき
るようにすることを最も主要な特徴とする。 【構成】たとえば、半導体基板１１上に、シリコン酸化
膜１２を介して、その周囲を保護膜１４により被覆して
なるＣｕ配線１３を形成する。このＣｕ配線１３上に表
面保護膜１６を形成し、この表面保護膜１６にボンディ
ング・パッド用の開孔部１６ａを形成する。そして、こ
の開孔部１６ａの形成された上記表面保護膜１６をマス
クとして、上記Ｃｕ配線１３上の保護膜１４を選択的に
除去し、この保護膜１４を除去した上記開孔部１６ａ内
の上記Ｃｕ配線１３上にＷ膜１５を形成する。こうし
て、Ｗ膜１５を介してボンディング・ワイヤ１７との接
続を行うことで、ボンディング時の機械的ストレスより
Ｃｕ配線１３を保護する構成となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば配線材料に
銅を用いてなる半導体装置に関するもので、特に銅製配
線によりボンディング・パッドを構成してなる半導体素
子などに用いられるものである。
【０００２】
【従来の技術】従来より、半導体素子の金属配線材料と
して、低抵抗で、かつ高信頼性のＣｕ（銅；Ｃｏｏｐｅ
ｒ）膜を用いることが検討されている。Ｃｕは、抵抗が
低く、信頼性が高いという特性をもつ反面、製造工程
上、必要不可欠な熱処理により拡散および酸化しやすい
という欠点がある。このため、Ｃｕ配線を形成する場合
には、Ｃｕの拡散および酸化を防止する必要がある。
【０００３】図７は、Ｃｕ配線によりボンディング・パ
ッドを構成してなる半導体素子の例を示すものである。
この例の場合、半導体基板１上にシリコン酸化膜２を介
して、Ｎｂ（ニオブ；Ｎｉｏｂｉｕｍ）などの保護膜
（または、拡散防止膜）３により表面が被覆されてＣｕ
配線４が形成され、さらにパッシベーション膜５を堆積
後、ボンディング・パッド上に開孔部６が形成されて上
記保護膜３が外部に露出された構成とされている。
【０００４】そして、上記基板１の外部、つまりパッケ
ージ（図示していない）の外部端子と電気的に接続する
ための、たとえばＡｕ（金；Ｇｏｌｄ）やＡｌ（アルミ
ニウム；Ａｌｕｍｉｎｕｍ）からなるボンディング・ワ
イヤ７が、超音波や加熱により上記開孔部６内の保護膜
３に圧着されるようになっている。しかしながら、上記
の構成においては、ボンディング・ワイヤ７の圧着時
に、上記Ｃｕ配線４を被覆する保護膜３に機械的なスト
レスが加えられることにより、保護膜３にクラック８が
生じる可能性が高い。
【０００５】すなわち、Ｃｕ配線４とこれに接続される
ボンディング・ワイヤ７との導通性などを考慮すると、
保護膜３はあまり厚くすることができない。このため、
保護膜３は強い力が加えられると、容易に破壊される。
このように、保護膜３の破壊によりＣｕ配線４が露出さ
れると、その露出した部分からのＣｕ配線４の酸化およ
び拡散または腐食により信頼性や歩留まりの低下を招い
たり、ボンディング・ワイヤ７との密着性を損なうなど
の問題があった。
【０００６】
【発明が解決しようとする課題】上記したように、従来
においては、ワイヤをボンディング接続する際の機械的
なストレスにより、Ｃｕ配線が露出しやすいために、信
頼性や歩留まりを低下させるといった問題があった。そ
こで、この発明は、銅製配線が外部に露出されるのを防
止でき、銅製配線の露出にともなう信頼性や歩留まりの
低下を改善することが可能な半導体装置を提供すること
を目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半導体基板上
に絶縁膜を介して形成された銅製配線と、この銅製配線
の周囲に、上面開孔部を有して形成された保護膜と、こ
の保護膜の前記上面開孔部に露出する前記銅製配線上に
形成された銅以外の金属配線とから構成されている。
【０００８】また、この発明の半導体装置にあっては、
半導体基板上に絶縁膜を介して形成された少なくとも１
層以上の銅製配線と、この銅製配線上に最上層として形
成された銅以外の金属配線とから構成されている。
【０００９】
【作用】この発明は、上記した手段により、ボンディン
グ時などの機械的ストレスなどから銅製配線を保護でき
るようになるため、銅製配線が外部に露出されるのを阻
止することが可能となるものである。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、第１の実施例にかかる半導体素
子の概略構成を示すものである。すなわち、この半導体
素子は、たとえば半導体基板１１、この半導体基板１１
上に形成されたシリコン酸化膜１２、このシリコン酸化
膜１２上に選択的に形成されたＣｕ配線１３、このＣｕ
配線１３の周囲を被覆するＮｂからなる保護膜１４、こ
の保護膜１４の上面開孔部に露出する上記Ｃｕ配線１３
上に形成されたＷ（タングステン；Ｔｕｎｇｓｔｅｎ）
膜１５、およびシリコン酸化膜またはシリコン窒化膜か
らなる表面保護膜（パッシベーション膜）１６により構
成されている。
【００１１】そして、上記基板１１の外部、つまりパッ
ケージ（図示していない）の外部端子と電気的に接続す
るための、たとえばＡｕやＡｌからなるボンディング・
ワイヤ１７が、超音波や加熱により上記Ｗ膜１５の表面
に圧着されるようになっている。
【００１２】この場合、上記表面保護膜１６には、ボン
ディング・パッド用の開孔部１６ａが形成されるように
なっており、この開孔部１６ａの形成された上記表面保
護膜１６をマスクとして上記保護膜１４が選択的に除去
されるとともに、この保護膜１４の除去された上記開孔
部１６ａ内に上記Ｗ膜１５が設けられるようになってい
る。
【００１３】すなわち、上記Ｗ膜１５は、たとえば選択
ＣＶＤ（化学気相成長）法により、上記表面保護膜１６
の開孔部１６ａ内の、上記Ｃｕ配線１３上に、上記表面
保護膜１６とほぼ同一の膜厚を有して形成される。この
ように、ボンディング・パッド上に、開孔部１６ａとほ
ぼ同じ厚さでＷ膜１５を形成し、このＷ膜１５により、
下地のＣｕ配線１３を保護膜１４に変わって保護するよ
うにしている。このため、ワイヤ１７のボンディング時
の機械的なストレスによって保護膜１４が破壊され、Ｃ
ｕ配線１３の露出による酸化および拡散または腐食を防
止することが可能となる。
【００１４】また、ボンディング・ワイヤ１７との密着
性を良好に保つことができる。なお、上記第１の実施例
においては、ボンディング・パッド上にＷ膜１５を形成
した場合について説明したが、Ａｌ膜を形成するように
しても良い。このＡｌ膜を有してなる半導体素子の例
を、第２の実施例として図２に示す。
【００１５】すなわち、表面保護膜１６にボンディング
・パッド用の開孔部１６ａが形成され、この開孔部１６
ａの形成された表面保護膜１６をマスクとして保護膜１
４が除去されるところまでは第１の実施例と同様であ
り、その保護膜１４の除去された上記開孔部１６ａ上
に、たとえばスパッタ法によりＡｌ膜２１が４００〜１
０００ｎｍ程度の厚さで形成された構成とされている。
【００１６】この場合も、上記Ａｌ膜２１により、下地
のＣｕ配線１３を保護膜１４に変わって保護できるよう
になるためため、ワイヤ・ボンディング時のストレスか
らＣｕ配線１３を保護できる、つまりワイヤ１７のボン
ディング時の機械的なストレスによって保護膜１４が破
壊され、その部分からＣｕ配線１３が露出されるのを防
止することが可能となる。
【００１７】しかも、Ａｌ膜２１の場合、Ｃｕ配線１３
との接触抵抗が小さいので、素子内部の実使用状態での
電圧降下や異常発熱などを防ぐ効果もある。また、この
発明は、Ｃｕ配線が単層とされている半導体素子に限ら
ず、たとえば図３に示すような多層配線構造を有する半
導体素子にも適用できる。
【００１８】この多層配線構造を有する半導体素子とし
ては、たとえば半導体基板３１上にシリコン酸化膜３２
を介して複数層（ここでは、３層）のＣｕ配線３３ａ，
３３ｂ，３３ｃが形成されてなり、その最上層のＣｕ配
線３３ｃの周囲を被覆してなる保護膜３４が露出する、
シリコン酸化膜またはシリコン窒化膜からなる表面保護
膜（パッシベーション膜）３５のボンディング・パッド
上の開孔部３５ａ内に、ボンディング・ワイヤ３６が圧
着される構成となっている。
【００１９】この場合、各層のＣｕ配線３３ａ，３３
ｂ，３３ｃのうち、１層目のＣｕ配線３３ａは、上記シ
リコン酸化膜３２上に選択的に形成され、その周囲がＮ
ｂからなる保護膜３４によって被覆されている。２層目
のＣｕ配線３３ｂは、上記１層目のＣｕ配線３３ａ上に
設けられた層間絶縁膜３７上に選択的に形成され、その
周囲がＮｂからなる保護膜３４によって被覆されてい
る。
【００２０】３層目、つまり最上層のＣｕ配線３３ｃ
は、上記２層目のＣｕ配線３３ｂ上に設けられた層間絶
縁膜３７上に選択的に形成され、その周囲がＮｂからな
る保護膜３４によって被覆されている。そして、各層の
Ｃｕ配線３３ａ，３３ｂ，３３ｃの相互は、各配線層間
に形成されるホール３８により選択的にコンタクトされ
るようになっている。
【００２１】このような構成の半導体素子に対しては、
たとえば図４に示すように、ボンディング・パッド用の
開孔部３５ａが形成された上記表面保護膜３５をマスク
として上記最上層のＣｕ配線３３ｃ上の保護膜３４を選
択的に除去し、この保護膜３４の除去された上記開孔部
３５ａ内に、上述した第１の実施例と同様にしてＷ膜４
１を設けるようにすれば良い。
【００２２】また、保護膜３４の除去された上記開孔部
３５ａ上に、第２の実施例と同様にしてＡｌ膜を設ける
ことも可能である。さらには、たとえば図５に示すよう
に、最上層のＣｕ配線をＷやＡｌなどのＣｕ膜以外の金
属配線５１とするようにしても良い。この場合、最上層
の配線を保護膜で被覆したり、その一部を除去する必要
がなくなるため、その分だけ工程の簡素化が図れるとと
もに、上述の各実施例と同様の効果が期待できる。
【００２３】上記したように、ボンディング時などの機
械的ストレスなどからＣｕ配線を保護できるようにして
いる。すなわち、Ｃｕ配線を用いる半導体素子におい
て、機械的なストレスが加えられる部分にＷやＡｌなど
のＣｕ膜以外の金属配線を形成するようにしている。こ
れにより、機械的ストレスに対する破壊強度を向上でき
るようになるため、Ｃｕ配線が外部に露出されるのを阻
止することが可能となる。したがって、Ｃｕ配線が外部
に露出されることによって生じる酸化および拡散または
腐食を防ぐことができ、高信頼性および高い歩留まりを
補償できるようになるものである。
【００２４】また、ボンディング・ワイヤとの密着性が
低下されるという不具合も排除できるものである。な
お、上記実施例においては、いずれも電極パッドがワイ
ヤをボンディングするパッド構造（ボンディング・パッ
ド）を例に説明したが、これに限らず、たとえば図６に
示すように、電極パッド上にバンプを形成してなる半導
体素子にも容易に適用することができる。
【００２５】すなわち、この半導体素子は、たとえば半
導体基板６１、この半導体基板６１上に形成されたシリ
コン酸化膜６２、このシリコン酸化膜６２上に選択的に
形成されたＣｕ配線６３、このＣｕ配線６３の周囲を被
覆するＮｂからなる保護膜６４、この保護膜６４の上面
開孔部に露出する上記Ｃｕ配線６３上に形成されたＡｕ
やＰｄ（パラジウム；Ｐａｌｌａｄｉｕｍ）またはＳｎ
（すず；Ｓｔａｎｎｕｍ）などからなるバンプ６５、お
よびシリコン酸化膜またはシリコン窒化膜からなる表面
保護膜（パッシベーション膜）６６により構成されてい
る。
【００２６】この場合、ボンディング・パッド用の開孔
部６６ａが形成された上記表面保護膜６６をマスクとし
て上記保護膜６４が選択的に除去されるとともに、この
保護膜６４の除去された上記開孔部６６ａに上記バンプ
６５が設けられるようになっている。上記バンプ６５
は、たとえばフォトリソグラフィー工程により形成され
るレジスト（図示していない）を用いて、電解メッキ法
により１５μｍ程度の厚さを有して形成される。
【００２７】また、このときのＣｕ配線６３は、たとえ
ば４００ｎｍ以上の膜厚により形成される。このよう
に、ボンディング・パッド上に、バンプ６５を形成する
ようにしてなる半導体素子においては、ボンディング時
にＣｕ配線６３が露出されるのを防止することが可能と
なる。したがって、先に述べた各実施例と同様に、高信
頼性および高い歩留まりを達成し得るものである。
【００２８】また、このような構成によれば、バンプ６
５を形成する際には、下地のＣｕ配線６３がメッキ用電
極として機能するため、従来、必要としているバリアメ
タル層やメッキ用電極としての層などが不要となり、製
造プロセスの簡素化が図れ、低コスト化が実現できるも
のである。また、上述の第１，第２の実施例において
は、ワイヤを用いてボンディング接続する場合に限ら
ず、たとえばＷ膜またはＡｌ膜上に電解メッキ法による
Ａｕなどのバンプを形成することも可能である。
【００２９】さらに、Ｃｕ配線の保護膜としてはＮｂに
限らず、Ｃｕ膜の酸化と拡散とを防止できる高融点金属
を用いることもできる。その他、この発明の要旨を変え
ない範囲において、種々変形実施可能なことは勿論であ
る。
【００３０】
【発明の効果】以上、詳述したようにこの発明によれ
ば、銅製配線が外部に露出されるのを防止でき、銅製配
線の露出にともなう信頼性や歩留まりの低下を改善する
ことが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施例にかかる半導体素子の
概略構成を示す断面図。
【図２】この発明の第２の実施例にかかる半導体素子の
概略構成を示す断面図。
【図３】Ｃｕ配線を用いてなる多層配線構造を有する半
導体素子の概略構成を示す断面図。
【図４】同じく、最上層のＣｕ配線をＷ膜により保護す
るようにしてなる多層配線構造を有する半導体素子の概
略構成を示す断面図。
【図５】同じく、最上層の配線にＣｕ膜以外の金属配線
を用いてなる多層配線構造を有する半導体素子の概略構
成を示す断面図。
【図６】この発明の他の実施例にかかる半導体素子の概
略構成を示す断面図。
【図７】従来技術とその問題点を説明するために示す半
導体素子の断面図。
【符号の説明】
１１，３１，６１…半導体基板、１２，３２，６２…シ
リコン酸化膜、１３，３３ａ，３３ｂ，３３ｃ，６３…
Ｃｕ配線、１４，３４，６４…保護膜、１５，４１…Ｗ
膜、１６，３５，６６…表面保護膜、１６ａ，３５ａ，
６６ａ…開孔部、１７，３６…ボンディング・ワイヤ、
２１…Ａｌ膜、６５…バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 英毅 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して形成され
    た銅製配線と、 この銅製配線の周囲に、上面開孔部を有して形成された
    保護膜と、 この保護膜の前記上面開孔部に露出する前記銅製配線上
    に形成された銅以外の金属配線とを具備したことを特徴
    とする半導体装置。
  2. 【請求項２】 前記銅以外の金属配線は、ワイヤボンデ
    ィング用の電極パットを構成してなることを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】 前記ワイヤボンディング用の電極パッド
    を構成してなる銅以外の金属配線は、アルミニウムまた
    はタングステンからなることを特徴とする請求項２に記
    載の半導体装置。
  4. 【請求項４】 前記銅以外の金属配線は、バンプ電極を
    兼用してなることを特徴とする請求項１に記載の半導体
    装置。
  5. 【請求項５】 前記銅製配線は、多層配線の最上層であ
    ることを特徴とする請求項１に記載の半導体装置。
  6. 【請求項６】 半導体基板上に絶縁膜を介して形成され
    た少なくとも１層以上の銅製配線と、 この銅製配線上に最上層として形成された銅以外の金属
    配線とを具備したことを特徴とする半導体装置。
JP5350195A 1993-12-28 1993-12-28 半導体装置 Pending JPH07201909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5350195A JPH07201909A (ja) 1993-12-28 1993-12-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5350195A JPH07201909A (ja) 1993-12-28 1993-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH07201909A true JPH07201909A (ja) 1995-08-04

Family

ID=18408865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5350195A Pending JPH07201909A (ja) 1993-12-28 1993-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH07201909A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
US6747355B2 (en) 2001-07-17 2004-06-08 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP2010206141A (ja) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP3544464B2 (ja) * 1997-11-26 2004-07-21 松下電器産業株式会社 半導体装置およびその製造方法
US6747355B2 (en) 2001-07-17 2004-06-08 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP4645398B2 (ja) * 2005-10-04 2011-03-09 株式会社デンソー 半導体装置およびその製造方法
JP2010206141A (ja) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7262126B2 (en) Sealing and protecting integrated circuit bonding pads
JP2563652B2 (ja) 半導体装置及びその製造方法
US7656045B2 (en) Cap layer for an aluminum copper bond pad
JPS63283040A (ja) 半導体装置
US5291374A (en) Semiconductor device having an opening and method of manufacturing the same
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
JP3365495B2 (ja) 半導体装置およびその製造方法
WO2006070808A1 (ja) 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置
JP3481415B2 (ja) 半導体装置及びその製造方法
JPH07201909A (ja) 半導体装置
JPS59210656A (ja) 半導体装置
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
JPS6322464B2 (ja)
JP4740536B2 (ja) 半導体装置およびその製造方法
JP2000243771A (ja) 半導体素子
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JPS615562A (ja) 半導体装置
JP2987905B2 (ja) 半導体装置
JP2000228486A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
JPH08306701A (ja) 半導体装置
JPH0536696A (ja) 半導体装置およびその製造方法
JPH03295242A (ja) 半導体装置
JPH01161735A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010206