JP2947800B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2947800B2 JP2947800B2 JP63154709A JP15470988A JP2947800B2 JP 2947800 B2 JP2947800 B2 JP 2947800B2 JP 63154709 A JP63154709 A JP 63154709A JP 15470988 A JP15470988 A JP 15470988A JP 2947800 B2 JP2947800 B2 JP 2947800B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- silicide
- semiconductor device
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に半導体集積回路を
形成するAl配線の高信頼化に適用して有効な技術に関す
るものである。
形成するAl配線の高信頼化に適用して有効な技術に関す
るものである。
従来より、半導体基板上に形成される集積回路の配線
材料には、電気抵抗が低い、シリコン酸化膜との密着性
が良い、加工が容易である、などの理由からアルミニウ
ム（Al）が用いられてきたが、集積回路の高密度化に伴
う配線パターンの微細化とともに、エレクトロマイグレ
ーションやストレスマイグレーションに起因するAl配線
の信頼性低下が顕著になってきた。
材料には、電気抵抗が低い、シリコン酸化膜との密着性
が良い、加工が容易である、などの理由からアルミニウ
ム（Al）が用いられてきたが、集積回路の高密度化に伴
う配線パターンの微細化とともに、エレクトロマイグレ
ーションやストレスマイグレーションに起因するAl配線
の信頼性低下が顕著になってきた。
Al配線のエレクトロマイグレーション対策として、例
えば株式会社サイエンスフォーラム、昭和58年11月28日
発光、「超LSIハンドブック」P123〜P130などに記載が
あるように、Al中にCuを添加する方法が知られている。
えば株式会社サイエンスフォーラム、昭和58年11月28日
発光、「超LSIハンドブック」P123〜P130などに記載が
あるように、Al中にCuを添加する方法が知られている。
これは、Cuを添加することによって、Alの粒界にCuが
析出し、Al原子の粒界拡散が抑制されるからである。
析出し、Al原子の粒界拡散が抑制されるからである。
また、Al配線のストレスマイグレーションを防止する
には、ストレスマイグレーション耐性が極めて高いMoSi
2、WSi2などのシリサイド上にAlを積層するAl/シリサイ
ド二層構造が有効であるとされている。
には、ストレスマイグレーション耐性が極めて高いMoSi
2、WSi2などのシリサイド上にAlを積層するAl/シリサイ
ド二層構造が有効であるとされている。
ところが、本発明者の検討によれば、従来より採用さ
れているAl/シリサイド二層構造配線は、充分なストレ
スマイグレーション耐性が得られない、という問題があ
る。
れているAl/シリサイド二層構造配線は、充分なストレ
スマイグレーション耐性が得られない、という問題があ
る。
これは、Al/シリサイド二層構造配線の場合、シリサ
イド層の膜厚を厚くすることによって、ストレスマイグ
レーション耐性は確かに向上するが、その反面、シリサ
イドの抵抗値がAlよりも高いため、シリサイド層の膜厚
を厚くすると、シリコン基板と配線とのコンタクトを取
る際や、上層の配線と下層の配線とのコンタクトを取る
際のコンタクト抵抗が増大してしまうため、やむを得
ず、シリサイド層の膜厚を薄くしているからである。
イド層の膜厚を厚くすることによって、ストレスマイグ
レーション耐性は確かに向上するが、その反面、シリサ
イドの抵抗値がAlよりも高いため、シリサイド層の膜厚
を厚くすると、シリコン基板と配線とのコンタクトを取
る際や、上層の配線と下層の配線とのコンタクトを取る
際のコンタクト抵抗が増大してしまうため、やむを得
ず、シリサイド層の膜厚を薄くしているからである。
本発明は、上記した問題点に着目してなされたもので
あり、その目的は、ストレスマイグレーション耐性の高
いAl配線構造を提供することにある。
あり、その目的は、ストレスマイグレーション耐性の高
いAl配線構造を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
要を簡単に説明すれば、次の通りである。
すなわち、本発明は、Al合金層を挾むようにシリサイ
ド層が積層された三層構造の配線を有し、その配線が半
導体領域にコンタクトされて成る半導体装置であって、
前記配線における下層シリサイド層の膜厚は上層シリサ
イド層の膜厚よりも薄く形成されて成ることを特徴とす
るものである。
ド層が積層された三層構造の配線を有し、その配線が半
導体領域にコンタクトされて成る半導体装置であって、
前記配線における下層シリサイド層の膜厚は上層シリサ
イド層の膜厚よりも薄く形成されて成ることを特徴とす
るものである。
上記した手段によれば、下層のシリサイドの膜厚を厚
くすることなく、シリサイドの膜厚を厚くすることがで
きるので、上下層の配線間または基板と配線とのコンタ
クト抵抗を増大させることがなく、しかも、ストレスマ
イグレーション耐性が高い配線構造が得られる。
くすることなく、シリサイドの膜厚を厚くすることがで
きるので、上下層の配線間または基板と配線とのコンタ
クト抵抗を増大させることがなく、しかも、ストレスマ
イグレーション耐性が高い配線構造が得られる。
第１図は、本発明の一実施例である半導体装置を示す
半導体基板の部分断面図、第２図は、この半導体基板の
要部拡大断面図である。
半導体基板の部分断面図、第２図は、この半導体基板の
要部拡大断面図である。
本実施例は、MOS形半導体装置に適用されたものであ
り、第２図に示すように、ｐ形シリコン単結晶からなる
半導体基板（以下、基板という）１の主面には、SiO2か
らなるフィールド絶縁膜２がLOCOS法（選択酸化法）な
どを用いて形成され、このフィールド絶縁膜２で囲まれ
たトランジスタ形成領域には、MOS・FETのソース・ドレ
イン電極を構成するｎ形拡散層3,3と、ポリサイドなど
からなるゲート電極４とが形成されている。
り、第２図に示すように、ｐ形シリコン単結晶からなる
半導体基板（以下、基板という）１の主面には、SiO2か
らなるフィールド絶縁膜２がLOCOS法（選択酸化法）な
どを用いて形成され、このフィールド絶縁膜２で囲まれ
たトランジスタ形成領域には、MOS・FETのソース・ドレ
イン電極を構成するｎ形拡散層3,3と、ポリサイドなど
からなるゲート電極４とが形成されている。
上記フィールド絶縁膜２およびMOS・FETの上層には、
リンケイ酸ガラス（PSG）やホウ素リンケイ酸ガラス（B
PSG）などからなる絶縁膜５が被着され、この絶縁膜５
の上層にパターン形成された第一層配線６と前記ｎ形拡
散層３とが、コンタクトホール７を介して互いに接続さ
れている。
リンケイ酸ガラス（PSG）やホウ素リンケイ酸ガラス（B
PSG）などからなる絶縁膜５が被着され、この絶縁膜５
の上層にパターン形成された第一層配線６と前記ｎ形拡
散層３とが、コンタクトホール７を介して互いに接続さ
れている。
上記第一層配線６は、第１図に示すように、三層構造
をなし、その上下層は、ストレスマイグレーション耐性
の高いMoSi2（モリブデンシリサイド）層8a,8bによって
構成され、また、中間層は、MoSi2よりも抵抗値の低いA
l合金層９によって構成されている。
をなし、その上下層は、ストレスマイグレーション耐性
の高いMoSi2（モリブデンシリサイド）層8a,8bによって
構成され、また、中間層は、MoSi2よりも抵抗値の低いA
l合金層９によって構成されている。
ここで、下層のMoSi2層8aは、その膜厚が15nm以下と
薄く、第一層配線６とｎ形拡散層３とのコンタクト抵抗
が増大しないようになっている。
薄く、第一層配線６とｎ形拡散層３とのコンタクト抵抗
が増大しないようになっている。
また、Al合金層９は、Al−Cu合金からなり、第一層配
線６のエレクトロマイグレーション耐性が向上するよう
になっている。
線６のエレクトロマイグレーション耐性が向上するよう
になっている。
このように、第一層配線６を薄いMoSi2層8aと、Al合
金層９と、MoSi2層8bとの三層で構成することにより、
基板１とのコンタクト抵抗を増大させることなく、第一
層配線６のストレスマイグレーション耐性およびエレク
トロマイグレーション耐性を向上させることができる。
金層９と、MoSi2層8bとの三層で構成することにより、
基板１とのコンタクト抵抗を増大させることなく、第一
層配線６のストレスマイグレーション耐性およびエレク
トロマイグレーション耐性を向上させることができる。
次に、この第一層配線６の上層には、PSGやBPSGなど
からなる層間絶縁膜10が被着され、この層間絶縁膜10の
上層にパターン形成された第二層配線11と前記第一層配
線６とが、コンタクトホール12を介して互いに接続され
ている。
からなる層間絶縁膜10が被着され、この層間絶縁膜10の
上層にパターン形成された第二層配線11と前記第一層配
線６とが、コンタクトホール12を介して互いに接続され
ている。
基板１の最上層には、PSGやBPSGなどからなるパッシ
ベーション膜13が被着され、その一部を開孔して形成し
た電極パッド14には、Al、AuあるいはCuなどからなるワ
イヤ15がボンディングされている。
ベーション膜13が被着され、その一部を開孔して形成し
た電極パッド14には、Al、AuあるいはCuなどからなるワ
イヤ15がボンディングされている。
なお、上記第二層配線11は、図示しない二層構造をな
し、例えば、その下層がMoSi2によって、また、上層がA
l−Cu合金などによって構成されている。
し、例えば、その下層がMoSi2によって、また、上層がA
l−Cu合金などによって構成されている。
これは、電極パッド14にワイヤ15をボンディングする
際の接続強度の低下を防止するため、第二層配線11の表
面をAl系の金属で構成する必要があるためである。
際の接続強度の低下を防止するため、第二層配線11の表
面をAl系の金属で構成する必要があるためである。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
例えば、前記実施例の半導体装置は、第一層および第
二層からなる二層配線構造のMOS形半導体装置であった
が、これに限定されるものではなく、三層またはそれ以
上の多層配線構造を有するMOS形やバイポーラ形半導体
装置に適用することができる。
二層からなる二層配線構造のMOS形半導体装置であった
が、これに限定されるものではなく、三層またはそれ以
上の多層配線構造を有するMOS形やバイポーラ形半導体
装置に適用することができる。
これらの場合も、電極パッドが形成される最上層の配
線を除いた他の配線をシリサイド/Al合金／シリサイド
の三層構造とすることにより、コンタクト抵抗を増大さ
せることなく、配線のストレスマイグレーション耐性を
向上させることができる。
線を除いた他の配線をシリサイド/Al合金／シリサイド
の三層構造とすることにより、コンタクト抵抗を増大さ
せることなく、配線のストレスマイグレーション耐性を
向上させることができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、半導体基板上に形成される集積回路の配線
の一部をシリサイド/Al合金／シリサイドの三層構造と
することにより、コンタクト抵抗を増大させることな
く、配線のストレスマイグレーション耐性を向上させる
ことができる。
の一部をシリサイド/Al合金／シリサイドの三層構造と
することにより、コンタクト抵抗を増大させることな
く、配線のストレスマイグレーション耐性を向上させる
ことができる。
第１図は本発明の一実施例である半導体装置を示す半導
体基板の部分断面図、 第２図はこの半導体基板の要部拡大断面図である。 １……半導体基板、２……フィールド絶縁膜、３……ｎ
形拡散層、４……ゲート電極、５……絶縁膜、６……第
一層配線、7,12……コンタクトホール、8a,8b……MoSi2
層、９……Al合金層、10……層間絶縁膜、11……第二層
配線、13……パッシベーション膜、14……電極パッド、
15……ワイヤ。
体基板の部分断面図、 第２図はこの半導体基板の要部拡大断面図である。 １……半導体基板、２……フィールド絶縁膜、３……ｎ
形拡散層、４……ゲート電極、５……絶縁膜、６……第
一層配線、7,12……コンタクトホール、8a,8b……MoSi2
層、９……Al合金層、10……層間絶縁膜、11……第二層
配線、13……パッシベーション膜、14……電極パッド、
15……ワイヤ。
Claims (1)
- 【請求項１】Al合金層を挾むようにシリサイド層が積層
された三層構造の配線を有し、その配線が半導体領域に
コンタクトされて成る半導体装置であって、前記配線に
おける下層シリサイド層の膜厚は上層シリサイド層の膜
厚よりも薄く形成されてその下層シリサイド層と前記半
導体領域とがコンタクトされて成ることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154709A JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154709A JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025423A JPH025423A (ja) | 1990-01-10 |
| JP2947800B2 true JP2947800B2 (ja) | 1999-09-13 |
Family
ID=15590244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154709A Expired - Fee Related JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947800B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207952A (ja) * | 1988-02-16 | 1989-08-21 | Seiko Epson Corp | 半導体装置の電極配線 |
-
1988
- 1988-06-24 JP JP63154709A patent/JP2947800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025423A (ja) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| US5083187A (en) | Integrated circuit device having bumped power supply buses over active surface areas and method of manufacture thereof | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| JP3106493B2 (ja) | 半導体装置 | |
| US7005369B2 (en) | Active area bonding compatible high current structures | |
| JP2947800B2 (ja) | 半導体装置 | |
| US8569896B2 (en) | Active area bonding compatible high current structures | |
| JPS6322464B2 (ja) | ||
| JP2757780B2 (ja) | 半導体装置 | |
| JP3101252B2 (ja) | 半導体集積回路装置 | |
| JP2555924B2 (ja) | 半導体装置 | |
| JP2738145B2 (ja) | 半導体装置 | |
| JPH05226584A (ja) | 集積回路装置 | |
| JPH08203952A (ja) | 半導体装置 | |
| JPH01298743A (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JP2705294B2 (ja) | 半導体装置 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JPH0642340Y2 (ja) | 半導体装置 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JPH0513584A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |