JP2001110813A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001110813A
JP2001110813A JP29147199A JP29147199A JP2001110813A JP 2001110813 A JP2001110813 A JP 2001110813A JP 29147199 A JP29147199 A JP 29147199A JP 29147199 A JP29147199 A JP 29147199A JP 2001110813 A JP2001110813 A JP 2001110813A
Authority
JP
Japan
Prior art keywords
groove
wafer
layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29147199A
Other languages
English (en)
Other versions
JP3548061B2 (ja
Inventor
Hiroyuki Shinoki
裕之 篠木
Toshimichi Tokushige
利洋智 徳重
Nobuyuki Takai
信行 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29147199A priority Critical patent/JP3548061B2/ja
Priority to US09/684,604 priority patent/US6656758B1/en
Publication of JP2001110813A publication Critical patent/JP2001110813A/ja
Application granted granted Critical
Publication of JP3548061B2 publication Critical patent/JP3548061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 層間絶縁層２を介して形成されたＡｌ電
極１の一部を露出する開口部Ｋを有したパッシベーショ
ン膜３をウエハ上に形成し、前記開口部Ｋから露出する
前記Ａｌ電極１と接続され、ウエハ上面に延在する配線
層７を形成する。次に、前記配線層７上にメタルポスト
８を形成した後に、当該配線層７を含むチップの周囲に
位置し、前記ウエハをハーフカットする第１の溝ＴＣ１
を形成する。更に、前記第１の溝ＴＣ１を介して前記層
間絶縁膜２の上層部を等方性エッチングして当該第１の
溝ＴＣ１よりも開口径の広い第２の溝ＴＣ２を形成す
る。そして、前記配線層７，第２の溝ＴＣ２及び第１の
溝ＴＣ１を含む前記ウエハ表面を樹脂封止して絶縁樹脂
層Ｒを形成した後に、前記第１及び第２の溝ＴＣ１，Ｔ
Ｃ２内に形成された前記樹脂層Ｒを介して前記ウエハを
フルカットする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にチップサイズパッケージの製造方法に
関する。チップサイズパッケージ（Chip Size Packag
e）は、ＣＳＰとも呼ばれ、チップサイズと同等か、わ
ずかに大きいパッケージの総称であり、高密度実装を目
的としたパッケージである。本発明は、ＣＳＰに採用さ
れるメタルポスト形成における信頼性向上技術に関する
ものである。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハＣＳＰがある。このウエハＣＳＰは、基本的には、
チップのダイシング前に配線やアレイ状のパッドをウエ
ハプロセス（前工程）で作り込むＣＳＰである。この技
術によって、ウエハプロセスとパッケージ・プロセス
（後工程）が一体化され、パッケージ・コストが大幅に
低減できるようになることが期待されている。
【０００４】ウエハＣＳＰの種類には、樹脂封止型と再
配線型がある。樹脂封止型は、従来のパッケージと同様
に表面を封止樹脂で覆った構造であり、チップ表面の配
線層上にメタルポストを形成し、その周囲を封止樹脂で
固める構造である。
【０００５】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【０００６】一方、再配線型は、図１０に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【０００７】樹脂封止型は、メタルポストを１００μｍ
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【０００８】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエハプロセスで実施で
きる利点がある。しかし、なんらかの方法で応力を緩和
し信頼性を高めることが必要とされている。
【０００９】また図１１は、図１０の配線層５３を省略
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
【００１０】
【発明が解決しようとする課題】しかし、図１０におい
て、メタルポスト５５を完全に覆うようにポリイミド樹
脂を塗布し、硬化後にその上面を研磨して、前記メタル
ポスト５５の頭部を露出させ、この露出部に半田ボール
５６を形成した後に、このポリイミド樹脂と一緒にダイ
シングして、個々のチップに分割していた。
【００１１】そのため、ダイシングによって露出される
側面は、Ａｌ電極５２の下層に形成される絶縁層（例え
ば、ＢＰＳＧ膜）と絶縁樹脂層５４との界面が位置し、
絶縁層の吸湿性が高いため、この界面より湿気が侵入
し、素子の劣化が生じてしまうという問題があった。
【００１２】また、例えばエポキシ樹脂より成る絶縁樹
脂層とＢＰＳＧ膜、絶縁樹脂層とＳｉ3Ｎ4膜、絶縁樹脂
層とＳｉＯ2膜等は、その熱膨張係数が異なるため、そ
の界面に湿気等が侵入した場合に、絶縁樹脂層５４の剥
離等が発生するという問題もあった。
【００１３】
【課題を解決するための手段】本発明は上記課題に鑑み
てなされ、図２に示すようにＢＰＳＧ膜から成る層間絶
縁層２を介して形成されたＡｌ電極１の一部を露出する
開口部Ｋを有したパッシベーション膜３をウエハ上に形
成し、図４に示すように前記開口部Ｋから露出する前記
Ａｌ電極１と接続され、ウエハ上面に延在する配線層７
を形成する。次に、図５に示すように前記配線層７上に
メタルポスト８を形成した後に、当該配線層７を含むチ
ップの周囲に位置し、前記ウエハをハーフカットする第
１の溝ＴＣ１を形成する。更に、図７に示すように前記
第１の溝ＴＣ１を介して前記層間絶縁膜２の上層部を等
方性エッチングして当該第１の溝ＴＣ１よりも開口径の
広い第２の溝ＴＣ２を形成する。そして、図８に示すよ
うに前記配線層７，第２の溝ＴＣ２及び第１の溝ＴＣ１
を含む前記ウエハ表面を樹脂封止して絶縁樹脂層Ｒを形
成した後に、図９に示すように前記樹脂層Ｒから露出し
たメタルポスト８上に半田ボール１２を形成し、最後に
前記第１及び第２の溝ＴＣ１，ＴＣ２内に形成された前
記樹脂層Ｒを介して前記ウエハをフルカットすることを
特徴とするものである。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置の製造方法について説明する。
【００１５】図９に於いて、図番１は、通常のワイヤボ
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜（例えば、ＢＰＳＧ膜）を図番２で示
す。
【００１６】また、このコンタクトホールＣの下層に
は、メタルが複数層で形成され、例えばトランジスタ
（ＭＯＳ型のトランジスタまたはＢＩＰ型のトランジス
タ）、拡散領域、ポリＳｉゲートまたはポリＳｉ等とコ
ンタクトしている。
【００１７】ここで、本実施例は、ＭＯＳ型で説明して
いるが、ＢＩＰでも実施できることは言うまでもない。
【００１８】また本構造は、一般には一層メタル、２層
メタル…と呼ばれるＩＣである。
【００１９】更には、パッシベーション膜を図番３で示
す。ここでパッシベーション膜３は、シリコン窒化膜
（以下、Ｓｉ3Ｎ4膜という。）から成り（例えば、エポ
キシ樹脂またはポリイミド樹脂等でも良い。）、更にこ
の上には、例えばエポキシ樹脂等から成る絶縁樹脂層ｒ
が被覆されている。この絶縁樹脂層ｒは、後述するよう
にフラット性を実現し、半田ボールの高さを一定にして
いる。
【００２０】また、Ａｌ電極１上には、キャップメタル
として窒化Ｔｉ膜（ＴｉＮ）５が形成されている。
【００２１】パッシベーション膜３と絶縁樹脂層ｒは、
窒化Ｔｉ膜（ＴｉＮ）５を露出する開口部Ｋが形成さ
れ、ここには、配線層のメッキ電極（シード層）として
Ｃｕの薄膜層６が形成される。そしてこの上には、Ｃｕ
メッキにより形成される配線層７が形成される。
【００２２】そして、配線層７を含むチップ全面には、
樹脂から成る樹脂層Ｒが形成される。ただし、図面上で
は省略しているが、樹脂層Ｒと配線層７、樹脂層Ｒとメ
タルポスト８の界面には後述するように樹脂層ＲとＣｕ
との反応を防止するためのＳｉ3Ｎ4膜を設けても良い。
【００２３】樹脂層Ｒは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし
い。また熱可塑性樹脂であれば、熱可塑性ポリマー（日
立化成：ハイマル）等が好ましい。またアミック酸フィ
ルムは３０〜５０％の収縮率である。
【００２４】ここで、樹脂層Ｒは、液状のアミック酸を
主材料として用意され、ウエハ全面にスピンオンされ、
厚さ２０〜６０μｍ程度で形成される。その後、この樹
脂層Ｒは、熱硬化反応により重合される。温度は、３０
０℃以上である。しかし、熱硬化前のアミック酸より成
る樹脂は、前記温度の基で非常に活性に成り、Ｃｕと反
応し、その界面を悪化させる問題がある。しかし、配線
層の表面に上記Ｓｉ3Ｎ4膜を被覆することにより、この
Ｃｕとの反応を防止することができる。ここでＳｉ3Ｎ4
膜の膜厚は、１０００〜３０００Å程度である。
【００２５】また、Ｓｉ3Ｎ4膜は、バリア性が優れた絶
縁膜で良いが、ＳｉＯ2膜は、バリア性に劣る。しか
し、ＳｉＯ2膜を採用する場合は、Ｓｉ3Ｎ4膜よりもそ
の膜厚を厚くする必要がある。また、Ｓｉ3Ｎ4膜は、プ
ラズマＣＶＤ法で形成できるので、そのステップカバレ
ージも優れ、好ましい。更に、メタルポスト８を形成し
た後、樹脂層Ｒを被覆するので、前記Ｓｉ3Ｎ4膜を形成
するとＣｕから成る配線層７とアミック酸を主材料とす
る樹脂層の反応を防止するばかりでなく、Ｃｕから成る
メタルポスト８とアミック酸を主材料とする樹脂層Ｒの
反応も防止できる。
【００２６】Ｃｕから成るメタルポスト８の上に直接半
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【００２７】ここでＮｉ、Ａｕは、電解メッキで形成さ
れるが無電解メッキでも良い。
【００２８】最後に、メタルポスト８の頭部に、半田ボ
ール１２が形成される。
【００２９】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後工程の熱処理により
球状に形成されるものである。
【００３０】ここでは、図６でシード層が取り除かれる
ので、電解メッキでは形成できず、実際は半田ボールが
用意される。
【００３１】最後に、ウエハ状態で用意されているチッ
プ個々の周囲には、ＴＣ１，ＴＣ２で示す第１及び第２
の溝が形成され、これらの溝に絶縁樹脂層が埋め込まれ
ている。ここでは、工程の簡略化から樹脂層Ｒと同一の
ものが形成されているが、工程の簡略化を考慮しなけれ
ば必ずしも同一である必要はない。
【００３２】これらの溝ＴＣ１，ＴＣ２及び樹脂層Ｒ
は、本発明の特徴を為すものであり、第１の溝ＴＣ１よ
りも開口径の広い第２の溝ＴＣ２を形成し、これらの溝
ＴＣ１，ＴＣ２に樹脂層Ｒを封止した後、幅狭のダイシ
ングブレードＤＣによりフルカットする。このようにフ
ルカットラインＤＬのほぼ中央部に開口径の広い第２の
溝ＴＣ２が形成されることで、樹脂層Ｒの剥離が抑制で
きる。また、少なくとも半導体基板（Ｓｉ基板）に到達
した第１の溝ＴＣ１とフルカットラインＤＬとの間には
樹脂層Ｒが配置され、耐湿劣化を引き起こす各層の界面
端部を覆うことができ、阻止劣化の防止が可能となる。
【００３３】一般的には、ウエハは２００〜３００μｍ
の厚みを有している。また、前述したように第１の溝Ｔ
Ｃ１は、図８の基板表面から半導体基板（Ｓｉ基板）に
到達していれば良く、ウエハの厚みも考慮すれば、溝の
深さは、Ｓｉ基板から１〜１００μｍ程度が好ましい。
【００３４】続いて、図９に示す構造の製造方法につい
て説明する。
【００３５】先ず、Ａｌ電極１を有するＬＳＩが形成さ
れた半導体基板（ウエハ）を準備する。ここでは、前述
したように１層メタル、２層メタル・・のＩＣで、例え
ばトランジスタのソース電極、ドレイン電極が一層目の
メタルとして形成され、ドレイン電極とコンタクトした
Ａｌ電極１が２層目のメタルとして形成されている。
【００３６】ここでは、ドレイン電極が露出する層間絶
縁膜２のコンタクト孔Ｃを形成した後、ウエハ全面にＡ
ｌを主材料とする電極材料、窒化Ｔｉ膜５を形成し、ホ
トレジスト層をマスクとして、Ａｌ電極１と窒化Ｔｉ膜
５を所定の形状にドライエッチングしている。
【００３７】ここでは、パッシベーション膜３を形成
し、この後開口したコンタクト孔Ｃにバリアメタルを形
成するのと違い、バリアメタルとしての窒化Ｔｉ膜も含
めてホトレジスト層で一度に形成でき、工程数の簡略が
可能となる。
【００３８】また窒化Ｔｉ膜５は、後に形成するＣｕの
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で、ストレ
スが発生する。
【００３９】また、Ａｌ電極１と窒化Ｔｉ膜５がパター
ニングされた後、全面にパッシベーション膜３が被覆さ
れる。パッシベーション膜として、ここではＳｉ3Ｎ4膜
が採用されているが、ポリイミド樹脂等も可能である。
（以上図１参照） 続いて、パッシベーション膜３の表面に絶縁樹脂層ｒが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約３〜５μｍ程度が被覆
されている。そして開口部Ｋが形成される。
【００４０】この感光性ポリイミド膜を採用すること
で、図２の開口部Ｋのパターニングにおいて、別途ホト
レジスト層を形成して開口部Ｋを形成する必要が無くな
り、メタルマスクの採用により工程の簡略化が実現でき
る。もちろんホトレジスト層でも可能である。しかもこ
のポリイミド膜は、平坦化の目的でも採用されている。
つまり半田ボール１２の高さが全ての領域において均一
である為には、メタルポスト８の高さが全てにおいて均
一である必要があり、配線層７もフラットに精度良く形
成される必要がある。その為にポリイミド樹脂を塗布
し、ある粘度を有した流動性を有する樹脂である故、そ
の表面をフラットにできる。
【００４１】ここでＡｌ電極１はＬＳＩの外部接続用の
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照） 続いて全面にＣｕの薄膜層６を形成する。このＣｕの薄
膜層６は、後に配線層７のメッキ電極となり、例えばス
パッタリングにより約１０００〜２０００Å程度の膜厚
で形成される。
【００４２】続いて、全面に例えばホトレジスト層ＰＲ
１を塗布し、配線層７に対応するホトレジスト層ＰＲ１
を取り除く。（以上図３参照） 続いて、このホトレジスト層ＰＲ１の開口部に露出する
Ｃｕの薄膜層６をメッキ電極とし、配線層７を形成す
る。この配線層７は機械的強度を確保するために２〜５
μｍ程度に厚く形成する必要がある。ここでは、メッキ
法を用いて形成したが、蒸着やスパッタリング等で形成
しても良い。
【００４３】この後、ホトレジスト層ＰＲ１を除去す
る。（以上図４参照） 続いて、配線層７上のメタルポスト８が形成される領域
を露出したホトレジスト層ＰＲ２が形成され、この露出
部に電解メッキでＣｕのメタルポスト８が３０〜１００
μｍ程度の高さに形成される。
【００４４】ここで、前記第１の溝ＴＣ１の形成タイミ
ングは、いろいろと考えられるが例えば、メタルポスト
の形成後が考えられる。ここでは、前記ホトレジスト層
ＰＲ２に第１の溝ＴＣ１のラインが露出されるように形
成されていれば、この第１の溝ＴＣ１の露出部に沿って
ダイシングが可能になる。また、別途第１の溝ＴＣ１の
みを露出させるホトレジスト層を形成すればエッチング
によっても形成できる。（以上図５参照） 続いて、ホトレジスト層ＰＲ２を除去し、配線層７をマ
スクとしてＣｕの薄膜層６を除去する。（以上図６参
照） 更に本発明では、前記第１の溝ＴＣ１を介して前記層間
絶縁膜２の上層部を等方性エッチングして当該第１の溝
ＴＣ１よりも開口径の広い第２の溝ＴＣ２を形成する。
本実施形態では、例えばフッ酸処理を施すことで、層間
絶縁膜２を構成するＢＰＳＧ膜が前記パッシベーション
膜３を構成するシリコン窒化膜よりも等方性エッチング
レートが高いことを利用して、当該ＢＰＳＧ膜の上層部
に前記第１の溝ＴＣ１よりも開口径の広い（例えば、２
０μｍ程度）第２の溝ＴＣ２を形成している。（以上図
７参照） 次に示す工程は、図面では省略したが、配線層７、メタ
ルポスト８も含めて全表面にプラズマＣＶＤ法でＳｉ3
Ｎ4膜を被着しても良い。
【００４５】これは、後の工程で形成される硬化前の樹
脂層ＲとＣｕが熱により反応する。そのためこの界面が
劣化する問題を有している。従って配線層７、メタルポ
スト８は、全てこのＳｉ3Ｎ4膜で被覆する必要がある。
このＳｉ3Ｎ4膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
【００４６】また、後工程によりメタルポスト８上に形
成するＮｉ１０、Ａｕ１１も含めて、当該メタルポスト
８形成後に、Ｓｉ3Ｎ4膜を形成すれば、配線層７、メタ
ルポスト８も含めて被覆することができる。またパター
ニングされて露出している側面Ｍも一緒に保護する必要
があるが、ここでは、両者をパターニングした後にＳｉ
3Ｎ4膜を被覆するので、側面Ｍも一緒に保護される。
【００４７】そして、前記第１の溝ＴＣ１の形成タイミ
ングとして、前記Ｓｉ3Ｎ4膜を形成した後でも良い。
【００４８】つまり、Ｓｉ3Ｎ4膜で全面を保護している
ので、この状態で第１の溝ＴＣ１をダイシングしたり、
またはエッチングできる。Ｓｉ3Ｎ4膜がウエハ全面に形
成されているため、メタルポスト８の酸化を防止でき
る。更には、第２の溝ＴＣ２の形成時におけるエッチン
グ保護膜としても利用できる。
【００４９】以下、樹脂層Ｒを全面に塗布した後に、当
該樹脂層Ｒを研磨して前記メタルポスト８の頭部を露出
させる。（以上図８参照） 続いて、前記メタルポスト８の頭部にＮｉ１０を電解メ
ッキで約１０００Å、Ａｕ１１を同じく電解メッキで約
５０００Å形成し、その上に半田ボール１２を搭載す
る。そして、ダイシング工程に移る。
【００５０】このダイシング工程は、前記第１の溝ＴＣ
１よりも幅狭のダイシングブレードＤＣを用意し、これ
を用いて前記第１の溝ＴＣ１のほぼ中央部をフルカット
する。第１の溝ＴＣ１は、例えば半導体基板まで到達し
ているハーフカットで実現されているため、半導体基板
から上層に形成される各層の界面端部は、前記樹脂層Ｒ
で保護されてチップ・サイズ・パッケージが完成する。
（以上図９参照） このとき、フルカットラインＤＬの途中に、第１の溝Ｔ
Ｃ１よりも開口径の広い第２の溝ＴＣ２を形成し、その
部分に絶縁樹脂層Ｒを介在させたことで、従来構造に比
して樹脂層とチップとの密着性が強まり、絶縁樹脂層Ｒ
とチップとの間の剥離の発生を抑止できる。従って、製
品としての耐湿性等における信頼性が向上する。
【００５１】
【発明の効果】本発明によれば、第１の溝をハーフカッ
トにより形成した後に、層間絶縁膜とパッシベーション
膜とのエッチングレート比の違いを利用して、当該層間
絶縁膜の上層部に前記第１の溝よりも開口径の広い第２
の溝を形成した状態で樹脂封止し、フルカットすること
で、樹脂とチップとの側面での密着性が強まり、製品の
耐湿性等における信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図２】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図３】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図４】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図５】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図６】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図７】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図８】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図９】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図１０】従来のチップサイズパッケージを説明する図
である。
【図１１】従来のチップサイズパッケージを説明する図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高井 信行 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F033 HH07 HH11 HH13 JJ01 JJ11 KK08 KK33 MM08 MM13 PP15 PP27 PP28 QQ03 QQ27 QQ30 RR06 RR21 RR22 RR27 SS15 SS22 XX12 XX18

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 表面に第１の絶縁層を有するウエハのダ
    イシング領域に当該ウエハをハーフカットする溝を形成
    する工程と、 前記溝はその側面に凹凸部を有し、当該凹凸部の形成さ
    れた溝に第２の絶縁層を形成する工程と、 前記第２の絶縁層で前記溝の側面を被覆した状態で、前
    記ウエハのフルカットを行うことを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 前記溝は、開口径の異なる複数の溝を一
    体化して成ることを特徴とする請求項１に記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記溝は、第１の開口径を有する第１の
    溝と、当該第１の溝の下に一体化して設けた第２の開口
    径を有する第２の溝とを含み、前記第２の開口径は第１
    の開口径より大きいことを特徴とする請求項２に記載の
    半導体装置の製造方法。
  4. 【請求項４】 前記第１の溝は異方性エッチングによ
    り、前記第２の溝は等方性エッチングにより形成される
    ことを特徴とする請求項３に記載の半導体装置の製造方
    法。
  5. 【請求項５】 電極パッドの一部を露出する開口部を有
    した第１の絶縁層をウエハ上に形成する工程と、 前記開口部から露出する前記電極パッドと接続され、ウ
    エハ上面に延在する配線層を形成する工程と、 前記配線層を含むチップの周囲に位置し、前記ウエハを
    ハーフカットする第１の溝を形成する工程と、 前記第１の溝を介して前記第１の絶縁層の一部を等方性
    エッチングして当該第１の溝よりも開口径の広い第２の
    溝を形成する工程と、 前記配線層，第２の溝及び第１の溝を含む前記ウエハ表
    面を樹脂封止して第２の絶縁層を形成する工程と、 前記第１及び第２の溝内に形成された前記第２の絶縁層
    を介して前記ウエハをフルカットすることを特徴とする
    半導体装置の製造方法。
  6. 【請求項６】 層間絶縁層を介して形成された電極パッ
    ドの一部を露出する開口部を有したパッシベーション膜
    をウエハ上に形成する工程と、 前記開口部から露出する前記電極パッドと接続され、ウ
    エハ上面に延在する配線層を形成する工程と、 前記配線層を含むチップの周囲に位置し、前記ウエハを
    ハーフカットする第１の溝を形成する工程と、 前記第１の溝を介して前記層間絶縁膜の上層部を等方性
    エッチングして当該第１の溝よりも開口径の広い第２の
    溝を形成する工程と、 前記配線層，第２の溝及び第１の溝を含む前記ウエハ表
    面を樹脂封止して絶縁層を形成する工程と、 前記第１及び第２の溝内に形成された前記絶縁層を介し
    て前記ウエハをフルカットすることを特徴とする半導体
    装置の製造方法。
  7. 【請求項７】 前記層間絶縁膜はＢＰＳＧ膜から成り、
    当該ＢＰＳＧ膜が前記パッシベーション膜を構成するシ
    リコン窒化膜よりも等方性エッチングレートが高いこと
    を利用して、当該ＢＰＳＧ膜の上層部に前記第１の溝よ
    りも開口径の広い第２の溝を形成すること特徴とする請
    求項６に記載の半導体装置の製造方法。
JP29147199A 1999-10-13 1999-10-13 半導体装置の製造方法 Expired - Fee Related JP3548061B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29147199A JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法
US09/684,604 US6656758B1 (en) 1999-10-13 2000-10-06 Method of manufacturing a chip size package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29147199A JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001110813A true JP2001110813A (ja) 2001-04-20
JP3548061B2 JP3548061B2 (ja) 2004-07-28

Family

ID=17769313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29147199A Expired - Fee Related JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6656758B1 (ja)
JP (1) JP3548061B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法
JP2020181882A (ja) * 2019-04-25 2020-11-05 株式会社ディスコ パッケージデバイスチップの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
US20070072338A1 (en) * 2005-09-26 2007-03-29 Advanced Chip Engineering Technology Inc. Method for separating package of WLP
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010263145A (ja) * 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法
US8299581B2 (en) * 2010-06-08 2012-10-30 International Business Machines Corporation Passivation layer extension to chip edge
CN104952743A (zh) * 2015-05-19 2015-09-30 南通富士通微电子股份有限公司 晶圆级芯片封装方法
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺
EP3800660A1 (en) 2019-10-02 2021-04-07 STMicroelectronics S.r.l. Silicon carbide power device with improved robustness and corresponding manufacturing process
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法
JP2022043997A (ja) 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890380B2 (ja) * 1991-11-27 1999-05-10 三菱電機株式会社 半導体装置およびその製造方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2002046301A (ja) 2000-08-03 2002-02-12 Noritsu Koki Co Ltd 画像露光ヘッド及び画像露光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法
JP2020181882A (ja) * 2019-04-25 2020-11-05 株式会社ディスコ パッケージデバイスチップの製造方法
JP7229641B2 (ja) 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
US6656758B1 (en) 2003-12-02
JP3548061B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3548061B2 (ja) 半導体装置の製造方法
US6534387B1 (en) Semiconductor device and method of manufacturing the same
US6656828B1 (en) Method of forming bump electrodes
JP5559775B2 (ja) 半導体装置およびその製造方法
US20220068860A1 (en) Bonding structure and method of forming same
US20080122086A1 (en) Solder bump structure and method of manufacturing same
KR101843246B1 (ko) 개별화 및 접합 방법 및 이것에 의해 형성된 구조체
CN105336578A (zh) 具有通孔的堆叠结构上的缓冲层
US20070187823A1 (en) Semiconductor device
US9437544B2 (en) Semiconductor device
US9837289B2 (en) Methods for forming package-on-package structures having buffer dams
JP2000228420A (ja) 半導体装置及びその製造方法
JP2000216184A (ja) 半導体装置およびその製造方法
JP2000243754A (ja) 半導体装置
CN113517221B (zh) 半导体结构及其形成方法
JP3439144B2 (ja) 半導体装置およびその製造方法
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP2000188305A (ja) 半導体装置およびその製造方法
JP3706492B2 (ja) 半導体装置およびその製造方法
US6329288B1 (en) Semiconductor device and manufacturing method thereof
JP2001168126A (ja) 半導体装置とその製造方法
JP2001110828A (ja) 半導体装置の製造方法
JP2023004944A (ja) 半導体装置の配線構造及びその形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees