JP2001110813A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001110813A
JP2001110813A JP29147199A JP29147199A JP2001110813A JP 2001110813 A JP2001110813 A JP 2001110813A JP 29147199 A JP29147199 A JP 29147199A JP 29147199 A JP29147199 A JP 29147199A JP 2001110813 A JP2001110813 A JP 2001110813A
Authority
JP
Japan
Prior art keywords
groove
wafer
layer
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29147199A
Other languages
English (en)
Other versions
JP3548061B2 (ja
Inventor
Hiroyuki Shinoki
裕之 篠木
Toshimichi Tokushige
利洋智 徳重
Nobuyuki Takai
信行 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29147199A priority Critical patent/JP3548061B2/ja
Priority to US09/684,604 priority patent/US6656758B1/en
Publication of JP2001110813A publication Critical patent/JP2001110813A/ja
Application granted granted Critical
Publication of JP3548061B2 publication Critical patent/JP3548061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01043Technetium [Tc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 層間絶縁層2を介して形成されたAl電
極1の一部を露出する開口部Kを有したパッシベーショ
ン膜3をウエハ上に形成し、前記開口部Kから露出する
前記Al電極1と接続され、ウエハ上面に延在する配線
層7を形成する。次に、前記配線層7上にメタルポスト
8を形成した後に、当該配線層7を含むチップの周囲に
位置し、前記ウエハをハーフカットする第1の溝TC1
を形成する。更に、前記第1の溝TC1を介して前記層
間絶縁膜2の上層部を等方性エッチングして当該第1の
溝TC1よりも開口径の広い第2の溝TC2を形成す
る。そして、前記配線層7,第2の溝TC2及び第1の
溝TC1を含む前記ウエハ表面を樹脂封止して絶縁樹脂
層Rを形成した後に、前記第1及び第2の溝TC1,T
C2内に形成された前記樹脂層Rを介して前記ウエハを
フルカットする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にチップサイズパッケージの製造方法に
関する。チップサイズパッケージ(Chip Size Packag
e)は、CSPとも呼ばれ、チップサイズと同等か、わ
ずかに大きいパッケージの総称であり、高密度実装を目
的としたパッケージである。本発明は、CSPに採用さ
れるメタルポスト形成における信頼性向上技術に関する
ものである。
【0002】
【従来の技術】従来、この分野では、一般にBGA(Ba
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【0003】また、最近では、「日経マイクロデバイ
ス」1998年8月号 44頁〜71頁に記載されたウ
エハCSPがある。このウエハCSPは、基本的には、
チップのダイシング前に配線やアレイ状のパッドをウエ
ハプロセス(前工程)で作り込むCSPである。この技
術によって、ウエハプロセスとパッケージ・プロセス
(後工程)が一体化され、パッケージ・コストが大幅に
低減できるようになることが期待されている。
【0004】ウエハCSPの種類には、樹脂封止型と再
配線型がある。樹脂封止型は、従来のパッケージと同様
に表面を封止樹脂で覆った構造であり、チップ表面の配
線層上にメタルポストを形成し、その周囲を封止樹脂で
固める構造である。
【0005】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【0006】一方、再配線型は、図10に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ51の表面にAl電極52、配線層53、絶縁
層54が積層され、配線層53上にはメタルポスト55
が形成され、その上に半田ボール56が形成されてい
る。配線層53は、半田ボール56をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【0007】樹脂封止型は、メタルポストを100μm
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【0008】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエハプロセスで実施で
きる利点がある。しかし、なんらかの方法で応力を緩和
し信頼性を高めることが必要とされている。
【0009】また図11は、図10の配線層53を省略
したものであり、Al電極52が露出した開口部を形成
し、この開口部には、メタルポスト55とアルミ電極5
2との間にバリアメタル58を少なくとも一層形成し、
このメタルポスト55の上に半田ボール56が形成され
ている。
【0010】
【発明が解決しようとする課題】しかし、図10におい
て、メタルポスト55を完全に覆うようにポリイミド樹
脂を塗布し、硬化後にその上面を研磨して、前記メタル
ポスト55の頭部を露出させ、この露出部に半田ボール
56を形成した後に、このポリイミド樹脂と一緒にダイ
シングして、個々のチップに分割していた。
【0011】そのため、ダイシングによって露出される
側面は、Al電極52の下層に形成される絶縁層(例え
ば、BPSG膜)と絶縁樹脂層54との界面が位置し、
絶縁層の吸湿性が高いため、この界面より湿気が侵入
し、素子の劣化が生じてしまうという問題があった。
【0012】また、例えばエポキシ樹脂より成る絶縁樹
脂層とBPSG膜、絶縁樹脂層とSi34膜、絶縁樹脂
層とSiO2膜等は、その熱膨張係数が異なるため、そ
の界面に湿気等が侵入した場合に、絶縁樹脂層54の剥
離等が発生するという問題もあった。
【0013】
【課題を解決するための手段】本発明は上記課題に鑑み
てなされ、図2に示すようにBPSG膜から成る層間絶
縁層2を介して形成されたAl電極1の一部を露出する
開口部Kを有したパッシベーション膜3をウエハ上に形
成し、図4に示すように前記開口部Kから露出する前記
Al電極1と接続され、ウエハ上面に延在する配線層7
を形成する。次に、図5に示すように前記配線層7上に
メタルポスト8を形成した後に、当該配線層7を含むチ
ップの周囲に位置し、前記ウエハをハーフカットする第
1の溝TC1を形成する。更に、図7に示すように前記
第1の溝TC1を介して前記層間絶縁膜2の上層部を等
方性エッチングして当該第1の溝TC1よりも開口径の
広い第2の溝TC2を形成する。そして、図8に示すよ
うに前記配線層7,第2の溝TC2及び第1の溝TC1
を含む前記ウエハ表面を樹脂封止して絶縁樹脂層Rを形
成した後に、図9に示すように前記樹脂層Rから露出し
たメタルポスト8上に半田ボール12を形成し、最後に
前記第1及び第2の溝TC1,TC2内に形成された前
記樹脂層Rを介して前記ウエハをフルカットすることを
特徴とするものである。
【0014】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置の製造方法について説明する。
【0015】図9に於いて、図番1は、通常のワイヤボ
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する部分)の部分
であり、このAl電極1のコンタクトホールCが形成さ
れる層間絶縁膜(例えば、BPSG膜)を図番2で示
す。
【0016】また、このコンタクトホールCの下層に
は、メタルが複数層で形成され、例えばトランジスタ
(MOS型のトランジスタまたはBIP型のトランジス
タ)、拡散領域、ポリSiゲートまたはポリSi等とコ
ンタクトしている。
【0017】ここで、本実施例は、MOS型で説明して
いるが、BIPでも実施できることは言うまでもない。
【0018】また本構造は、一般には一層メタル、2層
メタル…と呼ばれるICである。
【0019】更には、パッシベーション膜を図番3で示
す。ここでパッシベーション膜3は、シリコン窒化膜
(以下、Si34膜という。)から成り(例えば、エポ
キシ樹脂またはポリイミド樹脂等でも良い。)、更にこ
の上には、例えばエポキシ樹脂等から成る絶縁樹脂層r
が被覆されている。この絶縁樹脂層rは、後述するよう
にフラット性を実現し、半田ボールの高さを一定にして
いる。
【0020】また、Al電極1上には、キャップメタル
として窒化Ti膜(TiN)5が形成されている。
【0021】パッシベーション膜3と絶縁樹脂層rは、
窒化Ti膜(TiN)5を露出する開口部Kが形成さ
れ、ここには、配線層のメッキ電極(シード層)として
Cuの薄膜層6が形成される。そしてこの上には、Cu
メッキにより形成される配線層7が形成される。
【0022】そして、配線層7を含むチップ全面には、
樹脂から成る樹脂層Rが形成される。ただし、図面上で
は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ
タルポスト8の界面には後述するように樹脂層RとCu
との反応を防止するためのSi34膜を設けても良い。
【0023】樹脂層Rは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし
い。また熱可塑性樹脂であれば、熱可塑性ポリマー(日
立化成:ハイマル)等が好ましい。またアミック酸フィ
ルムは30〜50%の収縮率である。
【0024】ここで、樹脂層Rは、液状のアミック酸を
主材料として用意され、ウエハ全面にスピンオンされ、
厚さ20〜60μm程度で形成される。その後、この樹
脂層Rは、熱硬化反応により重合される。温度は、30
0℃以上である。しかし、熱硬化前のアミック酸より成
る樹脂は、前記温度の基で非常に活性に成り、Cuと反
応し、その界面を悪化させる問題がある。しかし、配線
層の表面に上記Si34膜を被覆することにより、この
Cuとの反応を防止することができる。ここでSi34
膜の膜厚は、1000〜3000Å程度である。
【0025】また、Si34膜は、バリア性が優れた絶
縁膜で良いが、SiO2膜は、バリア性に劣る。しか
し、SiO2膜を採用する場合は、Si34膜よりもそ
の膜厚を厚くする必要がある。また、Si34膜は、プ
ラズマCVD法で形成できるので、そのステップカバレ
ージも優れ、好ましい。更に、メタルポスト8を形成し
た後、樹脂層Rを被覆するので、前記Si34膜を形成
するとCuから成る配線層7とアミック酸を主材料とす
る樹脂層の反応を防止するばかりでなく、Cuから成る
メタルポスト8とアミック酸を主材料とする樹脂層Rの
反応も防止できる。
【0026】Cuから成るメタルポスト8の上に直接半
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化防止をし、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【0027】ここでNi、Auは、電解メッキで形成さ
れるが無電解メッキでも良い。
【0028】最後に、メタルポスト8の頭部に、半田ボ
ール12が形成される。
【0029】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、配線層7、メタルポスト8を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後工程の熱処理により
球状に形成されるものである。
【0030】ここでは、図6でシード層が取り除かれる
ので、電解メッキでは形成できず、実際は半田ボールが
用意される。
【0031】最後に、ウエハ状態で用意されているチッ
プ個々の周囲には、TC1,TC2で示す第1及び第2
の溝が形成され、これらの溝に絶縁樹脂層が埋め込まれ
ている。ここでは、工程の簡略化から樹脂層Rと同一の
ものが形成されているが、工程の簡略化を考慮しなけれ
ば必ずしも同一である必要はない。
【0032】これらの溝TC1,TC2及び樹脂層R
は、本発明の特徴を為すものであり、第1の溝TC1よ
りも開口径の広い第2の溝TC2を形成し、これらの溝
TC1,TC2に樹脂層Rを封止した後、幅狭のダイシ
ングブレードDCによりフルカットする。このようにフ
ルカットラインDLのほぼ中央部に開口径の広い第2の
溝TC2が形成されることで、樹脂層Rの剥離が抑制で
きる。また、少なくとも半導体基板(Si基板)に到達
した第1の溝TC1とフルカットラインDLとの間には
樹脂層Rが配置され、耐湿劣化を引き起こす各層の界面
端部を覆うことができ、阻止劣化の防止が可能となる。
【0033】一般的には、ウエハは200〜300μm
の厚みを有している。また、前述したように第1の溝T
C1は、図8の基板表面から半導体基板(Si基板)に
到達していれば良く、ウエハの厚みも考慮すれば、溝の
深さは、Si基板から1〜100μm程度が好ましい。
【0034】続いて、図9に示す構造の製造方法につい
て説明する。
【0035】先ず、Al電極1を有するLSIが形成さ
れた半導体基板(ウエハ)を準備する。ここでは、前述
したように1層メタル、2層メタル・・のICで、例え
ばトランジスタのソース電極、ドレイン電極が一層目の
メタルとして形成され、ドレイン電極とコンタクトした
Al電極1が2層目のメタルとして形成されている。
【0036】ここでは、ドレイン電極が露出する層間絶
縁膜2のコンタクト孔Cを形成した後、ウエハ全面にA
lを主材料とする電極材料、窒化Ti膜5を形成し、ホ
トレジスト層をマスクとして、Al電極1と窒化Ti膜
5を所定の形状にドライエッチングしている。
【0037】ここでは、パッシベーション膜3を形成
し、この後開口したコンタクト孔Cにバリアメタルを形
成するのと違い、バリアメタルとしての窒化Ti膜も含
めてホトレジスト層で一度に形成でき、工程数の簡略が
可能となる。
【0038】また窒化Ti膜5は、後に形成するCuの
薄膜層6のバリアメタルとして機能している。しかも窒
化Ti膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低1200Å〜1300Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、2000Å〜3000Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ti膜が原因で、ストレ
スが発生する。
【0039】また、Al電極1と窒化Ti膜5がパター
ニングされた後、全面にパッシベーション膜3が被覆さ
れる。パッシベーション膜として、ここではSi34
が採用されているが、ポリイミド樹脂等も可能である。
(以上図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約3〜5μm程度が被覆
されている。そして開口部Kが形成される。
【0040】この感光性ポリイミド膜を採用すること
で、図2の開口部Kのパターニングにおいて、別途ホト
レジスト層を形成して開口部Kを形成する必要が無くな
り、メタルマスクの採用により工程の簡略化が実現でき
る。もちろんホトレジスト層でも可能である。しかもこ
のポリイミド膜は、平坦化の目的でも採用されている。
つまり半田ボール12の高さが全ての領域において均一
である為には、メタルポスト8の高さが全てにおいて均
一である必要があり、配線層7もフラットに精度良く形
成される必要がある。その為にポリイミド樹脂を塗布
し、ある粘度を有した流動性を有する樹脂である故、そ
の表面をフラットにできる。
【0041】ここでAl電極1はLSIの外部接続用の
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。(以上図2
参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に配線層7のメッキ電極となり、例えばス
パッタリングにより約1000〜2000Å程度の膜厚
で形成される。
【0042】続いて、全面に例えばホトレジスト層PR
1を塗布し、配線層7に対応するホトレジスト層PR1
を取り除く。(以上図3参照) 続いて、このホトレジスト層PR1の開口部に露出する
Cuの薄膜層6をメッキ電極とし、配線層7を形成す
る。この配線層7は機械的強度を確保するために2〜5
μm程度に厚く形成する必要がある。ここでは、メッキ
法を用いて形成したが、蒸着やスパッタリング等で形成
しても良い。
【0043】この後、ホトレジスト層PR1を除去す
る。(以上図4参照) 続いて、配線層7上のメタルポスト8が形成される領域
を露出したホトレジスト層PR2が形成され、この露出
部に電解メッキでCuのメタルポスト8が30〜100
μm程度の高さに形成される。
【0044】ここで、前記第1の溝TC1の形成タイミ
ングは、いろいろと考えられるが例えば、メタルポスト
の形成後が考えられる。ここでは、前記ホトレジスト層
PR2に第1の溝TC1のラインが露出されるように形
成されていれば、この第1の溝TC1の露出部に沿って
ダイシングが可能になる。また、別途第1の溝TC1の
みを露出させるホトレジスト層を形成すればエッチング
によっても形成できる。(以上図5参照) 続いて、ホトレジスト層PR2を除去し、配線層7をマ
スクとしてCuの薄膜層6を除去する。(以上図6参
照) 更に本発明では、前記第1の溝TC1を介して前記層間
絶縁膜2の上層部を等方性エッチングして当該第1の溝
TC1よりも開口径の広い第2の溝TC2を形成する。
本実施形態では、例えばフッ酸処理を施すことで、層間
絶縁膜2を構成するBPSG膜が前記パッシベーション
膜3を構成するシリコン窒化膜よりも等方性エッチング
レートが高いことを利用して、当該BPSG膜の上層部
に前記第1の溝TC1よりも開口径の広い(例えば、2
0μm程度)第2の溝TC2を形成している。(以上図
7参照) 次に示す工程は、図面では省略したが、配線層7、メタ
ルポスト8も含めて全表面にプラズマCVD法でSi3
4膜を被着しても良い。
【0045】これは、後の工程で形成される硬化前の樹
脂層RとCuが熱により反応する。そのためこの界面が
劣化する問題を有している。従って配線層7、メタルポ
スト8は、全てこのSi34膜で被覆する必要がある。
このSi34膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
【0046】また、後工程によりメタルポスト8上に形
成するNi10、Au11も含めて、当該メタルポスト
8形成後に、Si34膜を形成すれば、配線層7、メタ
ルポスト8も含めて被覆することができる。またパター
ニングされて露出している側面Mも一緒に保護する必要
があるが、ここでは、両者をパターニングした後にSi
34膜を被覆するので、側面Mも一緒に保護される。
【0047】そして、前記第1の溝TC1の形成タイミ
ングとして、前記Si34膜を形成した後でも良い。
【0048】つまり、Si34膜で全面を保護している
ので、この状態で第1の溝TC1をダイシングしたり、
またはエッチングできる。Si34膜がウエハ全面に形
成されているため、メタルポスト8の酸化を防止でき
る。更には、第2の溝TC2の形成時におけるエッチン
グ保護膜としても利用できる。
【0049】以下、樹脂層Rを全面に塗布した後に、当
該樹脂層Rを研磨して前記メタルポスト8の頭部を露出
させる。(以上図8参照) 続いて、前記メタルポスト8の頭部にNi10を電解メ
ッキで約1000Å、Au11を同じく電解メッキで約
5000Å形成し、その上に半田ボール12を搭載す
る。そして、ダイシング工程に移る。
【0050】このダイシング工程は、前記第1の溝TC
1よりも幅狭のダイシングブレードDCを用意し、これ
を用いて前記第1の溝TC1のほぼ中央部をフルカット
する。第1の溝TC1は、例えば半導体基板まで到達し
ているハーフカットで実現されているため、半導体基板
から上層に形成される各層の界面端部は、前記樹脂層R
で保護されてチップ・サイズ・パッケージが完成する。
(以上図9参照) このとき、フルカットラインDLの途中に、第1の溝T
C1よりも開口径の広い第2の溝TC2を形成し、その
部分に絶縁樹脂層Rを介在させたことで、従来構造に比
して樹脂層とチップとの密着性が強まり、絶縁樹脂層R
とチップとの間の剥離の発生を抑止できる。従って、製
品としての耐湿性等における信頼性が向上する。
【0051】
【発明の効果】本発明によれば、第1の溝をハーフカッ
トにより形成した後に、層間絶縁膜とパッシベーション
膜とのエッチングレート比の違いを利用して、当該層間
絶縁膜の上層部に前記第1の溝よりも開口径の広い第2
の溝を形成した状態で樹脂封止し、フルカットすること
で、樹脂とチップとの側面での密着性が強まり、製品の
耐湿性等における信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図2】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図3】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図4】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図5】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図6】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図7】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図8】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図9】本発明の一実施形態に係る半導体装置の製造方
法を説明する図である。
【図10】従来のチップサイズパッケージを説明する図
である。
【図11】従来のチップサイズパッケージを説明する図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高井 信行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F033 HH07 HH11 HH13 JJ01 JJ11 KK08 KK33 MM08 MM13 PP15 PP27 PP28 QQ03 QQ27 QQ30 RR06 RR21 RR22 RR27 SS15 SS22 XX12 XX18

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面に第1の絶縁層を有するウエハのダ
    イシング領域に当該ウエハをハーフカットする溝を形成
    する工程と、 前記溝はその側面に凹凸部を有し、当該凹凸部の形成さ
    れた溝に第2の絶縁層を形成する工程と、 前記第2の絶縁層で前記溝の側面を被覆した状態で、前
    記ウエハのフルカットを行うことを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 前記溝は、開口径の異なる複数の溝を一
    体化して成ることを特徴とする請求項1に記載の半導体
    装置の製造方法。
  3. 【請求項3】 前記溝は、第1の開口径を有する第1の
    溝と、当該第1の溝の下に一体化して設けた第2の開口
    径を有する第2の溝とを含み、前記第2の開口径は第1
    の開口径より大きいことを特徴とする請求項2に記載の
    半導体装置の製造方法。
  4. 【請求項4】 前記第1の溝は異方性エッチングによ
    り、前記第2の溝は等方性エッチングにより形成される
    ことを特徴とする請求項3に記載の半導体装置の製造方
    法。
  5. 【請求項5】 電極パッドの一部を露出する開口部を有
    した第1の絶縁層をウエハ上に形成する工程と、 前記開口部から露出する前記電極パッドと接続され、ウ
    エハ上面に延在する配線層を形成する工程と、 前記配線層を含むチップの周囲に位置し、前記ウエハを
    ハーフカットする第1の溝を形成する工程と、 前記第1の溝を介して前記第1の絶縁層の一部を等方性
    エッチングして当該第1の溝よりも開口径の広い第2の
    溝を形成する工程と、 前記配線層,第2の溝及び第1の溝を含む前記ウエハ表
    面を樹脂封止して第2の絶縁層を形成する工程と、 前記第1及び第2の溝内に形成された前記第2の絶縁層
    を介して前記ウエハをフルカットすることを特徴とする
    半導体装置の製造方法。
  6. 【請求項6】 層間絶縁層を介して形成された電極パッ
    ドの一部を露出する開口部を有したパッシベーション膜
    をウエハ上に形成する工程と、 前記開口部から露出する前記電極パッドと接続され、ウ
    エハ上面に延在する配線層を形成する工程と、 前記配線層を含むチップの周囲に位置し、前記ウエハを
    ハーフカットする第1の溝を形成する工程と、 前記第1の溝を介して前記層間絶縁膜の上層部を等方性
    エッチングして当該第1の溝よりも開口径の広い第2の
    溝を形成する工程と、 前記配線層,第2の溝及び第1の溝を含む前記ウエハ表
    面を樹脂封止して絶縁層を形成する工程と、 前記第1及び第2の溝内に形成された前記絶縁層を介し
    て前記ウエハをフルカットすることを特徴とする半導体
    装置の製造方法。
  7. 【請求項7】 前記層間絶縁膜はBPSG膜から成り、
    当該BPSG膜が前記パッシベーション膜を構成するシ
    リコン窒化膜よりも等方性エッチングレートが高いこと
    を利用して、当該BPSG膜の上層部に前記第1の溝よ
    りも開口径の広い第2の溝を形成すること特徴とする請
    求項6に記載の半導体装置の製造方法。
JP29147199A 1999-10-13 1999-10-13 半導体装置の製造方法 Expired - Fee Related JP3548061B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29147199A JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法
US09/684,604 US6656758B1 (en) 1999-10-13 2000-10-06 Method of manufacturing a chip size package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29147199A JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001110813A true JP2001110813A (ja) 2001-04-20
JP3548061B2 JP3548061B2 (ja) 2004-07-28

Family

ID=17769313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29147199A Expired - Fee Related JP3548061B2 (ja) 1999-10-13 1999-10-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6656758B1 (ja)
JP (1) JP3548061B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法
JP2020181882A (ja) * 2019-04-25 2020-11-05 株式会社ディスコ パッケージデバイスチップの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
US20070072338A1 (en) * 2005-09-26 2007-03-29 Advanced Chip Engineering Technology Inc. Method for separating package of WLP
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010263145A (ja) * 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法
US8299581B2 (en) * 2010-06-08 2012-10-30 International Business Machines Corporation Passivation layer extension to chip edge
CN104952743A (zh) * 2015-05-19 2015-09-30 南通富士通微电子股份有限公司 晶圆级芯片封装方法
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺
EP3800660A1 (en) 2019-10-02 2021-04-07 STMicroelectronics S.r.l. Silicon carbide power device with improved robustness and corresponding manufacturing process
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法
JP2022043997A (ja) 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス.アール.エル. 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890380B2 (ja) * 1991-11-27 1999-05-10 三菱電機株式会社 半導体装置およびその製造方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2002046301A (ja) 2000-08-03 2002-02-12 Noritsu Koki Co Ltd 画像露光ヘッド及び画像露光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316585C (zh) * 2002-08-12 2007-05-16 三菱电机株式会社 半导体器件
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
JP2007258748A (ja) * 2007-06-11 2007-10-04 Rohm Co Ltd 半導体装置およびその製造方法
JP2020181882A (ja) * 2019-04-25 2020-11-05 株式会社ディスコ パッケージデバイスチップの製造方法
JP7229641B2 (ja) 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
US6656758B1 (en) 2003-12-02
JP3548061B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP3548061B2 (ja) 半導体装置の製造方法
US6534387B1 (en) Semiconductor device and method of manufacturing the same
US6656828B1 (en) Method of forming bump electrodes
JP5559775B2 (ja) 半導体装置およびその製造方法
US20220068860A1 (en) Bonding structure and method of forming same
US20080122086A1 (en) Solder bump structure and method of manufacturing same
KR101843246B1 (ko) 개별화 및 접합 방법 및 이것에 의해 형성된 구조체
CN105336578A (zh) 具有通孔的堆叠结构上的缓冲层
US20070187823A1 (en) Semiconductor device
US9437544B2 (en) Semiconductor device
US9837289B2 (en) Methods for forming package-on-package structures having buffer dams
JP2000228420A (ja) 半導体装置及びその製造方法
JP2000216184A (ja) 半導体装置およびその製造方法
JP2000243754A (ja) 半導体装置
CN113517221B (zh) 半导体结构及其形成方法
JP3439144B2 (ja) 半導体装置およびその製造方法
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP2000188305A (ja) 半導体装置およびその製造方法
JP3706492B2 (ja) 半導体装置およびその製造方法
US6329288B1 (en) Semiconductor device and manufacturing method thereof
JP2001168126A (ja) 半導体装置とその製造方法
JP2001110828A (ja) 半導体装置の製造方法
JP2023004944A (ja) 半導体装置の配線構造及びその形成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees