CN104952743A - 晶圆级芯片封装方法 - Google Patents

晶圆级芯片封装方法 Download PDF

Info

Publication number
CN104952743A
CN104952743A CN201510257860.8A CN201510257860A CN104952743A CN 104952743 A CN104952743 A CN 104952743A CN 201510257860 A CN201510257860 A CN 201510257860A CN 104952743 A CN104952743 A CN 104952743A
Authority
CN
China
Prior art keywords
layer
plastic packaging
wafer stage
salient point
encapsulation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510257860.8A
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510257860.8A priority Critical patent/CN104952743A/zh
Publication of CN104952743A publication Critical patent/CN104952743A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆级芯片封装方法，包括以下步骤：将金属凸点的周围使用塑封料进行塑封，形成塑封层；对塑封料进行打磨减薄，裸露出金属凸点的上表面；在金属凸点的上表面形成阻挡层，使得所述阻挡层位于所述塑封层以外；在阻挡层上设置焊球。采用本发明的封装方法制备的晶圆级芯片封装结构，在晶圆级芯片封装结构中增加一层阻挡层，可以有效阻止金属间化合物的不利影响。对于产品的电性能和机械性能有明显提高。

Description

晶圆级芯片封装方法
技术领域
本发明涉及一种半导体封装技术，具体涉及一种晶圆级芯片封装方法。
背景技术
目前使用电镀铜柱，塑封后研磨成型，并使用铜柱作为基底层进行植球。此结构在大电流方面有优势。但是在大电流工作过程中，铜和锡球材料直接接触，形成的铜锡金属间化合物对于后续的可靠性、电性能和机械性能有不利的影响。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明实施例的目的是针对上述现有技术的缺陷，提供一种能够有效阻止金属间化合物的不利影响，提高产品电性能和机械性能的晶圆级芯片封装方法。
为了实现上述目的，本发明采取的技术方案是：
一种晶圆级芯片封装方法，包括以下步骤：
将金属凸点的周围使用塑封料进行塑封，形成塑封层；
对塑封料进行打磨减薄，裸露出金属凸点的上表面；
在金属凸点的上表面形成阻挡层，使得所述阻挡层位于所述塑封层以外；
在阻挡层上设置焊球。
与现有技术相比，本发明的有益效果是：
采用本发明的封装方法制备的晶圆级芯片封装结构，在晶圆级芯片封装结构(Wafer Level Chip Scale Packaging，WLCSP)中增加一层阻挡层，可以有效阻止金属间化合物的不利影响。对于产品的电性能和机械性能有明显提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的晶圆级芯片封装方法的流程图；
图2-图14分别为本发明实施例提供的各个制备步骤所对应的晶圆级芯片封装的结构示意图。
附图标记：
1-金属凸点；2-阻挡层；3-焊球；4-塑封层；5-硅承载层；6-铝层；7-钝化层；8-再布线层；9-开口；10-附着层；11-光阻材料；12-暴露附着层的开口；13-暴露再布线层的开口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种晶圆级芯片封装方法，包括以下步骤：
将金属凸点的周围使用塑封料进行塑封，形成塑封层；
对塑封料进行打磨减薄，裸露出金属凸点的上表面；
在金属凸点的上表面形成阻挡层，使得所述阻挡层位于所述塑封层以外；
在阻挡层上设置焊球。
参见图1，本发明优选的实施例包括以下步骤：
S101：表面钝化处理(参见图2)
在硅承载层5上开设凹槽，在凹槽内设有铝层6，在硅承载层5上设有钝化层7，钝化层7在铝层6上形成开口9；
钝化层的材料优选为氧化硅、氮化硅、氮氧化硅、聚酰亚胺或它们的混合物。
S102：形成附着层(参见图3)
在钝化层7及开口9下方的铝层6上形成附着层10；采用物理气相沉积的方法形成附着层。
物理气相沉积，是指通过电或磁控制使得游离电子附着，形成附着层。
S103：涂覆光阻材料并感光(参见图4)
在附着层10上先涂覆光阻材料11，然后感光使光阻材料11上形成用于暴露附着层的开口12；
S104：形成再布线层(参见图5)
在暴露附着层的开口12形成再布线层8；优选再布线层8通过电镀的方式形成在暴露附着层的开口12内，再布线层8覆盖开口9。
S105：去除光阻材料(参见图6)
去除再布线层8外围的光阻材料11；
S106：形成金属凸点的开口部分(参见图7)
在再布线层8和附着层10上涂覆光阻材料11或形成干膜，然后感光使光阻材料11或干膜上形成用于暴露再布线层的开口13；
S107：形成金属凸点(参见图8)
在暴露再布线层的开口13形成金属凸点1；金属凸点1为铜柱；优选金属凸点1通过电镀的方式形成在暴露再布线层的开口13内。
S108：去除光阻材料或干膜(参见图9)
去除金属凸点1周围的光阻材料11或干膜；
S109：去除附着层(参见图10)
去除剩余的附着层10；
S1010：进行塑封(参见图11)
在金属凸点1的四周、再布线层8上及钝化层7上用塑封料进行塑封，形成塑封层4；塑封层4优选为聚酰亚胺保护层。
S1011：打磨、减薄(参见图12)
对塑封层4的塑封料进行打磨、减薄，裸露出金属凸点1的上表面；
S1012：形成阻挡层(参见图13)
在金属凸点1的上表面形成阻挡层2，使得阻挡层2位于塑封层4以外；阻挡层2凸出于塑封层4的上表面，阻挡层2优选为镍或镍合金。将所述阻挡层的四周向外延伸后使其位于所述塑封料之上。
S1013：植球(参见图14)
在阻挡层2上设置焊球3。焊球3为锡球。
参见图14，采用本发明的封装方法得到的晶圆级芯片封装结构，一种晶圆级芯片封装结构，包括金属凸点1，金属凸点1上设有阻挡层2，阻挡层2上设有焊球3，金属凸点1的外围设有塑封层4，阻挡层2位于塑封层4以外，阻挡层2相对于塑封层4的上表面凸起设置。
通过设置阻挡层可以有效阻止金属间化合物的不利影响。
本实施例在上述实施例的基础上，金属凸点1为铜柱，焊球3为锡球。优选地，阻挡层为镍或镍合金。
阻挡层的存在，阻止了铜和锡的金属间化合物的生成和生长，对于产品的电性能和机械性能有明显提高。
优选地，阻挡层2的四周向外延伸后位于形成塑封层4之上。
本实施例在上述实施例的基础上，还包括硅承载层5，硅承载层5上设有凹槽，所述凹槽内设有铝层6，在硅承载层5上设有钝化层7，钝化层7在铝层6上设有开口，钝化层7及开口下方的铝层6上选择性的形成再布线层8，使再布线层8覆盖所述开口，在所述开口以外的再布线层8上表面设置金属凸点1，在金属凸点1的外围、再布线层8和钝化层7上设置塑封层4。
本发明设置的塑封层的上表面与金属凸点的上表面平齐，设置在金属凸点上的阻挡层凸出于所述塑封层的上表面。金属凸点选用铜柱，阻挡层为镍或镍合金，焊球选用锡球，由于阻挡层的存在，阻止了铜和锡的金属间化合物的生成和生长，对于产品的电性能和机械性能有明显提高。
可选的，钝化层7覆盖部分铝层。
可选的，所述钝化层的材料为氧化硅、氮化硅、氮氧化硅、聚酰亚胺等介质材料或它们的混合物。
优选的，塑封层4为聚酰亚胺保护层。即塑封的材料选用聚酰亚胺。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种晶圆级芯片封装方法，其特征在于，包括以下步骤：
将金属凸点的周围使用塑封料进行塑封，形成塑封层；
对塑封料进行打磨减薄，裸露出金属凸点的上表面；
在金属凸点的上表面形成阻挡层，使得所述阻挡层位于所述塑封层以外；
在阻挡层上设置焊球。
2.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述“在将金属凸点的周围使用塑封料进行塑封，形成塑封层；”之前还包括：
在硅承载层上开设凹槽，在凹槽内设有铝层，在所述硅承载层上设有钝化层，所述钝化层在铝层上形成开口；
在所述钝化层及开口下方的铝层上形成附着层；
在所述附着层上先涂覆光阻材料，然后感光使光阻材料上形成用于暴露附着层的开口；
在暴露附着层的开口形成再布线层；
去除光阻材料；
在再布线层和附着层上涂覆光阻材料或形成干膜，然后感光使光阻材料或干膜上形成用于暴露再布线层的开口；
在暴露再布线层的开口形成金属凸点；
去除光阻材料或干膜；
去除附着层；
在金属凸点的四周、再布线层上及钝化层上用塑封料进行塑封。
3.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述再布线层通过电镀的方式形成在暴露附着层的开口上。
4.根据权利要求1所述的晶圆级芯片封装方法，其特征在于，所述金属凸点通过电镀的方式形成在暴露再布线层的开口上。
5.根据权利要求1-4任一项所述的晶圆级芯片封装方法，其特征在于，所述金属凸点为铜柱，所述焊球为锡球。
6.根据权利要求5所述的晶圆级芯片封装方法，其特征在于，所述阻挡层为镍或镍合金。
7.根据权利要求6所述的晶圆级芯片封装方法，其特征在于，将所述阻挡层的四周向外延伸后使其位于所述塑封料之上。
8.根据权利要求7所述的晶圆级芯片封装方法，其特征在于，采用物理气相沉积的方法形成附着层。
9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，所述钝化层的材料为氧化硅、氮化硅、氮氧化硅、聚酰亚胺或它们的混合物。
10.根据权利要求9所述的晶圆级芯片封装方法，其特征在于，所述塑封层为聚酰亚胺保护层。
CN201510257860.8A 2015-05-19 2015-05-19 晶圆级芯片封装方法 Pending CN104952743A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510257860.8A CN104952743A (zh) 2015-05-19 2015-05-19 晶圆级芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510257860.8A CN104952743A (zh) 2015-05-19 2015-05-19 晶圆级芯片封装方法

Publications (1)

Publication Number Publication Date
CN104952743A true CN104952743A (zh) 2015-09-30

Family

ID=54167312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510257860.8A Pending CN104952743A (zh) 2015-05-19 2015-05-19 晶圆级芯片封装方法

Country Status (1)

Country Link
CN (1) CN104952743A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262785A (zh) * 1998-03-27 2000-08-09 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US20030211720A1 (en) * 2002-05-13 2003-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
US6656758B1 (en) * 1999-10-13 2003-12-02 Sanyo Electric Co., Ltd. Method of manufacturing a chip size package
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
CN1630029A (zh) * 2003-11-25 2005-06-22 新光电气工业株式会社 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262785A (zh) * 1998-03-27 2000-08-09 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US6656758B1 (en) * 1999-10-13 2003-12-02 Sanyo Electric Co., Ltd. Method of manufacturing a chip size package
US20030211720A1 (en) * 2002-05-13 2003-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
CN1630029A (zh) * 2003-11-25 2005-06-22 新光电气工业株式会社 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构

Similar Documents

Publication Publication Date Title
CN103681606B (zh) 三维(3d)扇出封装机制
US10553458B2 (en) Chip packaging method
CN110010560A (zh) 半导体装置及制造半导体装置的方法
TWI264091B (en) Method of manufacturing quad flat non-leaded semiconductor package
CN107180814A (zh) 电子装置
CN107644848A (zh) 封装结构及其制造方法
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
CN107533985A (zh) 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠系统级封装及其制造方法
CN107731697A (zh) 形成垂直互连结构的方法和半导体器件
CN106684033A (zh) 形成连接件衬垫结构、互连结构的方法及其结构
TW201142932A (en) Semiconductor device and method of forming sacrifical protective layer to protect semiconductor die edge during singulation
CN105575760B (zh) 一种半导体结构的制作方法
CN102593044A (zh) 形成金属柱的方法
TW201030919A (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
CN109560076A (zh) 集成扇出型封装
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN206040641U (zh) 半导体装置
CN107785325A (zh) 半导体封装及其制造方法
CN107342232A (zh) 晶片封装体的形成方法
US10607960B2 (en) Substrate structure with selective surface finishes for flip chip assembly
CN103456706B (zh) 分立半导体器件封装和制造方法
CN102931100A (zh) 半导体封装结构的形成方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN104979318A (zh) 晶圆级芯片封装结构及其封装方法
CN104952743A (zh) 晶圆级芯片封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20150930

RJ01 Rejection of invention patent application after publication