CN105575760B - 一种半导体结构的制作方法 - Google Patents
一种半导体结构的制作方法 Download PDFInfo
- Publication number
- CN105575760B CN105575760B CN201410528473.9A CN201410528473A CN105575760B CN 105575760 B CN105575760 B CN 105575760B CN 201410528473 A CN201410528473 A CN 201410528473A CN 105575760 B CN105575760 B CN 105575760B
- Authority
- CN
- China
- Prior art keywords
- wafer
- backside
- semiconductor structure
- film
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种半导体结构的制作方法，至少包括以下步骤：S1：提供一晶圆，从背面进行减薄，将厚度减薄至300微米以下；S2：在晶圆正面涂覆光刻胶，光刻显影后，将剩余的光刻胶高温固化作为钝化层；S3：在晶圆正面贴上UV膜以支撑晶圆，然后将晶圆正面朝下放置，对晶圆背面进行等离子体处理，去除晶圆背面的残留钝化层；S4：对晶圆正面进行UV光照射，使UV膜失去粘性，然后撕去UV膜，并在晶圆背面制作激光标记。本发明在减薄后的晶圆正面贴膜对晶圆进行支撑及保护，并采用晶圆级等离子体处理去除了制程中薄片晶圆背面由残留光刻胶高温固化而成钝化层，从而在晶圆背面制作得到清晰的激光标记，并有利于芯片的封装，可以有效避免晶圆报废，提升良率。
Description
技术领域
本发明属于半导体制造领域，涉及一种半导体结构的制作方法。
背景技术
目前，去除光刻胶的方法有水浴法(Wet-bath)、喷洒法(spray)、旋转法(spin)及喷洒与旋转相结合的方式等。对于晶圆背面的残胶，一般使用水浴法或喷洒法即可去除，且水浴法可同时去除晶圆正面及背面的普通光刻胶残胶。此外，晶圆背面的残胶也可以不用处理，在晶圆减薄的时候，残胶会被一并处理掉。
然而，一些晶圆在减薄处理之后仍然需要进一步在晶圆正面进行光刻制程，如采用型号为HD4410(负光刻胶，成分为Polyimide，聚酰亚胺)或HD8820(正光刻胶，成分为Polybenzoxazole，PBO，聚苯并恶唑)等液态绝缘聚合物作为光刻胶进行光刻显影，并进行高温固化，高温固化的光刻胶主要功能是作为晶圆正面的钝化层，该钝化层保留在最终的成品中，不需要去除。由于后续还需要在晶圆背面制作激光标记等工艺，需要将晶圆背面残留的由光刻胶高温固化而成的钝化层去除干净。但是，晶圆背面残留的光刻胶由于经过高温固化，性质已发生变化，与普通光刻胶不同，采用水浴法、喷洒法等化学方法很难去除，且由于晶圆被减薄，采用水浴法、喷洒法或旋转法也很容易导致晶圆破裂。
晶圆背面经高温固化的残留光刻胶(钝化层)将会影响后续制作的激光标记的清晰度，不利于晶圆或芯片的识别，此外，残留的钝化层会增加晶圆边缘的厚度，影响后续的晶粒封装，导致良率下降，严重的甚至会报废。
因此，提供一种用于薄片晶圆背面残留钝化层的有效去除方法以避免晶圆报废、提升良率实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制作方法，用于解决现有技术中没有有效方法去除薄片晶圆背面残留钝化层，导致晶圆报废、良率降低的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，至少包括以下步骤：
S1：提供一晶圆，从所述晶圆背面进行减薄，将所述晶圆的厚度减薄至300微米以下；
S2：在所述晶圆正面涂覆光刻胶，光刻显影后，将剩余的光刻胶高温固化作为钝化层；
S3：在所述晶圆正面贴上UV膜以支撑所述晶圆，然后将所述晶圆正面朝下放置，对晶圆背面进行等离子体处理，去除所述晶圆背面的残留钝化层；
S4：对所述晶圆正面进行UV光照射，使所述UV膜失去粘性，然后撕去所述UV膜，并在所述晶圆背面制作激光标记。
可选地，于所述步骤S1中，将所述晶圆的厚度减薄至200微米以下。
可选地，于所述步骤S2中，所述光刻胶的材料为聚酰亚胺或聚苯并恶唑。
可选地，高温固化的温度范围是300～400℃。
可选地，于所述步骤S3中，所述UV膜的厚度范围是300～500微米。
可选地，于所述步骤S4中，采用O2、H2、N2与CF4气体中的至少一种激发出等离子体，对所述晶圆背面经高温固化的残留光刻胶进行氧化还原反应，从而去除该残留光刻胶。
可选地，所述UV膜的耐受温度不低于120℃。
可选地，于所述步骤S1中，采用化学机械研磨法对所述晶圆背面进行减薄。
可选地，于所述步骤S1中，所述晶圆正面形成有半导体器件。
如上所述，本发明的半导体结构的制作方法，具有以下有益效果：1)本发明采用较厚的UV膜贴在整片薄片晶圆的正面，然后对晶圆背面进行等离子体处理，去除晶圆背面的残留钝化层，最后晶圆正面经UV光照射，使UV膜失去粘性，然后撕去UV膜，没有产生其它缺陷，由于晶圆背面的顽固残胶(钝化层)被有效去除，因此可以在晶圆背面制作得到清晰的激光标记等；2)UV膜的主要作用是增加薄片晶圆的厚度，使其达到或接近正常晶圆厚度(～700微米)，使得机台可以支撑晶圆而不致晶圆翘曲或破裂；3)所述UV膜还可以保护晶圆正面，提高晶圆平整度；4)所述UV膜能够经受一定高温，如120℃，等离子体处理过程中晶圆温度会上升，由于UV膜能经受一定高温，性质不会发生改变，对晶圆正面的器件没有影响；5)采用等离子体方法可以有效去除晶圆背面的残留钝化层，而晶圆正面的钝化层由于被所述UV膜盖住而不会被等离子体侵蚀，从而保留下来作为晶圆正面半导体器件的功能层；6)晶圆背面残留的钝化层会增加晶圆边缘的厚度，由于后续封装采用统一标准，残留的钝化层若不去除将对后续封装产生不良影响，本发明可以有效避免该问题，提高产品良率及封装效率；7)本发明的半导体结构的制作方法为晶圆级，不用将薄片晶圆进行分割后再去除半导体器件背面的残留钝化层，且去除钝化层过程中薄片晶圆不易破裂，可以提高生产效率。
附图说明
图1显示为本发明的半导体结构的制作方法的工艺流程图。
图2显示为本发明的半导体结构的制作方法中从晶圆背面进行减薄的示意图。
图3显示为本发明的半导体结构的制作方法中在晶圆正面涂覆光刻胶的示意图。
图4显示为本发明的半导体结构的制作方法中进行光刻显影并将剩余的光刻胶高温固化作为钝化层的示意图。
图5显示为本发明的半导体结构的制作方法中在晶圆正面贴上UV膜的示意图。
图6显示为本发明的半导体结构的制作方法中将晶圆正反面倒置并对晶圆背面进行等离子体处理的示意图。
图7显示为本发明的半导体结构的制作方法中将UV膜撕去并在晶圆背面制作激光标记的示意图。
元件标号说明
S1～S4 步骤
1 晶圆
2 光刻胶
3 钝化层
4 UV膜
5 激光标记
6 平台
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种半导体结构的制作方法，请参阅图1，显示为该方法的工艺流程图，至少包括以下步骤：
步骤S1：提供一晶圆，从所述晶圆背面进行减薄，将所述晶圆的厚度减薄至300微米以下；
步骤S2：在所述晶圆正面涂覆光刻胶，光刻显影后，将剩余的光刻胶高温固化作为钝化层；
步骤S3：在所述晶圆正面贴上UV膜以支撑所述晶圆，然后将所述晶圆正面朝下放置，对晶圆背面进行等离子体处理，去除所述晶圆背面的残留钝化层；
步骤S4：对所述晶圆正面进行UV光照射，使所述UV膜失去粘性，然后撕去所述UV膜，并在所述晶圆背面制作激光标记。
首先请参阅图2，执行步骤S1：提供一晶圆1，从所述晶圆1背面进行减薄，将所述晶圆的厚度减薄至300微米以下或更薄，如200微米以下，本实施例中，减薄后的晶圆厚度以200微米为例。可采用化学机械研磨法对所述晶圆1背面进行减薄。化学机械研磨(ChemicalMechanical Polishing，CMP)工艺也称为化学机械平坦化(Chemical MechanicalPlanarization)，是一个复杂的工艺过程，它是将晶圆表面与研磨垫的研磨表面接触，然后，通过晶圆表面与研磨表面之间的相对运动将晶圆表面平坦化，通常采用化学机械研磨设备，也称为研磨机台或抛光机台来进行化学机械研磨工艺。
具体的，所述晶圆1的材料包括但不限于Si、Ge、SOI、GOI等常规半导体，在进行减薄之前，所述晶圆1正面可以形成有半导体器件，本步骤将所述晶圆1背面减薄一方面是为了满足后续封装需求，另一方面是为了下一步在晶圆正面制作钝化层做准备。
然后请参阅图3及图4，执行步骤S2：在所述晶圆1正面涂覆光刻胶2，光刻显影后，将剩余的光刻胶高温固化作为钝化层3。
具体的，本步骤中，所述光刻胶2采用液态聚合物绝缘材料，如聚酰亚胺(Polyimide)或聚苯并恶唑(Polybenzoxazole，PBO)，其一方面具有光刻胶的性能，另一方面可以在高温固化后作为钝化层，在晶圆正面制作钝化层的过程中，该光刻胶2可同时作为光刻胶及钝化层形成材料层，即只需在晶圆正面形成一层材料层即可完成钝化层的制备，简单有效。
图3显示为在晶圆正面涂覆光刻胶2的示意图，图4显示为进行光刻显影并将剩余的光刻胶高温固化作为钝化层3的示意图。其中，光刻显影步骤在所述光刻胶2中形成若干开口，以露出接触部分，剩余的光刻胶经高温固化后即形成钝化层3。高温固化的温度范围是300～400℃。
本实施例中，所述光刻胶2优选采用型号为HD4410或HD8820的光刻胶，其中，HD4410为负光刻胶，成分为聚苯并恶唑，其固化温度大约为375℃，HD8820为正光刻胶，成分为聚酰亚胺，其固化温度大约为320℃。
具体的，可采用旋涂法等常规工艺在所述晶圆1正面涂覆光刻胶2，由于多余的光刻胶会从晶圆边缘流下，因此晶圆背面通常会有光刻胶残留，特别是边缘部分，如图3及图4所示。
晶圆背面残留的光刻胶会使得晶圆边缘厚度增加，且会影响后续制作的晶圆标记的清晰度。大面积的晶圆在晶圆制造工艺中有很高的价值，为了保持精确的可追溯性，需要将多个晶圆区别开从而防止误操作，激光标记识别号便可以达成这一功能。一般，在对晶圆进行加工以产生期望的芯片或集成电路的过程中，会在晶圆的例如外周区域制造一个激光标志区(laser maker)。该激光标志区用于标记晶圆的一个代号，该代号标记了代码或编码或序列号，该代号一般由数字或字符组成；通过读取该代码就可以识别出所加工的晶圆，例如获知所加工的晶圆的编码或批次批号等信息。因此为了制作得到清晰的激光标记，需要将晶圆背面残留的光刻胶去除干净。另外，在半导体器件的封装过程中，对于晶粒的厚度有严格的要求，由于晶圆背面残留的光刻胶会使得晶圆边缘厚度增加，会对封装过程产生不良影响，将分割完毕的晶粒一个一个进行背面钝化层去除会严重降低封装效率。此外，由于所述晶圆1减薄后厚度很薄，采用常规方法去除光刻胶残胶的方法进行晶圆级的残胶去除很容易导致晶圆破裂，且由于所述晶圆1背面的残胶已经过高温固化形成钝化层，采用常规化学法如水浴法、旋转法、喷洒法很难清除彻底。本发明提供了一种有效解决方法，详见以下步骤。
再请参阅图5及图6，执行步骤S3：在所述晶圆正面贴上UV膜4以支撑所述晶圆，然后将所述晶圆正面朝下放置，对晶圆背面进行等离子体处理，去除所述晶圆背面的残留钝化层。
具体的，对晶圆背面进行等离子体处理可采用清除浮渣(Descum)机台。所述Descum机台一般用于去除晶圆正面残胶和残渣(scum)，其采用等离子体对残胶进行氧化还原反应，从而去除残胶，但是这种方法只能去除晶圆正面的残胶，对于晶背的残胶无能无力，且Descum机台无法处理薄片晶圆，容易导致薄片晶圆翘曲或破裂，使晶圆出现良率下降甚至报废。
本步骤中，在所述晶圆正面贴上较厚的UV膜4，再将晶圆翻转180°使其正反面倒置放置于机台中的平板6上，如图6所示。所述平板6可以为镂空的网状。
具体的，UV膜，是采用紫外光(UV光)照射后，粘度发生变化的膜，UV膜在UV光照射之前粘度很大，大约在20000左右，但在UV光照射之后，粘度会降到300左右。
具体的，所述UV膜4的厚度范围是300～500微米，本实施例中优选采用440微米厚的UV膜。贴上UV膜后，使得晶圆厚度增加，达到或接近正常晶圆厚度(～700微米)，使得机台可以支撑晶圆而不致晶圆翘曲或破裂。同时，所述UV膜4还可以保护晶圆正面，提高晶圆平整度。
具体的，采用O2、H2、N2与CF4气体中的至少一种激发出等离子体，对所述晶圆背面经高温固化的残留光刻胶进行氧化还原反应，从而去除该残留光刻胶。等离子体处理过程中，晶圆温度会上升，本步骤中采用的UV膜的耐受温度不低于120℃。由于所述UV膜能够经受一定高温，因此等离子体处理过程中，其性质不会发生改变，对晶圆正面的器件没有影响。
本步骤中，采用等离子体方法可以有效去除晶圆背面的残留钝化层，而晶圆正面的钝化层由于被所述UV膜盖住而不会被等离子体侵蚀，从而保留下来作为晶圆正面半导体器件的功能层。
最后请参阅图7，执行步骤S4：对所述晶圆1正面进行UV光照射，使所述UV膜4失去粘性，然后撕去所述UV膜4，并在所述晶圆1背面制作激光标记5。
具体的，对所述晶圆1背面进行激光照射从而形成所述激光标记5，所述激光标记5的数量为至少一个，可根据需要进行调整。由于所述晶圆1背面残留的钝化层被去除干净，因此可以得到清晰的激光标记。且晶圆边缘与晶圆中间厚度一致，在将所述晶圆切割成若干单独的晶粒后，各晶粒可采用统一标准封装，不用单独去除某些晶粒背面的残留钝化层，从而提高封装效率。
至此，通过本发明的方法完成了半导体结构的制作，其中，在减薄后的晶圆正面贴膜对薄片晶圆进行支撑及保护，并采用等离子体处理去除了制程中薄片晶圆背面由残留光刻胶高温固化而成钝化层。本发明的半导体结构的制作方法为晶圆级，提高残留钝化层的去除效率及芯片封装效率，并可以有效避免晶圆报废，提升良率。
综上所述，本发明的半导体结构的制作方法，具有以下有益效果：1)本发明采用较厚的UV膜贴在整片薄片晶圆的正面，然后对晶圆背面进行等离子体处理，去除晶圆背面的残留钝化层，最后晶圆正面经UV光照射，使UV膜失去粘性，然后撕去UV膜，没有产生其它缺陷，由于晶圆背面的顽固残胶(钝化层)被有效去除，因此可以在晶圆背面制作得到清晰的激光标记等；2)UV膜的主要作用是增加薄片晶圆的厚度，使其达到或接近正常晶圆厚度(～700微米)，使得机台可以支撑晶圆而不致晶圆翘曲或破裂；3)所述UV膜还可以保护晶圆正面，提高晶圆平整度；4)所述UV膜能够经受一定高温，如120℃，等离子体处理过程中晶圆温度会上升，由于UV膜能经受一定高温，性质不会发生改变，对晶圆正面的器件没有影响；5)采用等离子体方法可以有效去除晶圆背面的残留钝化层，而晶圆正面的钝化层由于被所述UV膜盖住而不会被等离子体侵蚀，从而保留下来作为晶圆正面半导体器件的功能层；6)晶圆背面残留的钝化层会增加晶圆边缘的厚度，由于后续封装采用统一标准，残留的钝化层若不去除将对后续封装产生不良影响，本发明可以有效避免该问题，提高产品良率及封装效率；7)本发明的半导体结构的制作方法为晶圆级，不用将薄片晶圆进行分割后再去除半导体器件背面的残留钝化层，且去除钝化层过程中薄片晶圆不易破裂，可以提高生产效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种半导体结构的制作方法，其特征在于，至少包括以下步骤：
S1：提供一晶圆，从所述晶圆背面进行减薄，将所述晶圆的厚度减薄至300微米以下；
S2：在所述晶圆正面涂覆光刻胶，光刻显影后，将剩余的光刻胶高温固化作为钝化层；
S3：在所述晶圆正面贴上UV膜以支撑所述晶圆，然后将所述晶圆正面朝下放置，对晶圆背面进行等离子体处理，去除所述晶圆背面的残留钝化层；
S4：对所述晶圆正面进行UV光照射，使所述UV膜失去粘性，然后撕去所述UV膜，并在所述晶圆背面制作激光标记。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S1中，将所述晶圆的厚度减薄至200微米以下。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S2中，所述光刻胶的材料为聚酰亚胺或聚苯并恶唑。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于：高温固化的温度范围是300～400℃。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S3中，所述UV膜的厚度范围是300～500微米。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S4中，采用O2、H2、N2与CF4气体中的至少一种激发出等离子体，对所述晶圆背面经高温固化的残留光刻胶进行氧化还原反应，从而去除该残留光刻胶。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述UV膜的耐受温度不低于120℃。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S1中，采用化学机械研磨法对所述晶圆背面进行减薄。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于：于所述步骤S1中，所述晶圆正面形成有半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410528473.9A CN105575760B (zh) | 2014-10-10 | 2014-10-10 | 一种半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410528473.9A CN105575760B (zh) | 2014-10-10 | 2014-10-10 | 一种半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575760A CN105575760A (zh) | 2016-05-11 |
| CN105575760B true CN105575760B (zh) | 2019-01-11 |
Family
ID=55885775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410528473.9A Active CN105575760B (zh) | 2014-10-10 | 2014-10-10 | 一种半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575760B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109494146B (zh) * | 2017-09-12 | 2021-06-25 | 天津环鑫科技发展有限公司 | 一种半导体器件正面金属保护的方法 |
| CN107946183A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种基于光刻胶的mmic芯片背面划片道制作工艺 |
| CN108417480A (zh) * | 2018-03-16 | 2018-08-17 | 成都海威华芯科技有限公司 | 一种降低晶圆研磨正面损伤方法 |
| CN111162007B (zh) * | 2018-11-08 | 2022-04-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN109920729B (zh) * | 2019-03-27 | 2022-12-02 | 合肥鑫晟光电科技有限公司 | 一种显示基板的制备方法、显示装置 |
| CN112133666B (zh) * | 2020-09-28 | 2024-09-13 | 北京国联万众半导体科技有限公司 | 毫米波芯片制作方法 |
| CN112635300B (zh) * | 2020-12-18 | 2022-07-05 | 华虹半导体(无锡)有限公司 | 晶圆背面减薄工艺方法 |
| US20220406601A1 (en) * | 2021-06-16 | 2022-12-22 | Monolithic Power Systems, Inc. | Laser induced semiconductor wafer patterning |
| CN113644000B (zh) * | 2021-08-09 | 2023-10-24 | 长鑫存储技术有限公司 | 晶圆检测方法与电子设备 |
| CN115732321A (zh) * | 2022-11-30 | 2023-03-03 | 深圳泰研半导体装备有限公司 | 一种晶圆刻蚀清洗设备及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1779917A (zh) * | 2004-10-06 | 2006-05-31 | 株式会社迪斯科 | 沿片条分割半导体晶片的方法 |
| CN103092009A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润华晶微电子有限公司 | 用作等离子注入的掩蔽层的光刻胶的去除方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003028072A1 (ja) * | 2001-09-20 | 2005-01-13 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US8091504B2 (en) * | 2006-09-19 | 2012-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for cleaning spin coater |
| CN102427047B (zh) * | 2011-09-28 | 2014-03-12 | 上海华力微电子有限公司 | 晶圆背面清洁设备以及晶圆背面清洁方法 |
| CN103311098B (zh) * | 2013-05-28 | 2016-04-06 | 上海华力微电子有限公司 | 一种改善晶圆背面色差的方法 |
-
2014
- 2014-10-10 CN CN201410528473.9A patent/CN105575760B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1779917A (zh) * | 2004-10-06 | 2006-05-31 | 株式会社迪斯科 | 沿片条分割半导体晶片的方法 |
| CN103092009A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润华晶微电子有限公司 | 用作等离子注入的掩蔽层的光刻胶的去除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575760A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105575760B (zh) | 一种半导体结构的制作方法 | |
| US10553458B2 (en) | Chip packaging method | |
| US11217555B2 (en) | Aligning bumps in fan-out packaging process | |
| CN106169452A (zh) | 半导体封装组件及其制造方法 | |
| TWI713904B (zh) | 封裝體及其製造方法 | |
| US10622327B2 (en) | Method for manufacturing semiconductor structure | |
| US10600652B2 (en) | Semiconductor device processing method for material removal | |
| US8486803B2 (en) | Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip | |
| US20140127857A1 (en) | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods | |
| US11688639B2 (en) | Semiconductor device and method | |
| US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
| TW201523806A (zh) | 封裝結構及其形成方法 | |
| US11121051B2 (en) | Semiconductor packages and method of manufacturing the same | |
| TW201916266A (zh) | 積體扇出型封裝 | |
| TWI713849B (zh) | 半導體製程及半導體結構 | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| CN107958891B (zh) | 芯片封装 | |
| CN108231567B (zh) | 一种晶背减薄方法及所使用的圆形治具 | |
| CN110190026B (zh) | 半导体制备方法 | |
| TWI692023B (zh) | 用於移除材料的半導體元件製程方法 | |
| US20150035140A1 (en) | Wafer support system for 3d packaging | |
| TW200408050A (en) | Method and structure for a wafer level packaging | |
| CN215418102U (zh) | 半导体结构 | |
| CN215496631U (zh) | 半导体结构 | |
| KR20150093878A (ko) | 반도체 패키지 및 그 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |