CN110190026B - 半导体制备方法 - Google Patents

半导体制备方法 Download PDF

Info

Publication number
CN110190026B
CN110190026B CN201910492117.9A CN201910492117A CN110190026B CN 110190026 B CN110190026 B CN 110190026B CN 201910492117 A CN201910492117 A CN 201910492117A CN 110190026 B CN110190026 B CN 110190026B
Authority
CN
China
Prior art keywords
layer
metal seed
seed layer
photoresist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910492117.9A
Other languages
English (en)
Other versions
CN110190026A (zh
Inventor
尹佳山
仇月东
周祖源
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910492117.9A priority Critical patent/CN110190026B/zh
Publication of CN110190026A publication Critical patent/CN110190026A/zh
Application granted granted Critical
Publication of CN110190026B publication Critical patent/CN110190026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体制备方法，包括步骤：提供半导体结构；于半导体结构的上表面形成封装层；自封装层的上表面减薄封装层；于封装层的上表面形成金属种子层；对金属种子层的上表面进行预处理，其中，预处理包括采用去胶液对金属种子层的上表面进行处理的步骤；于金属种子层的上表面形成光阻层。本发明的半导体制备方法，通过采用去胶液对金属种子层的上表面进行预处理，可提高光阻层与金属种子层的接触性能，可在金属种子层的上表面形成具有均匀厚度的光阻层，提高良率，提高产品性能。

Description

半导体制备方法
技术领域
本发明属于半导体封装领域，涉及一种半导体制备方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)的一般定义为：直接在晶圆(Wafer)上进行大多数或全部的封装及测试程序，之后再进行切割(Singulation)制成单颗芯片(Chip)。由于WLP具有较高的封装密度、较快的封装速度及较低的封装成本，已成为目前较为先进的封装方法之一，得到了广泛的应用。
重新布线层(RDL)可对芯片的焊盘的焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。对于高I/O芯片封装结构而言，需要多层RDL 金属线。RDL金属线制造部分是整个WLP流程中较昂贵的部分，它需要较多的过程步骤及复杂的流程。如在现有的WLP工艺中，通常是在完成封装及研磨减薄工艺后，再在封装层的表面制备种子层(Seed layer)，而后沉积光阻(PR)并进行曝光、显影，形成图形化的光阻层，之后再沉积金属层以制备RDL。但在实际制程过程中发现，后续形成的PR层时常会在Seed layer的表面产生覆盖不均匀的现象， PR层的不均匀性降低了后续产品的良率及质量。
因此，提供一种半导体制备方法，以提高PR层与Seed layer的接触性能，进而提高PR 层在Seed layer上的覆盖均匀性，提高良率，提高产品质量，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体制备方法，用于解决现有技术PR层在Seed layer的表面覆盖不均匀所产生的上述一系列的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体制备方法，包括以下步骤：
提供半导体结构；
于所述半导体结构的上表面形成封装层；
自所述封装层的上表面减薄所述封装层；
于所述封装层的上表面形成金属种子层；
对所述金属种子层的上表面进行预处理，其中，所述预处理包括采用去胶液对所述金属种子层的上表面进行处理的步骤；
于所述金属种子层的上表面形成光阻层。
可选地，所述去胶液包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。
可选地，采用所述去胶液对所述金属种子层的上表面进行预处理的温度范围包括40℃～80℃，处理时间包括2min～30min。
可选地，对所述金属种子层的上表面进行预处理的步骤还包括对所述金属种子层的上表面进行清洗及干燥的步骤。
可选地，所述金属种子层包括Ti/Cu金属种子层。
可选地，制备所述金属种子层的方法包括溅射法、电镀法及化镀法中的一种或组合。
可选地，形成所述光阻层的方法包括旋转涂布法。
可选地，所述预处理所采用的预处理设备包括单片式去胶机及多片式去胶机中的一种。
可选地，形成所述光阻层之后还包括对所述光阻层进行曝光及显影的步骤，以在所述光阻层中形成显露所述金属种子层的沟槽。
可选地，上述半导体制备方法包括用于晶圆级半导体封装的制备方法。
如上所述，本发明的半导体制备方法，通过采用去胶液对种子层的上表面进行预处理，可提高光阻层与种子层的接触性能，可在种子层的上表面形成具有均匀厚度的光阻层，提高良率、提高产品性能。
附图说明
图1显示为本发明中的半导体制备方法的工艺流程图。
图2～图9显示为本发明中的半导体制备方法各步骤所呈现的结构示意图。
元件标号说明
100 半导体结构
101 支撑基底
102 分离层
200 封装层
300 金属种子层
301 Ti金属层
302 Cu金属层
400 预处理设备
500 去胶液
600 光阻层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1，本发明提供一种半导体制备方法，所述半导体制备方法包括用于晶圆级半导体封装的制备方法，但并非局限于此。本发明通过去胶液对金属种子层的上表面进行预处理，可提高光阻层与所述金属种子层的接触性能，从而可在所述金属种子层的上表面形成具有均匀厚度的所述光阻层，提高良率，提高产品性能。
如图2，首先提供半导体结构100，其中，所述半导体结构100可包括支撑基底101及位于所述支撑基底101的上表面的分离层102。
具体的，所述半导体结构100可采用晶圆级的半导体结构，但并非局限于此。所述支撑基底101可包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。所述分离层102可包括胶带及聚合物层中的一种，如所述分离层102可选用光热转换层，以便于后续工艺可基于所述光热转换层采用激光等对其进行加热，以使所述支撑基底101自所述光热转换层处相互分离，提高操作便捷性。在本实施例中，所述支撑基底101优选为成本较低、容易在其表面形成所述分离层102及能降低后续的剥离工艺难度的玻璃基底，所述分离层102 选用所述光热转换层，但并非局限于此，可根据需要进行选择。
接着，于所述半导体结构100的上表面形成封装层200。
具体的，所述分离层102的上表面可包括若干半导体器件(未图示)，所述半导体器件的种类此处不作限制，可包括如金属布线、天线结构、电容、电阻等，可根据具体需要进行选择。之后，在所述分离层102的上表面形成可覆盖所述半导体器件的所述封装层200，以通过所述封装层200保护所述半导体器件，其中，所述封装层200可包括较为常用的环氧树脂层。
作为该实施例的进一步实施例，形成所述封装层200的方法可包括压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种，形成方法此处不作限制。
接着，如图3，自所述封装层200的上表面减薄所述封装层200，减薄所述封装层200的方法可包括较为常用的化学机械研磨法，以提供具有较为平整表面的所述封装层200，从而降低后续处理的工艺难度，且进一步的提高后续形成的产品质量。其中，所述封装层200的厚度此处不作限制。
接着，如图4～图5，于所述封装层200的上表面形成金属种子层300，以形成待预处理的半导体结构。
具体的，所述金属种子层300可包括Ti/Cu金属种子层。制备所述金属种子层300的方法可包括溅射法、电镀法及化镀法中的一种或组合。本实施例中，所述金属种子层300采用所述Ti/Cu金属种子层，即采用溅射法于所述封装层200的上表面依次形成Ti金属层301及 Cu金属层302，其中，形成所述Ti金属层301及Cu金属层302的方法并非局限于此，所述Ti金属层301及Cu金属层302的厚度可根据需要进行设定，此处不作限制。
接着，如图6，对所述金属种子层300的上表面进行预处理，其中，所述预处理包括采用去胶液500对所述金属种子层300的上表面进行处理的步骤。
具体的，对所述金属种子层300的上表面进行预处理的步骤可包括：
将所述待预处理的半导体结构置于预处理设备400中，其中，为降低成本，所述预处理设备400可采用目前较为常用的用以去除光阻的去胶机，所述去胶机可包括单片式去胶机及多片式去胶机中的一种，且所述单片式去胶机可包括Cup式去胶机，所述多片式去胶机可包括Tank式去胶机，但并不局限于此，所述预处理设备400也可采用其他设备，具体可根据需要进行选择与设计，此处不作过分限制。通过所述预处理设备400，可向所述金属种子层300 的上表面喷淋所述去胶液500，以对所述金属种子层300的上表面进行预处理，所述去胶液 500可包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液，且所述去胶液500的温度范围可包括40℃～80℃，处理时间可包括2min～30min。本实施例中，所述去胶液500采用去胶液ST-120，且优选所述去胶液500的温度为60℃，处理时间为10min，以便于在确保所述金属种子层300与后续所述光阻层在具有良好接触性能，及形成具有均匀厚度的所述光阻层的前提下，进一步的提高效率。
作为该实施例的进一步实施例，对所述金属种子层300的上表面进行预处理的步骤还包括对所述金属种子层300的上表面进行清洗及干燥的步骤。
具体的，首先，对所述金属种子层300的上表面进行清洗，其中，清洗所用的清洗液可采用价格便宜且无污染的去离子水进行，但并非局限于此，通过所述去离子水对所述金属种子层300的上表面进行清洗，可除去残留在所述金属种子层300的上表面的所述去胶液500，其中，所述去离子水的清洗时间可包括1min～10min，优选1min，以在确保满足清洗效果的条件下，提高效率。而后，对所述金属种子层300的上表面进行干燥，其中，干燥所用的干燥气体可采用包括氮气及惰性气体中的一种或组合的气体进行，以通过所述气体干燥所述金属种子层300的上表面。优选采用价格便宜且较为常用的氮气作为所述气体；其中，所述氮气的作用时间可包括1min～10min，优选1min，以在确保满足干燥效果的条件下，提高效率。
接着，如图7，于所述金属种子层300的上表面形成光阻层600。
具体的，可采用旋转涂布法于所述金属种子层300的上表面形成所述光阻层600，以进一步的提高所述光阻层600的均匀性，但并非局限于此。所述光阻层600的厚度可根据需要进行选择，此处不作限制。本发明中经预处理后的所述金属种子层300与所述光阻层600具有良好的接触性能，从而可在所述金属种子层300的上表面形成具有均匀厚度且覆盖所述金属种子层300的所述光阻层600，以减少所述光阻的用量，提高后续制备的产品良率及性能。
如图8～图9，在形成所述光阻层600之后还可包括对所述光阻层600进行曝光及显影的步骤，以在所述光阻层600中形成显露所述金属种子层300的沟槽，用以制备RDL的金属布线。
具体的，根据制程需要，在形成所述光阻层600之后，可对所述光阻层600进行曝光及显影，以图形化所述光阻层600，在所述光阻层600中形成显露所述金属种子层300的所述沟槽。而后可以所述光阻层600作为掩膜，沉积金属，以制备RDL的金属布线。
综上所述，本发明的半导体制备方法，通过采用去胶液对金属种子层的上表面进行预处理，可提高光阻层与金属种子层的接触性能，从而可在金属种子层的上表面形成具有均匀厚度的光阻层，提高良率，提高产品性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种半导体制备方法，其特征在于，包括以下步骤：
提供半导体结构；
于所述半导体结构的上表面形成封装层，所述封装层为环氧树脂层；
自所述封装层的上表面减薄所述封装层；
于所述封装层的上表面形成金属种子层；
对所述金属种子层的上表面进行预处理，其中，所述预处理包括采用去胶液对所述金属种子层的上表面进行处理的步骤，采用所述去胶液对所述金属种子层的上表面进行预处理的温度范围包括40℃~80℃，处理时间包括2min~30min；
于所述金属种子层的上表面形成光阻层；
其中，经所述预处理后的所述金属种子层与所述光阻层具有良好的接触性能，从而可在所述金属种子层的上表面形成具有均匀厚度且覆盖所述金属种子层的所述光阻层，以减少所述光阻的用量。
2.根据权利要求1所述的半导体制备方法，其特征在于：所述去胶液包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。
3.根据权利要求1所述的半导体制备方法，其特征在于：对所述金属种子层的上表面进行预处理的步骤还包括对所述金属种子层的上表面进行清洗及干燥的步骤。
4.根据权利要求1所述的半导体制备方法，其特征在于：所述金属种子层包括Ti/Cu金属种子层。
5.根据权利要求1所述的半导体制备方法，其特征在于：制备所述金属种子层的方法包括溅射法、电镀法及化镀法中的一种或组合。
6.根据权利要求1所述的半导体制备方法，其特征在于：形成所述光阻层的方法包括旋转涂布法。
7.根据权利要求1所述的半导体制备方法，其特征在于：所述预处理所采用的预处理设备包括单片式去胶机及多片式去胶机中的一种。
8.权利要求1所述的半导体制备方法，其特征在于：形成所述光阻层之后还包括对所述光阻层进行曝光及显影的步骤，以在所述光阻层中形成显露所述金属种子层的沟槽。
9.根据权利要求1~8中任一所述的半导体制备方法，其特征在于：所述半导体制备方法包括用于晶圆级半导体封装的制备方法。
CN201910492117.9A 2019-06-06 2019-06-06 半导体制备方法 Active CN110190026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910492117.9A CN110190026B (zh) 2019-06-06 2019-06-06 半导体制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910492117.9A CN110190026B (zh) 2019-06-06 2019-06-06 半导体制备方法

Publications (2)

Publication Number Publication Date
CN110190026A CN110190026A (zh) 2019-08-30
CN110190026B true CN110190026B (zh) 2021-05-18

Family

ID=67720865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910492117.9A Active CN110190026B (zh) 2019-06-06 2019-06-06 半导体制备方法

Country Status (1)

Country Link
CN (1) CN110190026B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469655A (zh) * 2015-08-18 2017-03-01 中芯国际集成电路制造(上海)有限公司 凸块封装方法、半导体器件及电子装置
CN106952832B (zh) * 2016-01-06 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构的制备方法
CN109755375A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法

Also Published As

Publication number Publication date
CN110190026A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US9269622B2 (en) Semiconductor device and method of land grid array packaging with bussing lines
US9673098B2 (en) Methods of packaging semiconductor devices and structures thereof
US7268012B2 (en) Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US10553458B2 (en) Chip packaging method
US9059107B2 (en) Packaging methods and packaged devices
US11152316B2 (en) Method of forming contact holes in a fan out package
US11538695B2 (en) Packaging method, panel assembly, wafer package and chip package
US10128175B2 (en) Packaging methods and packaged semiconductor devices
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
KR20160031947A (ko) Ｕｂｍ을 구비한 패키지 및 형성 방법
US20160268224A1 (en) Alignment Structures and Methods of Forming Same
US20230386986A1 (en) Semiconductor Device and Method of Manufacture
US20150061149A1 (en) Packages, Packaging Methods, and Packaged Semiconductor Devices
US10049889B2 (en) Method of fabricating package structures
CN110190026B (zh) 半导体制备方法
US10163801B2 (en) Structure and formation method of chip package with fan-out structure
US9472516B2 (en) Fan out package structure and methods of forming
US3947952A (en) Method of encapsulating beam lead semiconductor devices
CN110211886B (zh) 半导体制备方法
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构
CN210467823U (zh) 一种重新布线层
CN210403718U (zh) 一种重新布线层
CN112582333A (zh) 一种重新布线层及其制备方法
US20220076951A1 (en) Semiconductor structure and method for manufacturing same
US20230395521A1 (en) Interposer structure for semiconductor package including peripheral metal pad around alignment mark and methods of fabricating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address