CN106952832B - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN106952832B
CN106952832B CN201610006707.2A CN201610006707A CN106952832B CN 106952832 B CN106952832 B CN 106952832B CN 201610006707 A CN201610006707 A CN 201610006707A CN 106952832 B CN106952832 B CN 106952832B
Authority
CN
China
Prior art keywords
layer
photoresist
preparation
seed
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610006707.2A
Other languages
English (en)
Other versions
CN106952832A (zh
Inventor
薛兴涛
何智清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610006707.2A priority Critical patent/CN106952832B/zh
Publication of CN106952832A publication Critical patent/CN106952832A/zh
Application granted granted Critical
Publication of CN106952832B publication Critical patent/CN106952832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构的制备方法，包括：提供基底；在基底表面形成籽晶层；使用光刻胶剥离液对籽晶层表面进行处理；在光刻胶剥离液处理后的籽晶层上涂覆第一光刻胶层；图形化第一光刻胶层，以在第一光刻胶层内形成与后续要形成的重新布线层相对应的第一开口；在第一开口内形成重新布线层。通过在籽晶层上涂覆光刻胶层之前使用光刻胶剥离液对籽晶层表面进行处理，即可以去除籽晶层表面的氧化物，有效地避免在电镀过程中氧化物与酸性物质发生反应而导致光刻胶层倒掉情况的发生，又可以增加籽晶层表面的粗糙度，进而增加光刻胶层与籽晶层的粘结力，防止光刻胶层倒掉情况的发生，从而避免了后续重新布线层中桥接缺陷的产生。

Description

半导体结构的制备方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体结构的制备方法。
背景技术
现有技术中，在晶圆凸块结构的生产过程中，通常为首先使用物理气相沉积(PVD，Physical Vapor Deposition)溅射(sputtering)在相应的半导体基底上形成电镀籽晶层(Seed Layer)，所述电镀籽晶层的材料主要为Ti或Cu；然后采用光刻工艺形成所需的电镀图形；最后通过电镀形成所需要的重新布线层(RDL，Re-distribution Layer)。
然而，采用上述工艺制备的具有特殊设计的重新布线层时，由于需要形成的相邻重新布线层的间隙只有约20μm，而所形成的重新布线层的厚度为约20μm，在使用光刻胶定义所述重新布线层图形时，光刻胶很容易发生倒掉的情况，从而会在后续形成的所述重新布线层中形成桥接缺陷(bridge)。
所述光刻胶在图形化时容易倒掉的原因在于：1.图形化后的所述光刻胶高且窄，所述光刻胶与所述籽晶层的粘结力不够；2.所述籽晶层表面形成有一层氧化层，在电镀过程中，所使用的酸性物质会与所述氧化层发生反应，从而导致所述光刻胶倒掉。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法，用于解决现有技术中在形成特殊设计的重新布线层时，高且窄的图形化光刻胶层容易倒掉，进而导致后续形成的重新布线层中存在桥接缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法至少包括以下步骤：
提供基底；
在所述基底表面形成籽晶层；
使用光刻胶剥离液对所述籽晶层表面进行处理；
在所述光刻胶剥离液处理后的所述籽晶层上涂覆第一光刻胶层；
图形化所述第一光刻胶层，以在所述第一光刻胶层内形成与后续要形成的重新布线层相对应的第一开口；
在所述第一开口内形成重新布线层。
作为本发明的半导体结构的制备方法的一种优选方案，所述光刻胶剥离液为二甲基亚砜与四甲基氢氧化铵的混合溶液。
作为本发明的半导体结构的制备方法的一种优选方案，所述光刻胶剥离液的PH值11～14。
作为本发明的半导体结构的制备方法的一种优选方案，在室温条件下，使用所述光刻胶剥离液对所述籽晶层表面进行处理。
作为本发明的半导体结构的制备方法的一种优选方案，使用光刻胶剥离液对所述籽晶层表面进行处理的时间为5分钟～20分钟。
作为本发明的半导体结构的制备方法的一种优选方案，所述籽晶层的表面形成有氧化层，使用光刻胶剥离液对所述籽晶层表面进行处理的过程中，所述氧化层被完全去除。
作为本发明的半导体结构的制备方法的一种优选方案，使用光刻胶剥离液对所述籽晶层表面进行处理的过程中，所述籽晶层的表面被蚀刻的厚度为300埃～500埃。
作为本发明的半导体结构的制备方法的一种优选方案，所述籽晶层的材料为铜或钛。
作为本发明的半导体结构的制备方法的一种优选方案，所述半导体结构的制备方法还包括在所述重新布线层上形成凸块结构的步骤。
作为本发明的半导体结构的制备方法的一种优选方案，在所述重新布线层上形成凸块结构包括以下步骤：
在所述重新布线层及所述第一光刻胶层表面涂覆第二光刻胶层；
图形化所述第二光刻胶层，以在所述第二光刻胶层内形成与后续要形成的凸块结构相对应的第二开口；所述第二开口暴露出所述重新布线层；
在所述第二开口内形成凸块结构。
作为本发明的半导体结构的制备方法的一种优选方案，在所述重新布线层上形成凸块结构之后，还包括以下步骤：
去除所述第一光刻胶层及所述第二光刻胶层；
去除位于所述重新布线层之间的所述籽晶层。
如上所述，本发明的半导体结构的制备方法，具有以下有益效果：
本发明的半导体结构的制备方法通过在籽晶层上涂覆光刻胶层之前使用光刻胶剥离液对籽晶层表面进行处理，即可以去除籽晶层表面的氧化物，有效地避免在电镀过程中氧化物与酸性物质发生反应而导致光刻胶层倒掉情况的发生，又可以增加籽晶层表面的粗糙度，进而增加光刻胶层与籽晶层的粘结力，防止光刻胶层倒掉情况的发生，从而避免了后续重新布线层中桥接缺陷的产生。
附图说明
图1显示为本发明的半导体结构的制备方法流程示意图。
图2至图12显示为本发明的半导体结构的制备方法在各步骤中的结构示意图。
元件标号说明
S1～S6 步骤
21 基底
22 籽晶层
221 氧化层
23 第一光刻胶层
24 第一开口
25 重新布线层
26 第二光刻胶层
27 第二开口
28 凸块结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法至少包括以下步骤：
S1：提供基底；
S2：在所述基底表面形成籽晶层；
S3：使用光刻胶剥离液对所述籽晶层表面进行处理；
S4：在所述光刻胶剥离液处理后的所述籽晶层上涂覆第一光刻胶层；
S5：图形化所述第一光刻胶层，以在所述第一光刻胶层内形成与后续要形成的重新布线层相对应的第一开口；
S6：在所述第一开口内形成重新布线层。
在步骤S1中，请参阅图1中的S1步骤及图2，提供基底21。
作为示例，所述基底21内形成有所需的半导体器件。
在步骤S2中，请参阅图1中的S2步骤及图3，在所述基底21表面形成籽晶层22。
作为示例，可以采用化学气相沉积法或物理气相沉积法在所述基底21的表面形成所述籽晶层22，优选地，本实施例中，采用物理气相沉积法在所述基底21的表面溅射所述籽晶层22。
作为示例，所述籽晶层22的材料可以为但不仅限于Cu或Ti。优选地，本实施例中，所述籽晶层22的材料为Cu。
需要说明的是，所述籽晶层22在空气中会与空气中的水、二氧化碳及氧气发生反应，在所述籽晶层22的表面生成一层氧化层221，以Cu为了，所述籽晶层22在空气中在其表面形成所述氧化层221的化学反应式包括：
2Cu+CO2+H2O+O2→Cu2CO3(OH)2
Cu2CO3(OH)2→CuO+CO2+H2O
在步骤S3中，请参阅图1中的S3步骤及图4，使用光刻胶剥离液对所述籽晶层22表面进行处理。
作为示例，所述光刻胶剥离液(PR Stripper)为二甲基亚砜与四甲基氢氧化铵的混合溶液。所述光刻胶剥离液中的所述二甲基亚砜与所述四甲基氢氧化铵的比例可以根据实际需要进行选定。优选地，本实施例中，所述二甲基亚砜与所述四甲基氢氧化铵组成的所述光刻胶剥离液的PH值为11～14。
作为示例，可以通过在所述籽晶层22表面喷洒所述光刻胶剥离液的方式对所述籽晶层22表面进行清洗处理。
作为示例，使用所述光刻胶剥离液对所述籽晶层22表面进行处理的温度可以根据实际工艺需要进行设定，优选地，本实施例中，在室温条件下使用所述光刻胶剥离液对所述籽晶层22表面进行处理。
作为示例，使用所述光刻胶剥离液对所述籽晶层22表面进行处理的时间可以根据实际工艺需要设定，优选地，本实施例中，使用所述光刻胶剥离液对所述籽晶层22表面进行处理的时间为5分钟～20分钟，以确保位于所述籽晶层22表面的所述氧化层221被完全去除。
所述光刻胶剥离液为碱性溶液，溶液中含有大量的氢氧根离子(OH-)，使用所述光刻胶剥离液去除所述氧化层221的过程中，主要是所述氢氧根离子与所述氧化层221反应并将其去除，以Cu为例，具体的化学反应式为：
CuO+2OH-+H2O→[Cu(OH)4]2-
使用所述光刻胶剥离液对所述籽晶层22表面进行处理，去除位于所述籽晶层22表面的所述氧化层221，可以地避免在电镀过程中的酸性物质与所述氧化层221发生反应而导致后续形成的光刻胶层倒掉情况的发生，从而可以有效地避免后续重新布线层中桥接缺陷的产生。
作为示例，使用光刻胶剥离液对所述籽晶层22表面进行处理的过程中，所述籽晶层22的表面会被粗化，并由部分所述籽晶层22会被蚀刻掉，优选地，本实施例中，所述籽晶层22被蚀刻的厚度为300埃～500埃。
使用所述光刻胶剥离液对所述籽晶层22表面进行处理，即可以去除所述籽晶层22表面的所述氧化层221，又可以增加籽晶,22表面的粗糙度，进而增加后续涂覆的光刻胶层与所述籽晶层22的粘结力，防止光刻胶层倒掉情况的发生，从而进一步避免了后续重新布线层中桥接缺陷的产生。
在步骤S4中，请参阅图1中的S4步骤及图5，在所述光刻胶剥离液处理后的所述籽晶层22上涂覆第一光刻胶层23。
作为示例，可以采用现有半导体领域中任一种涂覆光刻胶的工艺在所述籽晶层22的表面涂覆所述第一光刻胶层23，具体的涂覆方法为本领域人员所熟知，此处不再累述。
在步骤S5中，请参阅图1中的S5步骤及图6，图形化所述第一光刻胶,23，以在所述第一光刻胶层23内形成与后续要形成的重新布线层相对应的第一开口24。
作为示例，依次采用步进重复投影曝光(Stepper)、显影(Developer)及光刻胶残渣去除(Descum)等工艺在所述第一光刻胶层23内形成所述第一开口24，所述第一开口24暴露出所述籽晶层22。
在步骤S6中，请参阅图1中的S6步骤及图7，在所述第一开口24内形成重新布线层25。
作为示例，可以采用化学镀工艺或电镀工艺在所述第一开口24内形成所述重新布线层25，优选地，本实施例中，采用电镀工艺在所述第一开口24内形成所述重新布线层25。
作为示例，所述重新布线层25的材料可以为Cu、Ni或SnAg，优选地，本实施例中，所述重新布线层25的材料为Cu。
请参阅图8至图10，在执行步骤S6之后，还包括在所述重新布线层25上形成凸块结构28的步骤。
作为示例，在所述重新布线层25上形成所述凸块结构28包括以下步骤：
S7：在所述重新布线:25及所述第一光刻胶层23表面涂覆第二光刻胶层26，如图8所示；
S8：采用曝光、显影等工艺图形化所述第二光刻胶层26，以在所述第二光刻胶层26内形成与后续要形成的凸块结构28相对应的第二开口27；所述第二开口27暴露出所述重新布线层25，如图9所示；
采用电镀工艺在所述第二开口27内形成凸块结构28，如图10所示。
作为示例，在所述重新布线层25上形成凸块结构28之后，还包括以下步骤：
S9：采用湿法刻蚀工艺去除所述第一光刻胶层23及所述第二光刻胶层26，如图11所示；
S10：采用湿法刻蚀工艺去除位于所述重新布线层25之间的所述籽晶层22，如图12所示。去除所述重新布线层25之间的所述籽晶层22的目的在于防止相邻的所述重新布线层25桥连。
综上所述，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法至少包括以下步骤：提供基底；在所述基底表面形成籽晶层；使用光刻胶剥离液对所述籽晶层表面进行处理；在所述光刻胶剥离液处理后的所述籽晶层上涂覆第一光刻胶层；图形化所述第一光刻胶层，以在所述第一光刻胶层内形成与后续要形成的重新布线层相对应的第一开口；在所述第一开口内形成重新布线层。本发明的半导体结构的制备方法通过在籽晶层上涂覆光刻胶层之前使用光刻胶剥离液对籽晶层表面进行处理，即可以去除籽晶层表面的氧化物，有效地避免在电镀过程中氧化物与酸性物质发生反应而导致光刻胶层倒掉情况的发生，又可以增加籽晶层表面的粗糙度，进而增加光刻胶层与籽晶层的粘结力，防止光刻胶层倒掉情况的发生，从而避免了后续重新布线层中桥接缺陷的产生。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括以下步骤：
提供基底；
在所述基底表面形成籽晶层；
使用光刻胶剥离液对所述籽晶层表面进行处理，所述光刻胶剥离液为二甲基亚砜与四甲基氢氧化铵的混合溶液且所述光刻胶剥离液的PH值为11～14；
在所述光刻胶剥离液处理后的所述籽晶层上涂覆第一光刻胶层；
图形化所述第一光刻胶层，以在所述第一光刻胶层内形成与后续要形成的重新布线层相对应的第一开口；
在所述第一开口内形成重新布线层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于：在室温条件下，使用所述光刻胶剥离液对所述籽晶层表面进行处理。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于：使用光刻胶剥离液对所述籽晶层表面进行处理的时间为5分钟～20分钟。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述籽晶层的表面形成有氧化层，使用光刻胶剥离液对所述籽晶层表面进行处理的过程中，所述氧化层被完全去除。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于：使用光刻胶剥离液对所述籽晶层表面进行处理的过程中，所述籽晶层的表面被蚀刻的厚度为300埃～500埃。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述籽晶层的材料为铜或钛。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于：所述半导体结构的制备方法还包括在所述重新布线层上形成凸块结构的步骤。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于：在所述重新布线层上形成凸块结构包括以下步骤：
在所述重新布线层及所述第一光刻胶层表面涂覆第二光刻胶层；
图形化所述第二光刻胶层，以在所述第二光刻胶层内形成与后续要形成的凸块结构相对应的第二开口；所述第二开口暴露出所述重新布线层；
在所述第二开口内形成凸块结构。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于：在所述重新布线层上形成凸块结构之后，还包括以下步骤：
去除所述第一光刻胶层及所述第二光刻胶层；
去除位于所述重新布线层之间的所述籽晶层。
CN201610006707.2A 2016-01-06 2016-01-06 半导体结构的制备方法 Active CN106952832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006707.2A CN106952832B (zh) 2016-01-06 2016-01-06 半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006707.2A CN106952832B (zh) 2016-01-06 2016-01-06 半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN106952832A CN106952832A (zh) 2017-07-14
CN106952832B true CN106952832B (zh) 2019-07-26

Family

ID=59465871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006707.2A Active CN106952832B (zh) 2016-01-06 2016-01-06 半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN106952832B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190026B (zh) * 2019-06-06 2021-05-18 中芯长电半导体（江阴）有限公司 半导体制备方法
CN110211886B (zh) * 2019-06-06 2021-09-21 盛合晶微半导体(江阴)有限公司 半导体制备方法
CN113628979B (zh) * 2021-10-12 2021-12-31 常州欣盛半导体技术股份有限公司 载带金属线路的制作方法、载带

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
CN101359616A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 金属连接器件的形成方法
CN101770947A (zh) * 2008-12-30 2010-07-07 中芯国际集成电路制造(上海)有限公司 聚对苯撑苯并双恶唑纤维表面处理方法
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
CN101359616A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 金属连接器件的形成方法
CN101770947A (zh) * 2008-12-30 2010-07-07 中芯国际集成电路制造(上海)有限公司 聚对苯撑苯并双恶唑纤维表面处理方法
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法

Also Published As

Publication number Publication date
CN106952832A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN106952832B (zh) 半导体结构的制备方法
WO2017011931A1 (zh) 利用光刻胶沉积金属构形的方法
JP5762475B2 (ja) 基板の洗浄溶液
TWI721172B (zh) 用於使用光可成像層之半導體封裝體的系統與方法
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
CN110223957A (zh) 一种基于半导体多台阶深度刻蚀的表面金薄膜图形化方法
TW201534765A (zh) 蝕刻底層凸塊金屬化層及產生的裝置
CN103346108A (zh) 改善晶圆边缘光滑度的装置及方法
CN104992905B (zh) 一种氮化硼衬底表面台阶刻蚀方法
Hu et al. Time-dependent evolution study of Ar/N2 plasma-activated Cu surface for enabling two-step Cu-Cu direct bonding in a non-vacuum environment
US20130276837A1 (en) Cleaning Methods and Compositions
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
TWI569325B (zh) Semiconductor device manufacturing method and semiconductor device
KR101847676B1 (ko) 주석 또는 주석 합금으로 채워진 리세스된 구조를 식각하는 방법
CN106505042B (zh) 半导体器件的制备方法
CN103915314A (zh) 晶圆边缘清洗方法
WO2008042040A2 (en) Methods to accelerate photoimageable material stripping from a substrate
CN112479153B (zh) 种子层的刻蚀方法、晶圆级封装键合环及其制作方法
US20160343586A1 (en) Method for patterning of laminated magnetic layer
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
CN104407503B (zh) 曝光方法和半导体器件的制造方法
JPH03209715A (ja) レジスト現像方法
KR102687285B1 (ko) 도금 조형물의 제조 방법, 회로 기판, 및 표면 처리제, 그리고 표면 처리제 키트
CN105097576B (zh) 一种高可靠性晶圆级焊锡微凸点制作方法
CN106553992B (zh) 金属电极结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant