CN110211886B - 半导体制备方法 - Google Patents

半导体制备方法 Download PDF

Info

Publication number
CN110211886B
CN110211886B CN201910494151.XA CN201910494151A CN110211886B CN 110211886 B CN110211886 B CN 110211886B CN 201910494151 A CN201910494151 A CN 201910494151A CN 110211886 B CN110211886 B CN 110211886B
Authority
CN
China
Prior art keywords
layer
packaging layer
manufacturing
semiconductor
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910494151.XA
Other languages
English (en)
Other versions
CN110211886A (zh
Inventor
尹佳山
仇月东
周祖源
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201910494151.XA priority Critical patent/CN110211886B/zh
Publication of CN110211886A publication Critical patent/CN110211886A/zh
Application granted granted Critical
Publication of CN110211886B publication Critical patent/CN110211886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体制备方法，包括步骤：提供半导体结构；于半导体结构的上表面形成封装层；自封装层的上表面减薄封装层；对封装层的上表面进行预处理，其中，预处理包括采用去胶液对封装层的上表面进行处理的步骤；于封装层的上表面形成PI介质层。本发明的半导体制备方法，通过采用去胶液对封装层的上表面进行预处理，可提高PI介质层与封装层的接触性能，可在封装层的上表面形成具有均匀厚度的PI介质层，提高良率，提高产品性能。

Description

半导体制备方法
技术领域
本发明属于半导体封装领域，涉及一种半导体制备方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)的一般定义为：直接在晶圆(Wafer)上进行大多数或全部的封装及测试程序，之后再进行切割(Singulation)制成单颗芯片(Chip)。由于WLP具有较高的封装密度、较快的封装速度及较低的封装成本，已成为目前较为先进的封装方法之一，得到了广泛的应用。
目前，在半导体行业领域及微电子工业领域中，PI介质层有着广泛的应用，主要表现在以下几方面：
(1)作为粒子遮挡膜：高纯度的聚酰亚胺涂层膜是一种有效的耐辐射和抗粒子的遮挡材料，在元器件外壳的钝化膜上涂覆PI，可防止由微量铀和牡等释放的射线而造成的存储器错误。
(2)作为钝化层和缓冲内涂层：可有效地阻滞电子迁移、防止腐蚀，因此可增加器件的机械性能及抗潮湿能力；PI层还具有缓冲功能，可有效地降低由于热应力引起的电路崩裂断路，减少元器件在后续的加工、封装和后处理过程中的损伤。
(3)作为多层金属互联电路的层间介电材料：主要采用高性能的PI作为介电绝缘层，以利用PI的低介电常数、平坦化性能以及良好的可制图性能。
(4)作为光电印制电路板的重要基材。
其中，在WLP制程中，通常会在完成封装及减薄工艺后，在封装层的表面上制备PI介质层，以提高产品性能。但在实际制程过程中发现，PI介质层时常会在封装层的表面产生覆盖不均匀的现象，影响产品的良率和质量。
因此，提供一种半导体制备方法，以提高PI介质层与封装层的接触性能，进而提高PI介质层在封装层上的覆盖均匀性，提高良率，提高产品质量，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体制备方法，用于解决现有技术中PI介质层在封装层的表面覆盖不均匀所产生的上述一系列的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体制备方法，包括以下步骤：
提供半导体结构；
于所述半导体结构的上表面形成封装层；
自所述封装层的上表面减薄所述封装层；
对所述封装层的上表面进行预处理，其中，所述预处理包括采用去胶液对所述封装层的上表面进行处理的步骤；
于所述封装层的上表面形成PI介质层。
可选地，所述去胶液包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。
可选地，采用所述去胶液对所述封装层的上表面进行预处理的温度范围包括40℃～80℃，处理时间包括2min～30min。
可选地，对所述封装层的上表面进行预处理的步骤还包括对所述封装层的上表面进行清洗及干燥的步骤。
可选地，所述预处理所采用的预处理设备包括单片式去胶机及多片式去胶机中的一种。
可选地，所述封装层包括环氧树脂层。
可选地，减薄所述封装层的方法包括化学机械研磨法。
可选地，形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
可选地，形成所述PI介质层的方法包括旋转涂布法。
可选地，上述半导体制备方法包括用于晶圆级半导体封装的制备方法。
如上所述，本发明的半导体制备方法，通过采用去胶液对封装层的上表面进行预处理，可提高PI介质层与封装层的接触性能，可在封装层的上表面形成具有均匀厚度的PI介质层，提高良率，提高产品性能。
附图说明
图1显示为本发明中的半导体制备方法的工艺流程图。
图2～图5显示为本发明中的半导体制备方法各步骤所呈现的结构示意图。
元件标号说明
100 半导体结构
101 支撑基底
102 分离层
200 封装层
300 预处理设备
400 去胶液
500 PI介质层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1，本发明提供一种半导体制备方法，所述半导体制备方法包括用于晶圆级半导体封装的制备方法，但并非局限于此。本发明通过去胶液对封装层的上表面进行预处理，可提高PI介质层与所述封装层的接触性能，从而可在所述封装层的上表面形成具有均匀厚度的所述PI介质层，提高良率，提高产品性能。
如图2，首先提供半导体结构100，其中，所述半导体结构100可包括支撑基底101及位于所述支撑基底101的上表面的分离层102。
具体的，所述半导体结构100可采用晶圆级的半导体结构，但并非局限于此。所述支撑基底101可包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。所述分离层102可包括胶带及聚合物层中的一种，如所述分离层102可选用光热转换层，以便于后续工艺可基于所述光热转换层采用激光等对其进行加热，以使所述支撑基底101自所述光热转换层处相互分离，提高操作便捷性。在本实施例中，所述支撑基底101优选为成本较低、容易在其表面形成所述分离层102及能降低后续的剥离工艺难度的玻璃基底，所述分离层102选用所述光热转换层，但并非局限于此，可根据需要进行选择。
接着，于所述半导体结构100的上表面形成封装层200。
具体的，所述分离层102的上表面可包括若干半导体器件(未图示)，所述半导体器件的种类此处不作限制，可包括如金属布线、天线结构、电容、电阻等，可根据具体需要进行选择。之后，在所述分离层102的上表面形成可覆盖所述半导体器件的所述封装层200，以通过所述封装层200保护所述半导体器件，其中，所述封装层200可包括较为常用的环氧树脂层。
作为该实施例的进一步实施例，形成所述封装层200的方法可包括压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种，形成方法此处不作限制。
接着，如图3，自所述封装层200的上表面减薄所述封装层200，以形成待预处理的半导体结构。
具体的，减薄所述封装层200的方法可包括较为常用的化学机械研磨法，以提供具有较为平整表面的所述封装层200，从而降低后续处理的工艺难度，且进一步的提高后续形成的产品质量。其中，所述封装层200的厚度此处不作限制。
接着，如图4，对所述封装层200的上表面进行预处理，其中，所述预处理包括采用去胶液400对所述封装层200的上表面进行处理的步骤。
具体的，对所述封装层200的上表面进行预处理的步骤可包括：
将所述待预处理的半导体结构置于预处理设备300中，其中，为降低成本，所述预处理设备300可采用目前较为常用的用以去除光刻胶的去胶机，所述去胶机可包括单片式去胶机及多片式去胶机中的一种，且所述单片式去胶机可包括Cup式去胶机，所述多片式去胶机可包括Tank式去胶机，但并不局限于此，所述预处理设备300也可采用其他设备，具体可根据需要进行选择与设计，此处不作过分限制。通过所述预处理设备300，可向所述封装层200的上表面喷淋所述去胶液400，以对所述封装层200的上表面进行预处理，所述去胶液400可包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液，且所述去胶液400的温度范围可包括40℃～80℃，处理时间可包括2min～30min。本实施例中，所述去胶液400采用去胶液ST-120，且优选所述去胶液400的温度为60℃，处理时间为10min，以便于在确保所述封装层200与后续所述PI介质层在具有良好接触性能，形成具有均匀厚度的所述PI介质层的前提下，进一步的提高效率。
作为该实施例的进一步实施例，对所述封装层200的上表面进行预处理的步骤还包括对所述封装层200的上表面进行清洗及干燥的步骤。
具体的，对所述封装层200的上表面进行清洗，其中，清洗所用的清洗液可采用价格便宜且无污染的去离子水进行，但并非局限于此，通过所述去离子水对所述封装层200的上表面进行清洗，可除去残留在所述封装层200的上表面的所述去胶液400，其中，所述去离子水的清洗时间可包括1min～10min，优选1min，以在确保满足清洗效果的条件下，提高效率。之后，对所述封装层200的上表面进行干燥，其中，干燥所用的干燥气体可采用包括氮气及惰性气体中的一种或组合的气体进行，以通过所述气体干燥所述封装层200的上表面。优选采用价格便宜且较为常用的氮气作为所述气体，其中，所述氮气的作用时间可包括1min～10min，优选1min，以在确保满足干燥效果的条件下，提高效率。
接着，如图5，于所述封装层200的上表面形成PI介质层500。
具体的，可采用旋转涂布法于所述封装层200的上表面形成所述PI介质层500，以进一步的提高所述PI介质层500的均匀性，但并非局限于此。所述PI介质层500的厚度可根据需要进行选择，此处不作限制。本发明中经预处理后的所述封装层200与所述PI介质层500具有良好的接触性能，从而可在所述封装层200的上表面形成具有均匀厚度且覆盖所述封装层200的所述PI介质层500，提高后续制备的产品良率及性能。
综上所述，本发明的半导体制备方法，通过采用去胶液对封装层的上表面进行预处理，可提高PI介质层与封装层的接触性能，从而可在封装层的上表面形成具有均匀厚度的PI介质层，提高良率，提高产品性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种半导体制备方法，其特征在于，包括以下步骤：
提供半导体结构；
于所述半导体结构的上表面形成封装层，所述封装层包括环氧树脂层；
自所述封装层的上表面减薄所述封装层；
对所述封装层的上表面进行预处理，其中，所述预处理包括采用去胶液对所述封装层的上表面进行处理的步骤，所述去胶液包括含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液；
于所述封装层的上表面形成PI介质层，其中，通过所述预处理，可提高所述PI介质层与所述封装层的接触性能，以在所述封装层的上表面形成具有均匀厚度的所述PI介质层。
2.根据权利要求1所述的半导体制备方法，其特征在于：采用所述去胶液对所述封装层的上表面进行预处理的温度范围包括40℃～80℃，处理时间包括2min～30min。
3.根据权利要求1所述的半导体制备方法，其特征在于：对所述封装层的上表面进行预处理的步骤还包括对所述封装层的上表面进行清洗及干燥的步骤。
4.根据权利要求1所述的半导体制备方法，其特征在于：所述预处理所采用的预处理设备包括单片式去胶机及多片式去胶机中的一种。
5.根据权利要求1所述的半导体制备方法，其特征在于：减薄所述封装层的方法包括化学机械研磨法。
6.根据权利要求1所述的半导体制备方法，其特征在于：形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
7.根据权利要求1所述的半导体制备方法，其特征在于：形成所述PI介质层的方法包括旋转涂布法。
8.根据权利要求1～7中任一所述的半导体制备方法，其特征在于：所述半导体制备方法包括用于晶圆级半导体封装的制备方法。
CN201910494151.XA 2019-06-06 2019-06-06 半导体制备方法 Active CN110211886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910494151.XA CN110211886B (zh) 2019-06-06 2019-06-06 半导体制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910494151.XA CN110211886B (zh) 2019-06-06 2019-06-06 半导体制备方法

Publications (2)

Publication Number Publication Date
CN110211886A CN110211886A (zh) 2019-09-06
CN110211886B true CN110211886B (zh) 2021-09-21

Family

ID=67791461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910494151.XA Active CN110211886B (zh) 2019-06-06 2019-06-06 半导体制备方法

Country Status (1)

Country Link
CN (1) CN110211886B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008231154A (ja) * 2007-03-16 2008-10-02 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
CN101882596B (zh) * 2009-05-08 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
DE102015118991A1 (de) * 2015-11-05 2017-05-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung von Millimeter- und/oder Mikrometer- und/oder Nanometerstrukturen an einer Oberfläche eines Substrats
CN106952832B (zh) * 2016-01-06 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构的制备方法
KR102040263B1 (ko) * 2016-03-21 2019-11-27 주식회사 엘지화학 반도체 웨이퍼 표면 보호용 점착 필름
CN107815353B (zh) * 2017-07-06 2020-12-15 上海新阳半导体材料股份有限公司 一种可用于去毛刺的去胶剂、其制备方法和应用
CN207116413U (zh) * 2017-08-02 2018-03-16 中芯长电半导体（江阴）有限公司 扇出型封装结构

Also Published As

Publication number Publication date
CN110211886A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
US11756931B2 (en) Chip package structure with molding layer
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US5877078A (en) Method of manufacturing a semiconductor device
US11538695B2 (en) Packaging method, panel assembly, wafer package and chip package
US11329008B2 (en) Method for manufacturing semiconductor package for warpage control
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
CN105321828B (zh) 封装方法
US20130224910A1 (en) Method for chip package
TW201523806A (zh) 封裝結構及其形成方法
US9847315B2 (en) Packages, packaging methods, and packaged semiconductor devices
US9406650B2 (en) Methods of packaging semiconductor devices and packaged semiconductor devices
US9497862B2 (en) Packaging structure
CN110211886B (zh) 半导体制备方法
US20130302947A1 (en) Packaging method
US9472516B2 (en) Fan out package structure and methods of forming
EP0114106A2 (en) Method for manufacturing a semiconductor memory device having a high radiation resistance
CN110190026B (zh) 半导体制备方法
CN212434616U (zh) 半导体结构
US11462440B2 (en) Packaging structure
CN103022309A (zh) 一种在GaN基材料表面上制备聚酰亚胺微图形的方法
CN215496631U (zh) 半导体结构
US11545385B2 (en) Method for fabricating electronic package and carrier structure thereof
CN215418102U (zh) 半导体结构
CN112802760B (zh) 一种多芯片半导体封装及其形成方法
CN215933562U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant