CN212434616U - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN212434616U
CN212434616U CN202021912428.0U CN202021912428U CN212434616U CN 212434616 U CN212434616 U CN 212434616U CN 202021912428 U CN202021912428 U CN 202021912428U CN 212434616 U CN212434616 U CN 212434616U
Authority
CN
China
Prior art keywords
layer
metal seed
groove
seed layer
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021912428.0U
Other languages
English (en)
Inventor
尹佳山
周祖源
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN202021912428.0U priority Critical patent/CN212434616U/zh
Application granted granted Critical
Publication of CN212434616U publication Critical patent/CN212434616U/zh
Priority to US17/225,959 priority patent/US11462403B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种半导体结构,包括支撑基底、分离层、介质层、Ti金属种子层、Cu金属种子层及金属层,且介质层中具有相连通的第一凹槽以及第二凹槽;通过第一凹槽及第二凹槽,可有效去除位于介质层中的残留Ti金属种子层,且第二凹槽的底部与残留Ti金属种子层之间具有深度差△T,从而可避免由残留Ti金属种子层所造成的短路,提高器件可靠性。

Description

半导体结构
技术领域
本实用新型属于半导体制造领域,涉及一种半导体结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高,以及新型集成电路的出现,封装技术在集成电路产品中扮演着越来越重要的角色,在整个电子系统的价值中所占的比例越来越大。同时,随着集成电路特征尺寸达到纳米级,晶体管向更高的密度、更高的时钟频率发展,封装也向更高密度的方向发展。
晶圆级封装(WLP)以晶圆为加工对象,对整个晶圆进行封装和测试,然后将晶圆切割成单个芯片。WLP由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点,因此,已成为高要求的移动/无线网络等电子设备的重要的封装方法,是目前最具发展前景的封装技术之一。
RDL可对芯片的焊盘的焊区位置进行重新布局,使新焊区满足对焊料球最小深度差的要求,并使新焊区按照阵列排布。对于高I/O芯片封装结构而言,需要多层RDL金属线,在有限的外形形状及封装尺寸下,RDL金属线的线宽及线深度差越小意味着可以得到越多的供电轨道。然而,RDL的制造需要较多的过程及复杂的流程,在形成Ti金属种子层时,少量的Ti会进入介质层中层,在后续的湿法刻蚀去除Ti金属种子层时,不能将残留在介质层中的Ti金属种子层清除干净,从而残留的Ti金属种子层具有造成短路的风险,会降低器件的可靠性。
因此,提供一种半导体结构,实属必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体结构,用于解决现有技术中不能将残留在介质层中的Ti金属种子层清除干净,使得残留的Ti金属种子层造成短路,降低了可靠性的问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体结构,所述半导体结构包括:
支撑基底;
分离层,所述分离层位于所述支撑基底上;
介质层,所述介质层位于所述分离层上,且所述介质层中具有相连通的第一凹槽以及第二凹槽;
Ti金属种子层,所述Ti金属种子层位于所述介质层上,其中,与所述Ti金属种子层相接触的所述介质层中具有残留Ti金属种子层,所述第二凹槽的深度大于所述残留Ti金属种子层的深度;
Cu金属种子层,所述Cu金属种子层位于所述Ti金属种子层上;
金属层,所述金属层位于所述Cu金属种子层上。
可选地,所述第一凹槽的深度范围包括0.2μm~0.4μm;所述第二凹槽的深度范围包括0.3μm~1.2μm。
可选地,所述第一凹槽的深度等于所述残留Ti金属种子层的深度。
可选地,所述第一凹槽的深度小于所述残留Ti金属种子层的深度。
可选地,所述第二凹槽的深度为所述第一凹槽的深度的2倍。
可选地,所述介质层包括PI层、环氧树脂层、硅胶层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种。
可选地,所述金属层包括铜层、铝层、银层、铬层、钛层、钽层、钼层及钕层中的一种。
可选地,所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
可选地,所述支撑基底包括晶圆级的支撑基底。
可选地,所述分离层包括胶带及聚合物层中的一种。
如上所述,本实用新型的半导体结构,包括支撑基底、分离层、介质层、Ti金属种子层、Cu金属种子层及金属层,且介质层中具有相连通的第一凹槽以及第二凹槽;通过第一凹槽及第二凹槽,可有效去除位于介质层中的残留Ti金属种子层,且第二凹槽的底部与残留Ti金属种子层之间具有深度差△T,从而可避免由残留Ti金属种子层所造成的短路,提高器件可靠性。
附图说明
图1显示为实施例中半导体结构的制备工艺流程示意图。
图2显示为实施例中形成分离层后的结构示意图。
图3显示为实施例中形成介质层后的结构示意图。
图4显示为实施例中形成Ti/Cu金属种子层后的结构示意图。
图5显示为实施例中形成图形化的光阻层后的结构示意图。
图6显示为实施例中形成金属层后的结构示意图。
图7显示为实施例中去除光阻层后的结构示意图。
图8显示为实施例中去除Cu金属种子层后的结构示意图。
图9显示为实施例中去除Ti金属种子层后的结构示意图。
图10~图13显示为图9的A区域在形成第一凹槽及第二凹槽过程中的放大结构示意图。
图14显示为实施例中清洗及干燥后的结构示意图。
元件标号说明
100 支撑基底
200 分离层
300 介质层
310 残留Ti金属种子层
301 第一凹槽
302 第二凹槽
400 Ti金属种子层
500 Cu金属种子层
600 光阻层
700 金属层
T1、T2、ΔT 深度
A 区域
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图14。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
参阅图1,本实施例提供一种半导体结构的制备方法,其中,在第一湿法刻蚀去除显露的Ti金属种子层后,通过对介质层进行第一预处理,以在介质层中形成第一凹槽,以显露位于介质层中的残留Ti金属种子层,并通过第二湿法刻蚀,去除残留Ti金属种子层,以及对介质层进行第二预处理,以形成深度大于残留Ti金属种子层的深度的第二凹槽,从而可有效去除位于介质层中的残留Ti金属种子层,使得第二凹槽的底部与残留Ti金属种子层之间具有深度差,避免由残留Ti金属种子层所造成的短路,提高器件可靠性。
参阅图2~图14,显示为制备所述半导体结构各步骤所呈现的结构示意图。
首先,参阅图2,提供支撑基底100,于所述支撑基底100上形成分离层200。
具体的,所述支撑基底100包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。所述分离层200包括胶带及聚合物中的一种,以通过所述分离层200,使得后续去除所述支撑基底100的工艺的步骤简单化,减少对元件的损伤。其中,所述分离层200可采用紫外固化或热固化工艺使其固化成型。本实施例中采用聚合物作为所述分离层200,且形成所述聚合物层的方法包括采用旋涂工艺将聚合物涂覆于所述支撑基底100的表面,然后采用紫外固化或热固化工艺使其固化成型,后续的剥离工艺中,也可采用加热的方式实现,此处不作赘述。
接着,参阅图3,于所述分离层200上形成介质层300。
具体的,可采用化学气相沉积工艺或物理气相沉积工艺于所述分离层200上形成所述介质层300。其中,所述介质层200的材质包括PI、环氧树脂、硅胶、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种,本实施例中,所述介质层200的材质采用PI,但并非局限于此。
接着,参阅图4,于所述介质层上依次形成Ti金属种子层400及Cu金属种子层500。
具体的,形成所述Ti金属种子层400的方法包括溅射法及化学镀中的一种;形成所述Cu金属种子层500的方法包括溅射法、化学镀及电镀中的一种。本实施例中,所述Ti金属种子层400及所述Cu金属种子层500均采用溅射法,但并非局限于此。其中,在形成所述Ti金属种子层400时,由于所述介质层300难以避免的会存在一定的粗糙度,因此,部分Ti金属种子层400会深入所述介质层300的表面预设深度,形成残留Ti金属种子层310,如图10所示。其中,所述残留Ti金属种子层310的深度范围包括0.1μm~0.4μm,如0.2μm、0.3μm、0.4μm等。
接着,参阅图5,于所述Cu金属种子层500上形成光阻层600,并图形化所述光阻层600。
具体的,所述光阻层的材料包括正性光刻胶、负性光刻胶或硬掩膜中的一种,具体材质此处不做限定,可通过涂布、曝光、显影获得图形化的所述光阻层600,以通过所述光阻层600作为掩膜,进行后续的工艺。其中,所述光阻层600的厚度优选为50μm~200μm,如100μm、150μm等,具体可根据后续形成的所述金属层700的厚度进行选择,所述光阻层600的形貌此处不做限定。
接着,参阅图6,形成与所述Cu金属种子层500相接触的金属层700。
具体的,所述金属层700的材质包括铜、铝、银、铬、钛、钽、钼及钕中的一种,形成所述金属层700的方法可包括溅射法、化学镀及电镀中的一种。本实施例中,为降低工艺复杂度,提高结合性能,所述金属层700采用铜金属,且采用电镀法制备,但并非局限于此。
接着,参阅图7,去除所述光阻层600,以显露所述Cu金属种子层500。
接着,参阅图8,去除所述Cu金属种子层500,以显露所述Ti金属种子层400。其中,去除所述Cu金属种子层500的方法包括湿法刻蚀,具体工艺此处不做限定。
接着,参阅图9,采用第一湿法刻蚀,去除所述Ti金属种子层400,以显露所述介质层300。
具体的,所述第一湿法刻蚀去除显露的所述Ti金属种子层400的温度范围包括30℃~50℃,处理时间包括120s~150s;如温度为35℃、38℃、40℃等,处理时间包括125、136s、138s、140s、145s、150s等。本实施例中,所述第一湿法刻蚀的温度采用38℃、时间采用138s,以有效去除所述Ti金属种子层400。
参阅图10显示为图9中A区域的放大结构示意图,从图10可以看出,在去除所述Ti金属种子层400后,所述介质层300的表面具有所述残留Ti金属种子层310。由图10可以看出,所述残留Ti金属种子层310的存在,会造成短路的风险,因此会降低器件的可靠性。
接着,参阅图11,对所述介质层300进行第一预处理,在所述介质层300中形成第一凹槽301,以显露位于所述介质层300中的所述残留Ti金属种子层310。
具体的,所述第一预处理包括采用O2、CF4、Ar中的一种,以对所述介质层300进行等离子体处理。本实施例中,所述第一预处理采用O2进行等离子体处理,且等离子体处理的时间采用60s,以形成具有深度T1的所述第一凹槽301,且所述T1的值优选等于所述残留Ti金属种子层310的深度,以通过所述第一预处理可完全显露所述残留Ti金属种子层310,以便于后续通过第二湿法刻蚀,即可完全去除所述残留Ti金属种子层310,以避免短路的风险,提高器件的可靠性,但并非局限于此,所述深度T1的值也可小于所述残留Ti金属种子层310的深度,即在通过后续的所述第二湿法刻蚀之后,通过第二预处理也可去除少量的所述残留Ti金属种子层310,即通过深度大于所述残留Ti金属种子层310的深度为T2的第二凹槽302,也可将所述残留Ti金属种子层310完全去除,以避免短路的风险,提高器件的可靠性。
参阅图12,采用第二湿法刻蚀,去除所述残留Ti金属种子层310。
具体的,所述第二湿法刻蚀去除所述残留Ti金属种子层310的温度范围包括30℃~50℃,处理时间包括40s~80s,如温度为35℃、38℃、40℃等,处理时间包括50s、60s、70s等。本实施例中,所述第二湿法刻蚀的温度采用38℃、时间采用60s,以有效去除所述残留Ti金属种子层310。
接着,参阅图13,对所述介质层300进行第二预处理,形成深度大于所述残留Ti金属种子层310的深度的第二凹槽302。
具体的,所述第二预处理包括采用O2、CF4、Ar中的一种,以对所述介质层300进行等离子体处理。本实施例中,所述第一预处理及所述第二预处理均采用O2进行等离子体处理,且等离子体处理的时间均采用60s,以形成具有所述深度T1的所述第一凹槽301及具有所述深度T2的所述第二凹槽302,且所述T1的值优选等于所述残留Ti金属种子层310的深度,且优选T2=2T1,使得所述残留Ti金属种子层310的底部与所述第二凹槽302的底部之间具有深度差△T,以便于后续工艺制作,并提供可靠性,但并非局限于此,所述第一预处理及所述第二预处理也可根据需要采用不同的工艺,以形成具有不同深度的所述第一凹槽301及第二凹槽302。其中,当所述深度T1的值优选等于所述残留Ti金属种子层310的深度时,通过所述第一预处理可完全显露所述残留Ti金属种子层310,以便于通过所述第二湿法刻蚀,即可完全去除所述残留Ti金属种子层310,以避免短路的风险,提高器件的可靠性,但并非局限于此,如所述深度T1的值也可小于所述残留Ti金属种子层310的深度,即在通过所述第二湿法刻蚀之后,通过所述第二预处理也可去除所述残留Ti金属种子层310,即通过深度大于所述残留Ti金属种子层310的深度为T2的所述第二凹槽302,可将所述残留Ti金属种子层310完全去除,以避免短路的风险,提高器件的可靠性。
进一步的,由于所述T2的值大于所述残留Ti金属种子层310的深度,所述残留Ti金属种子层310与所述第二凹槽302的底部还可形成深度差△T,从而在去除所述残留Ti金属种子层310后,可进一步的避免短路的风险,提高器件的可靠性。
最后,如图14,还可包括清洗及干燥的步骤。
具体的,可采用价格便宜且无污染的去离子水进行所述清洗的步骤,以通过所述去离子水有效的去除杂质,但清洗液的选用并非局限于此。所述干燥的步骤可通过物理甩干的方式,或/及采用包括氮气及惰性气体中的一种或组合的气体进行干燥,以在确保满足干燥效果的条件下,提高效率,具体清洗及干燥的工艺此处不作过分限定。
参阅图13及图14,本实施例还提供一种半导体结构,所述半导体结构包括支撑基底100、分离层200、介质层300、Ti金属种子层400、Cu金属种子层500及金属层700。其中,所述分离层200位于所述支撑基底100上;所述介质层300位于所述分离层200上,且所述介质层300中具有相连通的第一凹槽301以及第二凹槽302;所述Ti金属种子层400位于所述介质层上300,其中,与所述Ti金属种子层400相接触的所述介质层300中具有残留Ti金属种子层310,所述第二凹槽302的深度大于所述残留Ti金属种子层310的深度;所述Cu金属种子层500位于所述Ti金属种子层400上;所述金属层700位于所述Cu金属种子层500上。
本实施例中的所述半导体结构可采用上述制备方法制备,但并非局限于此。
本实施例的所述半导体结构,通过所述第一凹槽301及第二凹槽302,可有效去除位于所述介质层300中的所述残留Ti金属种子层310,且所述第二凹槽302的底部与所述残留Ti金属种子层310之间具有深度差△T,从而可避免由所述残留Ti金属种子层310所造成的短路,提高器件可靠性。
作为示例,所述第一凹槽301的深度T1的范围包括0.2μm~0.4μm;所述第二凹槽302的深度T2的范围包括0.3μm~1.2μm。
作为示例,所述第二凹槽302的深度T2与所述第一凹槽301的深度T1的关系包括T2=2T1。
作为示例,所述第一凹槽301的深度T1等于所述残留Ti金属种子层310的深度或所述第一凹槽301的深度T1小于所述残留Ti金属种子层310的深度。
作为示例,所述介质层300包括PI层、环氧树脂层、硅胶层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种。
作为示例,所述金属层700包括铜层、铝层、银层、铬层、钛层、钽层、钼层及钕层中的一种。
作为示例,所述支撑基底100包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
作为示例,所述支撑基底100包括晶圆级的支撑基底。
作为示例,所述分离层200包括胶带及聚合物层中的一种。
综上所述,本实用新型的半导体结构,包括支撑基底、分离层、介质层、Ti金属种子层、Cu金属种子层及金属层,且介质层中具有相连通的第一凹槽以及第二凹槽;通过第一凹槽及第二凹槽,可有效去除位于介质层中的残留Ti金属种子层,且第二凹槽的底部与残留Ti金属种子层之间具有深度差△T,从而可避免由残留Ti金属种子层所造成的短路,提高器件可靠性。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种半导体结构,其特征在于,所述半导体结构包括:
支撑基底;
分离层,所述分离层位于所述支撑基底上;
介质层,所述介质层位于所述分离层上,且所述介质层中具有相连通的第一凹槽以及第二凹槽;
Ti金属种子层,所述Ti金属种子层位于所述介质层上,其中,与所述Ti金属种子层相接触的所述介质层中具有残留Ti金属种子层,所述第二凹槽的深度大于所述残留Ti金属种子层的深度;
Cu金属种子层,所述Cu金属种子层位于所述Ti金属种子层上;
金属层,所述金属层位于所述Cu金属种子层上。
2.根据权利要求1所述的半导体结构,其特征在于:所述第一凹槽的深度范围为0.2μm~0.4μm;所述第二凹槽的深度范围为0.3μm~1.2μm。
3.根据权利要求1所述的半导体结构,其特征在于:所述第一凹槽的深度等于所述残留Ti金属种子层的深度。
4.根据权利要求1所述的半导体结构,其特征在于:所述第一凹槽的深度小于所述残留Ti金属种子层的深度。
5.根据权利要求1所述的半导体结构,其特征在于:所述第二凹槽的深度为所述第一凹槽的深度的2倍。
6.根据权利要求1所述的半导体结构,其特征在于:所述介质层包括PI层、环氧树脂层、硅胶层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种。
7.根据权利要求1所述的半导体结构,其特征在于:所述金属层包括铜层、铝层、银层、铬层、钛层、钽层、钼层及钕层中的一种。
8.根据权利要求1所述的半导体结构,其特征在于:所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
9.根据权利要求1所述的半导体结构,其特征在于:所述支撑基底包括晶圆级的支撑基底。
10.根据权利要求1所述的半导体结构,其特征在于:所述分离层包括胶带及聚合物层中的一种。
CN202021912428.0U 2020-09-04 2020-09-04 半导体结构 Active CN212434616U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202021912428.0U CN212434616U (zh) 2020-09-04 2020-09-04 半导体结构
US17/225,959 US11462403B2 (en) 2020-09-04 2021-04-08 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021912428.0U CN212434616U (zh) 2020-09-04 2020-09-04 半导体结构

Publications (1)

Publication Number Publication Date
CN212434616U true CN212434616U (zh) 2021-01-29

Family

ID=74274261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021912428.0U Active CN212434616U (zh) 2020-09-04 2020-09-04 半导体结构

Country Status (1)

Country Link
CN (1) CN212434616U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169031A (zh) * 2023-04-24 2023-05-26 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169031A (zh) * 2023-04-24 2023-05-26 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Similar Documents

Publication Publication Date Title
US20040245616A1 (en) Stacked device underfill and a method of fabrication
US20190035642A1 (en) Chip packaging method
WO2017054470A1 (zh) 扇出型晶圆级封装方法
CN105679718A (zh) 半导体封装件及其形成方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
CN212434616U (zh) 半导体结构
US9497862B2 (en) Packaging structure
US9324583B2 (en) Packaging method
CN210040131U (zh) 一种重新布线层
CN112259466A (zh) 一种重新布线层的制备方法
CN114156187A (zh) 扇出型晶圆级封装结构的封装方法
CN114141697A (zh) 半导体结构及其制备方法
CN110875205B (zh) 晶圆级封装方法及封装结构
CN210467823U (zh) 一种重新布线层
US11462403B2 (en) Semiconductor structure and method for manufacturing same
CN106252276B (zh) 基于tsv技术开关矩阵射频单元的制造方法
CN111799152A (zh) 一种晶圆双面金属工艺
CN112259465A (zh) 一种重新布线层及其制备方法
CN212136439U (zh) 重新布线层
CN114429935B (zh) 金属互连结构的制作方法
CN110211886B (zh) 半导体制备方法
CN110190026B (zh) 半导体制备方法
CN210403718U (zh) 一种重新布线层
CN212542410U (zh) 扇出型晶圆级封装结构
CN112582333B (zh) 一种重新布线层及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.