CN106469655A - 凸块封装方法、半导体器件及电子装置 - Google Patents
凸块封装方法、半导体器件及电子装置 Download PDFInfo
- Publication number
- CN106469655A CN106469655A CN201510507412.9A CN201510507412A CN106469655A CN 106469655 A CN106469655 A CN 106469655A CN 201510507412 A CN201510507412 A CN 201510507412A CN 106469655 A CN106469655 A CN 106469655A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- projection method
- photoresist
- seed layer
- packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012856 packing Methods 0.000 title claims abstract description 19
- 238000009434 installation Methods 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 239000010949 copper Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000007788 liquid Substances 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000001802 infusion Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 150000007513 acids Chemical class 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002242 deionisation method Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 8
- 150000002736 metal compounds Chemical class 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明提供一种凸块封装方法，其包括：提供半导体衬底，在所述半导体衬底上形成铜种子层；对所述半导体衬底进行预处理，以在所述铜种子层上形成粗糙的表面；在所述铜种子层上涂覆光刻胶，并进行曝光和显影。本发明提出的半导体器件的凸块封装方法，通过利用光刻胶蚀刻液对金属/金属化合物表面进行预处理，形成一个较为粗糙的表面，从而改善光刻胶在金属/金属化合物表面的附着力，以减少光刻胶脱落的风险和工艺缺陷的产生，提高工艺稳定性和器件的良率。本发明提供一种采用上述方法封装的半导体器件以及采用该半导体器件的电子装置。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种凸块封装方法、半导体器件及电子装置。
背景技术
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式(Wire Bonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装成为晶圆级封装的关键技术。在凸块封装工艺中，多用电镀的方法进行再布线或形成凸块，较为传统的流程如图1所示，首先进行步骤S101，利用物理气相沉积法(PVD)在晶圆表面形成一层金属/金属化合物的种子层，然后进行步骤S102，直接在上面涂布上光刻胶，通过光刻工艺将布线层的线条显影出来，接着，执行步骤S103，通过电镀工艺，制作出符合厚度要求的金属凸块和/或布线。
然而，随着半导体技术的发展，半导体器件的关键尺寸在不断缩小，相应地封装尺寸也不断减小。在凸块(Bumping)封装工艺中，光刻胶的线宽也随之减小，其中光刻胶的最小安全线宽，多控制在30um以上，当线宽继续减小到20um左右时，光刻胶与金属表面的接触面积大大减小，降低了光刻胶的粘附力，因此光刻胶在显影后便会出现倒塌现象。目前工艺中没有解决光刻胶倒塌的简单有效的方法。并且，由于光刻胶多涂布于用作种子层的金属/金属化合物表面，如果光刻胶出现倒塌的问题，则后续电镀的金属线条就会出现短路现象，从而严重影响了工艺的稳定性和器件的可靠性。
因此，有必要提出一种新的制作方法，以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括:提供半导体衬底，在所述半导体衬底上形成铜种子层；对所述半导体衬底进行预处理，以在所述铜种子层上形成粗糙的表面；在所述铜种子层上涂覆光刻胶，并进行曝光和显影。
优选地，所述预处理包括：将所述半导体衬底在光刻胶刻蚀液中浸渍一段时间。
优选地，将所述半导体衬底在光刻胶刻蚀液中浸渍至少5分钟。
优选地，所述光刻胶刻蚀液包括碱性氢氧化物和酸类缓蚀剂。
优选地，在光刻胶刻蚀液中浸渍一段时间后，所述预处理还包括用去离子水将所述半导体衬底冲洗干净，并用氮气吹干。
优选地，所述铜种子层厚度为
本发明提出的半导体器件的凸块封装方法，通过利用光刻胶蚀刻液对金属/金属化合物表面进行预处理，形成一个较为粗糙的表面，从而改善光刻胶在金属/金属化合物表面的附着力，以减少光刻胶脱落的风险和工艺缺陷的产生，提高工艺稳定性和器件的良率。由于光刻胶刻蚀是凸块封装工艺存在的一个工艺步骤，因此，在涂布工艺之前，加入光刻胶刻蚀流程对金属/金属化合物表面的预处理即可，因此该方法简单有效。
本发明另一方面提供一种半导体器件，其采用本发明提供的上述的凸块封装方法进行封装。
本发明提出的半导体器件，在封装时通过利用光刻胶蚀刻液对金属/金属化合物表面进行预处理，形成一个较为粗糙的表面，从而改善光刻胶在金属/金属化合物表面的附着力，以减少光刻胶脱落的风险和工艺缺陷的产生，提高工艺稳定性和器件的良率。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有技术中凸块封装方法的步骤流程图；
图2根据本发明一实施方式的凸块封装方法的步骤流程图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合图2对本发明的凸块封装方法做详细描述。
如图2所示，首先，执行步骤S201，提供半导体衬底，在所述半导体衬底上形成铜种子层。
其中，衬底可以是以下所提到的材料中的至少一种：硅、锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。作为示例，在本实施例中，半导体衬底为晶硅。
铜种子层可通过本领域常用方法形成，比如物理气相沉积(PVD)、电镀等方法。作为示例，在本实施例中，铜种子层通过PVD形成，其厚度为
接着，执行步骤S202，对所述半导体衬底进行预处理，以在所述铜种子层上形成粗糙的表面。所述预处理为将所述半导体衬底在光刻胶刻蚀液中浸渍一段时间后，用去离子水将所述半导体衬底冲洗干净，并用氮气吹干。其中，所述光刻胶刻蚀液中含有一些碱性氢氧化物和酸类缓蚀剂，因此当所述半导体衬底表面的铜种子层浸没在其中做预处理时，刻蚀液便会对铜种子层表面进行一个较弱的刻蚀效应，由于时间较短，因此便形成一个粗糙的表面，从而增加了光刻胶与铜种子层的接触面积，进而实现了增强光刻胶与铜种子层表面的粘附性。
进一步地，为了在铜种子层上形成粗糙表面，又不损害铜种子层，在光刻胶刻蚀液中的浸渍时间为一较短时间，比如5分钟。
接着，执行步骤S203，在所述铜种子层涂覆光刻胶，并进行曝光和显影。该步骤为本领域常用工艺步骤，采用符合要求的光刻胶材料、掩膜图案、曝光装置以及对应的显影液即可完成，在此不再赘述。
接着，执行步骤S204，通过电镀工艺，制作出符合厚度要求的金属凸块和/或布线。该步骤为凸块封装领域常用工艺步骤，根据需求选用合适的金属材料，比如铜，通过电镀方法形成符合厚度要求的金属凸块和/或布线即可，在此不再赘述。
至此完成了本实施例凸块封装方法的全部步骤，可以理解的是，在整个封装工艺中还可包括其他需要的步骤，比如在形成金属凸块和/或布线后，还包括去除光刻胶的步骤，其可采用本领域常用方法，在此不再赘述。
实施例二
本发明另外还提供一种半导体器件，其采用本发明上述实施例的凸块封装方法进行封装。此外，本发明还提供一种电子装置，其包括该半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图3所示。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种凸块封装方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成铜种子层；
对所述半导体衬底进行预处理，以在所述铜种子层上形成粗糙的表面；
在所述铜种子层上涂覆光刻胶，并进行曝光和显影。
2.根据权利要求1所述的凸块封装方法，其特征在于，所述预处理包括：
将所述半导体衬底在光刻胶刻蚀液中浸渍一段时间。
3.根据权利要求2所述的凸块封装方法，其特征在于，将所述半导体衬底在光刻胶刻蚀液中浸渍至少5分钟。
4.根据权利要求2或3所述的凸块封装方法，其特征在于，所述光刻胶刻蚀液包括碱性氢氧化物和酸类缓蚀剂。
5.根据权利要求2所述的凸块封装方法，其特征在于，
在光刻胶刻蚀液中浸渍一段时间后，所述预处理还包括用去离子水将所述半导体衬底冲洗干净，并用氮气吹干。
6.根据权利要求1所述的凸块封装方法，其特征在于，所述铜种子层厚度为
7.一种半导体器件，其特征在于，采用如权利要求1-6之一所述的凸块封装方法进行封装。
8.一种电子装置，其特征在于，包括如权利要求7所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507412.9A CN106469655A (zh) | 2015-08-18 | 2015-08-18 | 凸块封装方法、半导体器件及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507412.9A CN106469655A (zh) | 2015-08-18 | 2015-08-18 | 凸块封装方法、半导体器件及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106469655A true CN106469655A (zh) | 2017-03-01 |
Family
ID=58214639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510507412.9A Pending CN106469655A (zh) | 2015-08-18 | 2015-08-18 | 凸块封装方法、半导体器件及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106469655A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190026A (zh) * | 2019-06-06 | 2019-08-30 | 中芯长电半导体（江阴）有限公司 | 半导体制备方法 |
| US11469258B2 (en) | 2017-05-31 | 2022-10-11 | Beijing Boe Technology Development Co., Ltd. | Display panel and display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260216A (ja) * | 2008-03-19 | 2009-11-05 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| CN101882596A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 金属层的刻蚀方法 |
| CN102466986A (zh) * | 2010-11-09 | 2012-05-23 | 苏州瑞红电子化学品有限公司 | 一种防腐蚀碱性显影液组合物 |
| CN104342701A (zh) * | 2013-08-01 | 2015-02-11 | 三菱瓦斯化学株式会社 | 印刷电路板的制造方法 |
| CN104749816A (zh) * | 2015-04-14 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板和显示装置 |
-
2015
- 2015-08-18 CN CN201510507412.9A patent/CN106469655A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260216A (ja) * | 2008-03-19 | 2009-11-05 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| CN101882596A (zh) * | 2009-05-08 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 金属层的刻蚀方法 |
| CN102466986A (zh) * | 2010-11-09 | 2012-05-23 | 苏州瑞红电子化学品有限公司 | 一种防腐蚀碱性显影液组合物 |
| CN104342701A (zh) * | 2013-08-01 | 2015-02-11 | 三菱瓦斯化学株式会社 | 印刷电路板的制造方法 |
| CN104749816A (zh) * | 2015-04-14 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11469258B2 (en) | 2017-05-31 | 2022-10-11 | Beijing Boe Technology Development Co., Ltd. | Display panel and display device |
| CN110190026A (zh) * | 2019-06-06 | 2019-08-30 | 中芯长电半导体（江阴）有限公司 | 半导体制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107636813B (zh) | 具有高密度管芯至管芯连接的半导体封装及其制造方法 | |
| CN103383923B (zh) | 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb) | |
| US10177083B2 (en) | Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages | |
| CN102194740B (zh) | 半导体器件及其形成方法 | |
| US9510454B2 (en) | Integrated interposer with embedded active devices | |
| US9520350B2 (en) | Bumpless build-up layer (BBUL) semiconductor package with ultra-thin dielectric layer | |
| US9368566B2 (en) | Package on package (PoP) integrated device comprising a capacitor in a substrate | |
| CN103681367A (zh) | 封装方法和封装器件 | |
| CN105448898B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN103000574A (zh) | 形成具有响应于外部刺激的有源区域的半导体管芯的方法 | |
| CN104752236A (zh) | 用于封装应用的两步模塑研磨 | |
| JP2015065437A (ja) | スタックｉｃの静電放電（ｅｓｄ）保護 | |
| CN103325727A (zh) | 形成扇出封装体叠层器件的半导体方法和器件 | |
| US10714386B2 (en) | Integrated circuit interconnect structure having metal oxide adhesive layer | |
| CN103178047A (zh) | 半导体器件及其制作方法 | |
| CN104867909B (zh) | 用于有源装置的嵌入式管芯再分布层 | |
| KR101946504B1 (ko) | 수동 디바이스들의 웨이퍼 레벨 통합 | |
| CN102637713B (zh) | 一种含有金属微凸点的图像传感器封装方法 | |
| CN102812542B (zh) | 用于改进结合强度的裸片的表面制备 | |
| WO2016028637A1 (en) | Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal | |
| CN105514047A (zh) | 一种晶圆级封装方法 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| CN106469655A (zh) | 凸块封装方法、半导体器件及电子装置 | |
| US20140287558A1 (en) | Package including an interposer having at least one topological feature | |
| US8802556B2 (en) | Barrier layer on bump and non-wettable coating on trace |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170301 |