JP2000188305A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000188305A JP2000188305A JP10364236A JP36423698A JP2000188305A JP 2000188305 A JP2000188305 A JP 2000188305A JP 10364236 A JP10364236 A JP 10364236A JP 36423698 A JP36423698 A JP 36423698A JP 2000188305 A JP2000188305 A JP 2000188305A
- Authority
- JP
- Japan
- Prior art keywords
- metal post
- wiring layer
- layer
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
とポリイミド樹脂層Ｒとの界面にＳｉ3Ｎ4膜ＳＮを形成
し、熱硬化前のイミド樹脂とＣｕの反応を防止する。
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
とポリイミド樹脂層Ｒとの界面にＳｉ3Ｎ4膜ＳＮを形成
し、熱硬化前のイミド樹脂とＣｕの反応を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
ize Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐに採用されるポリイミド膜の劣化防止、メタルポスト
頭部の加工に関する。
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
ize Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐに採用されるポリイミド膜の劣化防止、メタルポスト
頭部の加工に関する。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【０００４】ウエーハＣＳＰの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
【０００５】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【０００６】一方、再配線型は、図１０に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【０００７】封止樹脂型は、メタルポストを１００μｍ
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【０００８】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
【０００９】
【発明が解決しようとする課題】しかし図１０では、配
線層５３はＣｕメッキで形成され、しかも絶縁層５４
は、液状の硬化前のポリイミド樹脂を塗布し、これを温
度３００〜４００°Ｃ程度でイミド化させて熱硬化させ
ている。
線層５３はＣｕメッキで形成され、しかも絶縁層５４
は、液状の硬化前のポリイミド樹脂を塗布し、これを温
度３００〜４００°Ｃ程度でイミド化させて熱硬化させ
ている。
【００１０】しかしこのイミド化の時に、Ｃｕがイミド
化前の樹脂と反応し、ポリイミド樹脂の膜質劣化を発生
させる問題があった。
化前の樹脂と反応し、ポリイミド樹脂の膜質劣化を発生
させる問題があった。
【００１１】従って、ポリイミド樹脂と配線層との間の
接着性、耐湿性が劣化する問題があった。
接着性、耐湿性が劣化する問題があった。
【００１２】またメタルポスト５５を完全に覆うように
ポリイミド樹脂を塗布し、その上面を研磨して、前記メ
タルポストの頭部を露出させていた。しかしこの研磨工
程は、その制御が非常に難しく、またメタルポストの露
出部が汚染され、半田ボール５６の信頼性が低下する問
題もあった。
ポリイミド樹脂を塗布し、その上面を研磨して、前記メ
タルポストの頭部を露出させていた。しかしこの研磨工
程は、その制御が非常に難しく、またメタルポストの露
出部が汚染され、半田ボール５６の信頼性が低下する問
題もあった。
【００１３】本発明は、前記問題点を解決するものであ
る。
る。
【００１４】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、Ｃｕを主材料とする配線とこの上をカバー
するポリイミド樹脂との界面に、Ｓｉ3Ｎ4膜を設けるこ
とで解決するものである。
みてなされ、Ｃｕを主材料とする配線とこの上をカバー
するポリイミド樹脂との界面に、Ｓｉ3Ｎ4膜を設けるこ
とで解決するものである。
【００１５】Ｓｉ3Ｎ4膜は、ＳｉＯ２膜よりもバリア材
として優れ、しかもプラズマＣＶＤ法は、ステップカバ
レージも優れている。従ってＣｕから成る配線をＳｉ3
Ｎ4膜でカバーすれば、イミド化時の高温反応でイミド
樹脂がＣｕと反応することがない。
として優れ、しかもプラズマＣＶＤ法は、ステップカバ
レージも優れている。従ってＣｕから成る配線をＳｉ3
Ｎ4膜でカバーすれば、イミド化時の高温反応でイミド
樹脂がＣｕと反応することがない。
【００１６】特に、絶縁層をホトリソグラフィで開口し
てメタルポストの頭部が露出されているので、半田ボー
ル（または半田バンプ）が固着されるメタルポストの領
域を除いて、絶縁層と配線層の界面にＳｉ3Ｎ4膜を設け
れば、Ｃｕから成るメタルポストとイミド樹脂の反応も
防止できる。
てメタルポストの頭部が露出されているので、半田ボー
ル（または半田バンプ）が固着されるメタルポストの領
域を除いて、絶縁層と配線層の界面にＳｉ3Ｎ4膜を設け
れば、Ｃｕから成るメタルポストとイミド樹脂の反応も
防止できる。
【００１７】第２に、半田ボール（または半田バンプ）
が固着されるメタルポストの領域に対応する絶縁層をド
ライエッチングして露出領域が設けられると、メタルポ
ストの頭部がクリーンな状態で形成でき、半田ボールの
固着性が改善される。
が固着されるメタルポストの領域に対応する絶縁層をド
ライエッチングして露出領域が設けられると、メタルポ
ストの頭部がクリーンな状態で形成でき、半田ボールの
固着性が改善される。
【００１８】第３に、第１の絶縁層、前記配線層および
前記メタルポストを含むチップ表面にプラズマＣＶＤ法
でＳｉ3Ｎ4膜を被覆し、前記メタルポストの頭部を覆う
様にチップ表面に、熱硬化型のポリイミド膜を被覆し、
前記メタルポストの頭部に対応する前記ポリイミド膜お
よび前記Ｓｉ3Ｎ4膜をエッチングして、半田ボールを固
着する固着部を開口し、前記半田ボールを固着する開口
部を介して前記メタルポスト上に前記半田ボールを形成
すれば、前述したようにＣｕから成る配線層、Ｃｕから
成るメタルポストとイミド層の反応を防止しつつ、Ｓｉ
3Ｎ4膜で保護されたメタルポストを例えばエッチング等
で露出できるため、半田ボールとの接合面をクリーンに
でき、半田ボールの信頼性を向上させることができる。
前記メタルポストを含むチップ表面にプラズマＣＶＤ法
でＳｉ3Ｎ4膜を被覆し、前記メタルポストの頭部を覆う
様にチップ表面に、熱硬化型のポリイミド膜を被覆し、
前記メタルポストの頭部に対応する前記ポリイミド膜お
よび前記Ｓｉ3Ｎ4膜をエッチングして、半田ボールを固
着する固着部を開口し、前記半田ボールを固着する開口
部を介して前記メタルポスト上に前記半田ボールを形成
すれば、前述したようにＣｕから成る配線層、Ｃｕから
成るメタルポストとイミド層の反応を防止しつつ、Ｓｉ
3Ｎ4膜で保護されたメタルポストを例えばエッチング等
で露出できるため、半田ボールとの接合面をクリーンに
でき、半田ボールの信頼性を向上させることができる。
【００１９】第４に、ドライエッチングにより開口され
れば、スパッタ性も付加されるため、更にメタルポスト
の露出部をクリーンにできる。
れば、スパッタ性も付加されるため、更にメタルポスト
の露出部をクリーンにできる。
【００２０】
【発明の実施の形態】次に、本発明の実施形態について
説明する。
説明する。
【００２１】図９に於いて、図番１は、通常のワイヤボ
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
【００２２】またこのコンタクトホールＣの下層には、
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
【００２３】ここで、本実施例は、ＭＯＳ型で説明して
いるが、ＢＩＰでも良い事は言うまでもない。
いるが、ＢＩＰでも良い事は言うまでもない。
【００２４】また本構造は、一般には一層メタル、２層
メタル…と呼ばれるＩＣである。
メタル…と呼ばれるＩＣである。
【００２５】更には、パッシベーション膜を図番３で示
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現し、半田ボールの高さ
を一定にしている。
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現し、半田ボールの高さ
を一定にしている。
【００２６】またＡｌ電極１上には、窒化Ｔｉ膜５が形
成されている。
成されている。
【００２７】このパッシベーション膜３と絶縁樹脂層ｒ
は、窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここ
には、配線層のメッキ電極（シード層）としてＣｕの薄
膜層６が形成される。そしてこの上には、Ｃｕメッキに
よる配線層７が形成される。ここで、配線層７を含むチ
ップ全面に本発明のポイントであるＳｉ3Ｎ4膜ＳＮが被
覆され、ポリイミド樹脂から成る樹脂層Ｒが形成され
る。
は、窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここ
には、配線層のメッキ電極（シード層）としてＣｕの薄
膜層６が形成される。そしてこの上には、Ｃｕメッキに
よる配線層７が形成される。ここで、配線層７を含むチ
ップ全面に本発明のポイントであるＳｉ3Ｎ4膜ＳＮが被
覆され、ポリイミド樹脂から成る樹脂層Ｒが形成され
る。
【００２８】ポリイミド樹脂Ｒは、液状のイミド樹脂で
用意され、ウェハ全面にスピンオンされ、厚さ２０〜６
０μｍ程度で形成される。その後、このイミド樹脂は、
熱硬化反応により重合される。温度は、３００〜４００
°Ｃ程度である。しかし熱硬化前のイミド樹脂は、非常
に活性でありＣｕと反応し、その界面を悪化させる問題
がある。しかし、配線層の表面にはＳｉ3Ｎ4膜ＳＮが被
覆されているため、このＣｕとの反応を防止することが
できる。ここでＳｉ3Ｎ4膜の膜厚は、１０００〜３００
０Å程度である。
用意され、ウェハ全面にスピンオンされ、厚さ２０〜６
０μｍ程度で形成される。その後、このイミド樹脂は、
熱硬化反応により重合される。温度は、３００〜４００
°Ｃ程度である。しかし熱硬化前のイミド樹脂は、非常
に活性でありＣｕと反応し、その界面を悪化させる問題
がある。しかし、配線層の表面にはＳｉ3Ｎ4膜ＳＮが被
覆されているため、このＣｕとの反応を防止することが
できる。ここでＳｉ3Ｎ4膜の膜厚は、１０００〜３００
０Å程度である。
【００２９】また膜ＳＮは、バリア性が優れた絶縁膜で
良いが、ＳｉＯ２膜は、バリア性に劣る。しかしＳｉＯ
２膜を採用する場合は、Ｓｉ3Ｎ4膜よりもその膜厚を厚
くする必要があり。またＳｉ3Ｎ4膜は、プラズマＣＶＤ
法で形成できるので、そのステップカバレージも優れ、
好ましい。
良いが、ＳｉＯ２膜は、バリア性に劣る。しかしＳｉＯ
２膜を採用する場合は、Ｓｉ3Ｎ4膜よりもその膜厚を厚
くする必要があり。またＳｉ3Ｎ4膜は、プラズマＣＶＤ
法で形成できるので、そのステップカバレージも優れ、
好ましい。
【００３０】更には、後述する製造方法から明らかとな
るが、メタルポスト８を形成した後、樹脂層Ｒを被覆す
るので、Ｃｕから成る配線層７とイミド層の反応を防止
するばかりでなく、Ｃｕから成るメタルポスト８とイミ
ド層の反応も防止できる。
るが、メタルポスト８を形成した後、樹脂層Ｒを被覆す
るので、Ｃｕから成る配線層７とイミド層の反応を防止
するばかりでなく、Ｃｕから成るメタルポスト８とイミ
ド層の反応も防止できる。
【００３１】続いて、配線層７の端部に開口部９が形成
され、この開口部９には、メタルポスト８の頭部が顔を
出し、メタルポスト８の頭部には、下層からＮｉ１０、
Ａｕ１１が形成されているため、実際はＡｕが開口部９
から露出している。
され、この開口部９には、メタルポスト８の頭部が顔を
出し、メタルポスト８の頭部には、下層からＮｉ１０、
Ａｕ１１が形成されているため、実際はＡｕが開口部９
から露出している。
【００３２】Ｃｕから成るメタルポスト８の上に直接半
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【００３３】ここでＮｉ、Ａｕは、電解メッキで形成さ
れるが無電解メッキでも良い。またＡｕの代わりにＰ
ｔ，Ｐｄが用いられても良い。
れるが無電解メッキでも良い。またＡｕの代わりにＰ
ｔ，Ｐｄが用いられても良い。
【００３４】更には、Ａｕの薄膜層１１の上には、半田
ボール１２が形成される。
ボール１２が形成される。
【００３５】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
【００３６】続いて図９の構造について図１より簡単に
その製造方法について説明する。
その製造方法について説明する。
【００３７】まず、Ａｌ電極１を有するＬＳＩが形成さ
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
【００３８】ここではドレイン電極が露出する層間絶縁
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
【００３９】ここでは、パシベーション膜３を形成し、
この後開口した開口部Ｃにバリアメタルを形成するのと
違い、バリアメタルとしての窒化Ｔｉ膜も含めてホトレ
ジストで一度に形成でき、工程数の簡略が可能となる。
この後開口した開口部Ｃにバリアメタルを形成するのと
違い、バリアメタルとしての窒化Ｔｉ膜も含めてホトレ
ジストで一度に形成でき、工程数の簡略が可能となる。
【００４０】また窒化Ｔｉ膜５は、後に形成するＣｕの
薄膜層６のバリアメタルとして機能させている。しかも
窒化Ｔｉ膜は、反射防止膜として有効であることにも着
目している。つまりパターニングの際に使用されるレジ
ストのハレーション防止としても有効である。ハレーシ
ョン防止として最低１２００Å〜１３００Å程度必要で
あり、またこれにバリアメタルの機能を兼ね備えるため
には、２０００Å〜３０００Å程度が好ましい。これ以
上厚く形成されると、今度は窒化Ｔｉ膜が原因で発生す
るストレスが発生する。
薄膜層６のバリアメタルとして機能させている。しかも
窒化Ｔｉ膜は、反射防止膜として有効であることにも着
目している。つまりパターニングの際に使用されるレジ
ストのハレーション防止としても有効である。ハレーシ
ョン防止として最低１２００Å〜１３００Å程度必要で
あり、またこれにバリアメタルの機能を兼ね備えるため
には、２０００Å〜３０００Å程度が好ましい。これ以
上厚く形成されると、今度は窒化Ｔｉ膜が原因で発生す
るストレスが発生する。
【００４１】またＡｌ電極１と窒化Ｔｉ膜５がパターニ
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照） 続いて、パッシベーション膜３の表面に絶縁樹脂層ｒが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用されている。
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照） 続いて、パッシベーション膜３の表面に絶縁樹脂層ｒが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用されている。
【００４２】この感光性ポリイミド膜を採用すること
で、図２の開口部Ｋのパターニングに於いて、別途ホト
レジストを形成して開口部Ｋを形成する必要が無くな
り、工程の簡略化が実現できる。しかもこのポリイミド
膜は、平坦化の目的でも採用されている。つまり半田ボ
ールの高さが全ての領域において均一である為には、配
線層７もフラットに精度良く形成される必要があり、そ
の為にポリイミド樹脂を塗布してその表面をフラットに
している。
で、図２の開口部Ｋのパターニングに於いて、別途ホト
レジストを形成して開口部Ｋを形成する必要が無くな
り、工程の簡略化が実現できる。しかもこのポリイミド
膜は、平坦化の目的でも採用されている。つまり半田ボ
ールの高さが全ての領域において均一である為には、配
線層７もフラットに精度良く形成される必要があり、そ
の為にポリイミド樹脂を塗布してその表面をフラットに
している。
【００４３】ここでＡｌ電極１はＬＳＩの外部接続用の
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照） 続いて全面にＣｕの薄膜層６を形成する。このＣｕの薄
膜層６は、後に配線層７のメッキ電極となり、約１００
０〜２０００Å程度である。
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照） 続いて全面にＣｕの薄膜層６を形成する。このＣｕの薄
膜層６は、後に配線層７のメッキ電極となり、約１００
０〜２０００Å程度である。
【００４４】続いて、全面に例えばホトレジスト層ＰＲ
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 更に、このホトレジストＰＲ１の開口部に露出するＣｕ
の薄膜層６をメッキ電極とし、配線層７を形成する。こ
の配線層７は機械的強度を確保するために２〜５μｍ程
度に厚く形成する必要がある。ここでは、メッキ法を用
いて形成したが、蒸着やスパッタリング等で形成しても
良い。
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 更に、このホトレジストＰＲ１の開口部に露出するＣｕ
の薄膜層６をメッキ電極とし、配線層７を形成する。こ
の配線層７は機械的強度を確保するために２〜５μｍ程
度に厚く形成する必要がある。ここでは、メッキ法を用
いて形成したが、蒸着やスパッタリング等で形成しても
良い。
【００４５】この後、ホトレジスト層ＰＲ２を除去す
る。（以上図４参照） 続いて、メタルポスト８が形成される領域に対応する配
線層７を露出したホトレジストＰＲ２が形成され、この
露出部に電解メッキでＣｕのメタルポスト８が形成され
る。これもＣｕの薄膜層６がメッキ電極として活用され
る。このメタルポストは、３０〜４０μｍ程度の高さに
形成され、更にＮｉ１０が電解メッキで約１μｍ、Ａｕ
１１が電解メッキで約５０００Åで形成される。
る。（以上図４参照） 続いて、メタルポスト８が形成される領域に対応する配
線層７を露出したホトレジストＰＲ２が形成され、この
露出部に電解メッキでＣｕのメタルポスト８が形成され
る。これもＣｕの薄膜層６がメッキ電極として活用され
る。このメタルポストは、３０〜４０μｍ程度の高さに
形成され、更にＮｉ１０が電解メッキで約１μｍ、Ａｕ
１１が電解メッキで約５０００Åで形成される。
【００４６】Ｃｕ８、Ｎｉ１０、Ａｕ１１が連続されて
形成されるため、長時間放置されないので、Ｃｕの酸化
防止、Ｎｉの酸化防止が実現できる。（以上図５参照） 続いて、ホトレジストＰＲ２を除去し、配線層７をマス
クとしてＣｕの薄膜層６を除去する。
形成されるため、長時間放置されないので、Ｃｕの酸化
防止、Ｎｉの酸化防止が実現できる。（以上図５参照） 続いて、ホトレジストＰＲ２を除去し、配線層７をマス
クとしてＣｕの薄膜層６を除去する。
【００４７】次に示す工程は、本発明のポイントとなる
工程であり、配線層７、メタルポスト８も含めて全表面
にプラズマＣＶＤ法でＳｉ3Ｎ4膜ＳＮを被着する。
工程であり、配線層７、メタルポスト８も含めて全表面
にプラズマＣＶＤ法でＳｉ3Ｎ4膜ＳＮを被着する。
【００４８】これは、後の工程で形成されるイミド樹脂
が活性であり、Ｃｕと反応する。従って配線層７、メタ
ルポスト８は、全てこのＳｉ3Ｎ4膜ＳＮでカバーする必
要がある。
が活性であり、Ｃｕと反応する。従って配線層７、メタ
ルポスト８は、全てこのＳｉ3Ｎ4膜ＳＮでカバーする必
要がある。
【００４９】ここでは、Ｎｉ１０、Ａｕ１１も含めたメ
タルポスト８を形成した後に、Ｓｉ3Ｎ4膜ＳＮを形成し
ているので、配線層７、メタルポスト８も含めてカバー
することができる。またパターニングされて露出してい
る側面Ｍも一緒に保護する必要があるが、ここでは、両
者をパターニングした後にＳｉ3Ｎ4膜を被覆しているの
で、側面Ｍも一緒に保護される。
タルポスト８を形成した後に、Ｓｉ3Ｎ4膜ＳＮを形成し
ているので、配線層７、メタルポスト８も含めてカバー
することができる。またパターニングされて露出してい
る側面Ｍも一緒に保護する必要があるが、ここでは、両
者をパターニングした後にＳｉ3Ｎ4膜を被覆しているの
で、側面Ｍも一緒に保護される。
【００５０】続いてＳｉ3Ｎ4膜ＳＮで保護された状態
で、イミド樹脂Ｒを全面に塗布する。
で、イミド樹脂Ｒを全面に塗布する。
【００５１】この樹脂も感光性樹脂で、熱硬化反応で硬
化される。
化される。
【００５２】この感光性樹脂により、図８に示す工程の
簡略化、表面のフラット性が実現できる。
簡略化、表面のフラット性が実現できる。
【００５３】また絶縁樹脂層Ｒ、ｒは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
【００５４】本工程では、スピンオンで塗布し、一回の
スピンで２０〜３０μｍ程度の膜厚に形成できるように
調整してある。この結果、この膜厚よりも大きな気泡
は、膜の厚みが薄い故に弾けて消える。またこの膜厚よ
りも小さい気泡は、スピンオンの遠心力で外部へ飛ばさ
れる樹脂と一緒に外に飛ばされ、気泡無しの膜が形成で
きる。
スピンで２０〜３０μｍ程度の膜厚に形成できるように
調整してある。この結果、この膜厚よりも大きな気泡
は、膜の厚みが薄い故に弾けて消える。またこの膜厚よ
りも小さい気泡は、スピンオンの遠心力で外部へ飛ばさ
れる樹脂と一緒に外に飛ばされ、気泡無しの膜が形成で
きる。
【００５５】また絶縁樹脂層Ｒは、膜厚として５０μｍ
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成する。（以上図７参照） 続いて、例えばメタルマスクＭＳを採用し、メタルマス
クの開口部がメタルポスト８の頭部に位置するように調
整され、露光・現像により、メタルポスト頭部のポリイ
ミド層Ｒに開口部２０を形成する。開口部の開口径は、
５０μｍ程度がよい。図に示されるように、メタルマス
クＭＳと絶縁樹脂層Ｒとの距離により、露光部の周辺
は、その光がぼける。つまり周辺の光強度が主とする領
域よりも弱くなり、その結果開口部２０の側壁は、垂直
に開口されず傾斜を有するようになる。
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成する。（以上図７参照） 続いて、例えばメタルマスクＭＳを採用し、メタルマス
クの開口部がメタルポスト８の頭部に位置するように調
整され、露光・現像により、メタルポスト頭部のポリイ
ミド層Ｒに開口部２０を形成する。開口部の開口径は、
５０μｍ程度がよい。図に示されるように、メタルマス
クＭＳと絶縁樹脂層Ｒとの距離により、露光部の周辺
は、その光がぼける。つまり周辺の光強度が主とする領
域よりも弱くなり、その結果開口部２０の側壁は、垂直
に開口されず傾斜を有するようになる。
【００５６】また、現像後は２００℃〜３５０°Ｃ程度
の温度下でポリイミド層をベーキングするとよい。
の温度下でポリイミド層をベーキングするとよい。
【００５７】更には、開口部２０には、Ｓｉ3Ｎ4膜ＳＮ
が露出しているので、ポリイミド層Ｒの開口部２０をマ
スクとしてＳｉ3Ｎ4膜ＳＮが取り除かれる。
が露出しているので、ポリイミド層Ｒの開口部２０をマ
スクとしてＳｉ3Ｎ4膜ＳＮが取り除かれる。
【００５８】ここで絶縁樹脂層Ｒの開口部は、等方的に
エッチングされる。形状が球状になるので、半田ボール
１２を載置する上で有利である。
エッチングされる。形状が球状になるので、半田ボール
１２を載置する上で有利である。
【００５９】またＳｉ3Ｎ4膜は、ドライエッチングで開
口されるので、半田ボール１２との接合部は、スパッタ
性も有るためクリーンな状態となる。
口されるので、半田ボール１２との接合部は、スパッタ
性も有るためクリーンな状態となる。
【００６０】ここでは、前記開口部の形成に於いて、エ
ッチングの代わりに研磨法を用いても良い。（以上図８
参照） 最後に、用意した半田ボール１２を前記開口部２０に搭
載し、リフローする。そして、半導体基板をダイシング
工程により、スクライブラインに沿ってチップに分割
し、チップサイズ・パッケージとして完成する。
ッチングの代わりに研磨法を用いても良い。（以上図８
参照） 最後に、用意した半田ボール１２を前記開口部２０に搭
載し、リフローする。そして、半導体基板をダイシング
工程により、スクライブラインに沿ってチップに分割
し、チップサイズ・パッケージとして完成する。
【００６１】ここで半田を溶融するタイミングは、ダイ
シングの前である。図８で図示してあるように、開口部
２０を形成した後、ウェハ全面に保護シートを貼り付
け、表面を保護しながらバックグラインドをする。
シングの前である。図８で図示してあるように、開口部
２０を形成した後、ウェハ全面に保護シートを貼り付
け、表面を保護しながらバックグラインドをする。
【００６２】半田ボールを形成した後に保護シートを貼
ると、半田ボールと保護シートとで形成される隙間にバ
ックグラインド時に流れる水が入り保護シールが剥がれ
てしまう問題があった。また高温度雰囲気にさらされる
と、バックグラインド時の熱歪みが原因で、傷を介して
割れる恐れがある。そのため、開口部２０のドライエッ
チングで高熱になるため、このドライエッチング後に保
護シートを貼り合わせてバックグラインドすれば、水の
侵入もなく、更には熱歪みによるクラック等の防止も実
現できる。
ると、半田ボールと保護シートとで形成される隙間にバ
ックグラインド時に流れる水が入り保護シールが剥がれ
てしまう問題があった。また高温度雰囲気にさらされる
と、バックグラインド時の熱歪みが原因で、傷を介して
割れる恐れがある。そのため、開口部２０のドライエッ
チングで高熱になるため、このドライエッチング後に保
護シートを貼り合わせてバックグラインドすれば、水の
侵入もなく、更には熱歪みによるクラック等の防止も実
現できる。
【００６３】以上、本発明は、再配線型で説明してきた
が、樹脂封止型でも実施できることは言うまでもない。
が、樹脂封止型でも実施できることは言うまでもない。
【００６４】
【発明の効果】本発明によれば、配線層とポリイミド樹
脂層Ｒとの界面に、Ｓｉ3Ｎ4膜が設けられてあるので、
硬化前のイミド樹脂とＣｕとの反応を防止することがで
きる。またメタルポスト、Ｃｕの薄膜層の側面もＳｉ3
Ｎ4膜でカバーされ、前記反応を防止することができ
る。
脂層Ｒとの界面に、Ｓｉ3Ｎ4膜が設けられてあるので、
硬化前のイミド樹脂とＣｕとの反応を防止することがで
きる。またメタルポスト、Ｃｕの薄膜層の側面もＳｉ3
Ｎ4膜でカバーされ、前記反応を防止することができ
る。
【００６５】従って、Ｃｕの配線層、Ｃｕの薄膜層とポ
リイミド樹脂との界面は、反応もなく安定した状態で形
成されるため、耐湿性、膨れ等を防止することができ、
歩留まりの向上を実現できる。
リイミド樹脂との界面は、反応もなく安定した状態で形
成されるため、耐湿性、膨れ等を防止することができ、
歩留まりの向上を実現できる。
【００６６】また半田ボール（または半田バンプ）が固
着されるメタルポストの領域に対応する絶縁層をドライ
エッチングして露出領域が設けられので、メタルポスト
の頭部がクリーンな状態で形成でき、半田ボールの固着
性が改善される。
着されるメタルポストの領域に対応する絶縁層をドライ
エッチングして露出領域が設けられので、メタルポスト
の頭部がクリーンな状態で形成でき、半田ボールの固着
性が改善される。
【００６７】また、第１の絶縁層、前記配線層および前
記メタルポストを含むチップ表面にプラズマＣＶＤ法で
Ｓｉ3Ｎ4膜を被覆し、前記メタルポストの頭部を覆う様
にチップ表面に、熱硬化型のポリイミド膜を被覆し、前
記メタルポストの頭部に対応する前記ポリイミド膜およ
び前記Ｓｉ3Ｎ4膜をエッチングして、半田ボールを固着
する固着部を開口し、前記半田ボールを固着する開口部
を介して前記メタルポスト上に前記半田ボールを形成す
るので、前述したようにＣｕから成る配線層、Ｃｕから
成るメタルポストとイミド層の反応を防止しつつ、Ｓｉ
3Ｎ4膜で保護されたメタルポストを例えばエッチング等
で露出できるため、半田ボールとの接合面をクリーンに
でき、半田ボールの信頼性を向上させることができる。
記メタルポストを含むチップ表面にプラズマＣＶＤ法で
Ｓｉ3Ｎ4膜を被覆し、前記メタルポストの頭部を覆う様
にチップ表面に、熱硬化型のポリイミド膜を被覆し、前
記メタルポストの頭部に対応する前記ポリイミド膜およ
び前記Ｓｉ3Ｎ4膜をエッチングして、半田ボールを固着
する固着部を開口し、前記半田ボールを固着する開口部
を介して前記メタルポスト上に前記半田ボールを形成す
るので、前述したようにＣｕから成る配線層、Ｃｕから
成るメタルポストとイミド層の反応を防止しつつ、Ｓｉ
3Ｎ4膜で保護されたメタルポストを例えばエッチング等
で露出できるため、半田ボールとの接合面をクリーンに
でき、半田ボールの信頼性を向上させることができる。
【００６８】更に、ドライエッチングにより開口されれ
ば、スパッタ性も付加されるため、更にメタルポストの
露出部をクリーンにできる。
ば、スパッタ性も付加されるため、更にメタルポストの
露出部をクリーンにできる。
【図１】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図３】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図４】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図５】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図６】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図７】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図８】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図９】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図１０】 従来のチップサイズパッケージを説明する
図である。
図である。
【図１１】 従来のチップサイズパッケージを説明する
図である。
図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 政治 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高尾 幸弘 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 篠木 裕之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (6)
- 【請求項１】 金属材料から成る金属電極パッドに接続
され、チップ表面に延在するＣｕを主材料とする配線層
と、 この配線層を含むチップ表面を被覆する熱硬化型の樹脂
から成る絶縁層と、前記配線層上の前記絶縁層に形成さ
れた開口部と、 この開口部に形成されたメタルポストと、 このメタルポストに固着された半田ボール（または半田
バンプ）とを具備する半導体装置に於いて、 前記半田ボール（または半田バンプ）が固着される前記
メタルポストの領域を除いて、前記絶縁層と前記配線層
の界面および前記絶縁層と前記メタルポストの界面には
Ｓｉ3Ｎ4膜が設けられる事を特徴とする半導体装置。 - 【請求項２】 金属材料から成る金属電極パッドに接続
され、チップ表面に延在するＣｕを主材料とする配線層
と、 この配線層を含むチップ表面を被覆する熱硬化型の樹脂
から成る絶縁層と、前記配線層上の前記絶縁層に形成さ
れた開口部と、 この開口部に形成されたメタルポストと、 このメタルポストに固着された半田ボール（または半田
バンプ）とを具備する半導体装置に於いて、 前記半田ボールが固着される前記メタルポストの領域
は、前記絶縁層がドライエッチングされて形成される露
出領域が設けられ、この露出領域に半田ボールが固着さ
れる事を特徴とする半導体装置。 - 【請求項３】 金属材料を被着し、パターニングするこ
とにより金属電極パッドを形成し、 前記金属電極パッドの一部を露出する第１の開口部を有
する第１の絶縁層を形成し、 前記第１の開口部から露出する前記金属電極パッド上
に、チップ表面に延在するＣｕより成る配線層を形成
し、 前記配線層上にＣｕから成るメタルポストを形成し、 前記第１の絶縁層、前記配線層および前記メタルポスト
を含むチップ表面にプラズマＣＶＤ法でＳｉ3Ｎ4膜を被
覆し、 前記メタルポストの頭部を覆う様にチップ表面に、ポリ
イミド膜を被覆し、 前記メタルポストの頭部に対応する前記ポリイミド膜お
よび前記Ｓｉ3Ｎ4膜をエッチングして、半田ボールを固
着する固着部を開口し、 前記半田ボールを固着する開口部を介して前記メタルポ
スト上に前記半田ボールを形成する事を特徴とする半導
体装置の製造方法。 - 【請求項４】 前記半田ボールを固着する固着部は、ド
ライエッチングにより開口される請求項３に記載の半導
体装置の製造方法。 - 【請求項５】 前記ポリイミド膜は、熱硬化性または感
光性である請求項３に記載の半導体装置の製造方法。 - 【請求項６】 前記半田ボールを固着する開口部は、研
磨により露出される請求項３に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36423698A JP3813367B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36423698A JP3813367B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188305A true JP2000188305A (ja) | 2000-07-04 |
| JP3813367B2 JP3813367B2 (ja) | 2006-08-23 |
Family
ID=18481322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36423698A Expired - Fee Related JP3813367B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813367B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080273A2 (en) * | 2001-03-30 | 2002-10-10 | Intel Corporation | Alternate bump metallurgy bars for power and ground routing |
| JP2005513759A (ja) * | 2001-07-14 | 2005-05-12 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子及びその形成方法 |
| US6954001B2 (en) | 2001-12-20 | 2005-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a diffusion layer |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| JP2006269804A (ja) * | 2005-03-24 | 2006-10-05 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2006310426A (ja) * | 2005-04-27 | 2006-11-09 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| KR100726919B1 (ko) | 2005-12-12 | 2007-06-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2010135554A (ja) * | 2008-12-04 | 2010-06-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2012007978A (ja) * | 2010-06-24 | 2012-01-12 | On Semiconductor Trading Ltd | 半導体集積回路 |
| JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
| JP2013138260A (ja) * | 2003-09-22 | 2013-07-11 | Intel Corp | 小型電子機器、その形成方法、およびシステム |
| US8624242B2 (en) | 2011-12-13 | 2014-01-07 | Semiconductor Components Industries, Llc | Semiconductor integrated circuit |
| US9093322B2 (en) | 2007-07-13 | 2015-07-28 | Intel Mobile Communications GmbH | Semiconductor device |
| JP2016184619A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2022535603A (ja) * | 2019-12-30 | 2022-08-09 | チップモア テクノロジー コーポレーション リミテッド | 封止構造及びその成形方法 |
-
1998
- 1998-12-22 JP JP36423698A patent/JP3813367B2/ja not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080273A3 (en) * | 2001-03-30 | 2003-07-03 | Intel Corp | Alternate bump metallurgy bars for power and ground routing |
| WO2002080273A2 (en) * | 2001-03-30 | 2002-10-10 | Intel Corporation | Alternate bump metallurgy bars for power and ground routing |
| CN100440504C (zh) * | 2001-03-30 | 2008-12-03 | 英特尔公司 | 电源布线和接地布线的由交错凸起冶金法形成的条的方法 |
| JP2005513759A (ja) * | 2001-07-14 | 2005-05-12 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子及びその形成方法 |
| JP4704679B2 (ja) * | 2001-07-14 | 2011-06-15 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子のアンダーバンプ金属 |
| US6954001B2 (en) | 2001-12-20 | 2005-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a diffusion layer |
| US10249588B2 (en) | 2003-09-22 | 2019-04-02 | Intel Corporation | Designs and methods for conductive bumps |
| JP2013138260A (ja) * | 2003-09-22 | 2013-07-11 | Intel Corp | 小型電子機器、その形成方法、およびシステム |
| US9543261B2 (en) | 2003-09-22 | 2017-01-10 | Intel Corporation | Designs and methods for conductive bumps |
| US11201129B2 (en) | 2003-09-22 | 2021-12-14 | Intel Corporation | Designs and methods for conductive bumps |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| US7956460B2 (en) | 2004-12-28 | 2011-06-07 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
| US8269347B2 (en) | 2004-12-28 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor chip, electrode structure therefor and method for forming same |
| JP2006269804A (ja) * | 2005-03-24 | 2006-10-05 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP4663391B2 (ja) * | 2005-04-27 | 2011-04-06 | ローム株式会社 | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| JP2006310426A (ja) * | 2005-04-27 | 2006-11-09 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| KR100726919B1 (ko) | 2005-12-12 | 2007-06-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US9093322B2 (en) | 2007-07-13 | 2015-07-28 | Intel Mobile Communications GmbH | Semiconductor device |
| JP2010135554A (ja) * | 2008-12-04 | 2010-06-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
| US8436352B2 (en) | 2010-06-24 | 2013-05-07 | On Semiconductor Trading, Ltd. | Semiconductor integrated circuit |
| JP2012007978A (ja) * | 2010-06-24 | 2012-01-12 | On Semiconductor Trading Ltd | 半導体集積回路 |
| US8836315B2 (en) | 2011-09-02 | 2014-09-16 | Kabushiki Kaisha Toshiba | Resistance signal generating circuit with n temperature characteristic adjusting elements |
| JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
| US8624242B2 (en) | 2011-12-13 | 2014-01-07 | Semiconductor Components Industries, Llc | Semiconductor integrated circuit |
| JP2016184619A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2022535603A (ja) * | 2019-12-30 | 2022-08-09 | チップモア テクノロジー コーポレーション リミテッド | 封止構造及びその成形方法 |
| JP7288985B2 (ja) | 2019-12-30 | 2023-06-08 | チップモア テクノロジー コーポレーション リミテッド | 封止構造及びその成形方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813367B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000216184A (ja) | 半導体装置およびその製造方法 | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| JP2000243754A (ja) | 半導体装置 | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
| US6329288B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP3723364B2 (ja) | 半導体装置の製造方法 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP2000243774A (ja) | 半導体装置の製造方法 | |
| JP3515449B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |